JPH0624231B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0624231B2 JPH0624231B2 JP12723185A JP12723185A JPH0624231B2 JP H0624231 B2 JPH0624231 B2 JP H0624231B2 JP 12723185 A JP12723185 A JP 12723185A JP 12723185 A JP12723185 A JP 12723185A JP H0624231 B2 JPH0624231 B2 JP H0624231B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- oxide film
- silicon
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置、特にSOI構造の製造方法に
関する。The present invention relates to a method for manufacturing a semiconductor device, particularly an SOI structure.
(従来の技術) 従来、SOI構造の製造方法としては、沖電気研究開発
50〔1〕P63〜68に示されるようにFIPOS法
が知られている。第2図は、そのFIPOS法を工程順
に示す断面図である。(Prior Art) Conventionally, as a method for manufacturing an SOI structure, Oki Electric R & D
50 [1] The FIPOS method is known as shown in P63-68. FIG. 2 is a sectional view showing the FIPOS method in the order of steps.
まず、第2図(a)に示すように、P型単結晶シリコン基
板1上に窒化シリコン膜2を育成し、その上に、所望の
シリコン島領域を形成すべき領域にてフオトレジスト3
を形成する。First, as shown in FIG. 2 (a), a silicon nitride film 2 is grown on a P-type single crystal silicon substrate 1, and a photoresist 3 is formed on the silicon nitride film 2 in a region where a desired silicon island region is to be formed.
To form.
次に、第2図(b)に示すように、フオトレジスト3をマ
スクとして窒化シリコン膜2を除去する。そして、それ
により露出したシリコン基板1の表面部にP型の不純物
4をイオン注入する。Next, as shown in FIG. 2B, the silicon nitride film 2 is removed using the photoresist 3 as a mask. Then, the P-type impurity 4 is ion-implanted into the surface portion of the silicon substrate 1 exposed thereby.
その後、フオトレジスト3の除去、P型不純物4の活性
化処理を経た上で、第2図(c)に示すようにプロトンの
イオン注入を行うことにより、残存窒化シリコン膜2下
のシリコン基板1の表面部にN型領域5を形成する。こ
の時、残存窒化シリコン膜2下のシリコン基板1の表面
部には、第2図(b)の工程でP型不純物をイオン注入し
たので、N型領域は形成されない。Then, the photoresist 3 is removed, the P-type impurity 4 is activated, and then proton ion implantation is performed as shown in FIG. The N-type region 5 is formed on the surface of the. At this time, the P-type impurity is ion-implanted in the surface portion of the silicon substrate 1 below the residual silicon nitride film 2 in the step of FIG. 2B, so that the N-type region is not formed.
しかる後、周知の陽極化成処理により、単結晶シリコン
基板1を、第2図(d)に示すように所定の深さまで、N
型領域5を残して多孔質シリコン層6に交換する。After that, the single crystal silicon substrate 1 is subjected to N welling to a predetermined depth by a well-known anodization treatment, as shown in FIG. 2 (d).
A porous silicon layer 6 is exchanged while leaving the mold region 5.
その後、酸化処理を施すことにより、第2図(e)に示す
ように、多孔質シリコン層6を多孔質シリコン酸化膜層
7に変換する。この時、第2図(b)の工程でのプロトン
注入により発生したドナーが消滅するので、N型領域5
はP型の単結晶シリコン島8となる。そして、この単結
晶シリコン島8が前記多孔質シリコン酸化膜層7によつ
て下地のシリコン基板1と完全に酸化膜分離された構造
が得られる。この酸化処理後、最後まで残つていた窒化
シリコン膜2が除去される。Then, by performing an oxidation treatment, the porous silicon layer 6 is converted into a porous silicon oxide film layer 7 as shown in FIG. 2 (e). At this time, since the donors generated by the proton implantation in the step of FIG. 2 (b) disappear, the N-type region 5
Is a P-type single crystal silicon island 8. Then, a structure in which the single crystal silicon island 8 is completely separated from the underlying silicon substrate 1 by an oxide film by the porous silicon oxide film layer 7 is obtained. After this oxidation treatment, the silicon nitride film 2 remaining until the end is removed.
(発明が解決しようとする問題点) しかるに、このような方法では、単結晶シリコン島8を
下地シリコン基板1と完全に酸化膜分離するために、一
定の幅以上の単結晶シリコン島8を形成できない欠点が
あり、設計的に制約される問題があつた。また、多孔質
シリコン層6の酸化によつて加えられる応力のため、単
結晶シリコン島8に欠陥が発生し、リーク電流などの問
題をひき起す恐れがあつた。(Problems to be Solved by the Invention) However, in such a method, in order to completely separate the single crystal silicon island 8 from the underlying silicon substrate 1 by an oxide film, the single crystal silicon island 8 having a certain width or more is formed. There is a drawback that cannot be done, and there is a problem that is constrained by design. Further, due to the stress applied by the oxidation of the porous silicon layer 6, a defect may occur in the single crystal silicon island 8 and cause a problem such as a leak current.
(問題点を解決するための手段) そこで、この発明では、上記FIPOS法による最終構
造を得た後、多孔質シリコン酸化膜層の一部をエッチン
グ除去してその酸化膜層上に単結晶シリコン島を露出さ
せ、その露出した単結晶シリコン島と多孔質シリコン酸
化膜層上にアモルファスシリコン層を形成し、そのアモ
ルフアスシリコン層を前記単結晶シリコン島を核とする
固相をエピタキシ化により固相エピタキシ層とする。(Means for Solving Problems) Therefore, in the present invention, after obtaining the final structure by the FIPOS method, a part of the porous silicon oxide film layer is removed by etching to form single crystal silicon on the oxide film layer. The island is exposed, an amorphous silicon layer is formed on the exposed single crystal silicon island and the porous silicon oxide film layer, and the amorphous silicon layer is solidified by epitaxy of the solid phase having the single crystal silicon island as a nucleus. The phase epitaxy layer.
(作 用) このような方法によれば、単結晶シリコン島の周辺から
多孔質シリコン酸化膜層が除去されるから、この多孔質
シリコン酸化膜層の形成時に加えられた単結晶シリコン
島への応力は緩和される。また、多孔質シリコン酸化膜
層上に単結晶シリコン島が露出しているので、アモルフ
アスシリコン層の固相エピタキシ化において、横方向の
固相エピタキシ化が進む。したがつて、広い領域の固相
エピタキシ化が可能となり、アモルフアスシリコン層の
全面が固相エピタキシ層となるものであり、したがつ
て、この後に固相エピタキシ層の横方向の分離を行うこ
とにり、自由な幅を有する新たな単結晶シリコン島を得
ることができる。(Operation) According to such a method, since the porous silicon oxide film layer is removed from the periphery of the single crystal silicon island, the single crystal silicon island added at the time of forming the porous silicon oxide film layer is not removed. The stress is relieved. Further, since the single crystal silicon islands are exposed on the porous silicon oxide film layer, in the solid phase epitaxy of the amorphous silicon layer, lateral solid phase epitaxy proceeds. Therefore, solid phase epitaxy over a wide area is possible, and the entire surface of the amorphous silicon layer becomes the solid phase epitaxy layer.Therefore, after this, the lateral separation of the solid phase epitaxy layer must be performed. Therefore, a new single crystal silicon island having a free width can be obtained.
(実施例) 以下この発明の一実施例を第1図を参照して説明する。(Embodiment) An embodiment of the present invention will be described below with reference to FIG.
第1図(a)は、P型単結晶シリコン基板11上に多孔質
シリコン酸化膜層12によつて絶縁分離して単結晶シリ
コン島13を有する構造を示す。この構造は、第2図を
参照して説明したFIPOS法によつて得られる。FIG. 1 (a) shows a structure having a single crystal silicon island 13 on a P-type single crystal silicon substrate 11 which is insulated and separated by a porous silicon oxide film layer 12. This structure is obtained by the FIPOS method described with reference to FIG.
このような構造体を得たら、次に、多孔質シリコン酸化
膜層12を、単結晶シリコン島13の底面のレベルと同
程度までフツ酸あるいはプラズマなどによりエツチング
除去することにより、第1図(b)に示すように、単結晶
シリコン島13を多孔質シリコン酸化膜層12上に露出
させる。After obtaining such a structure, the porous silicon oxide film layer 12 is next etched away by hydrofluoric acid, plasma or the like to the same level as the bottom surface of the single crystal silicon island 13, so that the structure shown in FIG. As shown in b), the single crystal silicon island 13 is exposed on the porous silicon oxide film layer 12.
その後、単結晶シリコン島13および多孔質シリコン酸
化膜層12の表面を清浄にした後、それらの上に第1図
(c)に示すようにアモルフアスシリコン層14を形成す
る。このアモルフアスシリコン層14の形成は蒸着法な
どにより行い、蒸着の場合は超高真空中(10-9Tor
r),低温<200℃下で行う。その時の成長レートは
5〜20Å/sec である。また、アモルフアスシリコン
層14は数千オングストローム〜1μ程度形成する。After that, the surfaces of the single crystal silicon island 13 and the porous silicon oxide film layer 12 are cleaned, and then the surfaces shown in FIG.
As shown in (c), an amorphous silicon layer 14 is formed. The amorphous silicon layer 14 is formed by a vapor deposition method or the like. In the case of vapor deposition, the amorphous silicon layer 14 is formed in an ultra high vacuum (10 -9 Tor
r), low temperature <200 ° C. The growth rate at that time is 5 to 20Å / sec. Further, the amorphous silicon layer 14 is formed in the order of several thousand angstroms to 1 μm.
続いて、アモルフアスシリコン層14上に同第1図(c)
に示すようにフオトレジスト15を3μ〜5μ程度の厚
さに塗布し、表面の凹凸をなくす。Then, on the amorphous silicon layer 14 shown in FIG.
As shown in, the photoresist 15 is applied to a thickness of about 3 μm to 5 μm to eliminate surface irregularities.
この後、周知のエツチバツク法を用いてフオトレジスト
15およびアモルフアスシリコン層14の一部を除去す
ることにより、第1図(d)に示すように、アモルフアス
シリコン層14が全面に平坦に露出するようにする。After that, a part of the photoresist 15 and the amorphous silicon layer 14 is removed by using the well-known etching method, so that the amorphous silicon layer 14 is exposed flatly on the entire surface as shown in FIG. 1 (d). To do so.
しかる後、単結晶シリコン島13を核にしてアモルフア
スシリコン層14の固相エピタキシ化を行い、アモルフ
アスシリコン層14を第1図(e)に示すように固相エピ
タキシ層16とする。この時、単結晶シリコン島13が
多孔質シリコン酸化膜層12上に露出した状態にあるの
で、アモルフアスシリコン層14の固相エピタキシ化
は、第1図(e)に矢印で示すように、上方と共に横方向
にも進む。したがつて、アモルフアスシリコン層14の
全面が容易に固相エピタキシ層16となる。Then, the amorphous silicon layer 14 is subjected to solid phase epitaxy using the single crystal silicon islands 13 as nuclei to form the amorphous silicon layer 14 as a solid phase epitaxy layer 16 as shown in FIG. 1 (e). At this time, since the single crystal silicon island 13 is exposed on the porous silicon oxide film layer 12, solid phase epitaxy of the amorphous silicon layer 14 is performed as shown by an arrow in FIG. 1 (e). It goes horizontally as well as above. Therefore, the entire surface of the amorphous silicon layer 14 easily becomes the solid phase epitaxy layer 16.
この後に、固相エピタキシ層16の横方向の分離を周知
のホトリソ技術によつて行うことにより、この固相エピ
タキシ層16および単結晶シリコン島13からなる任意
の幅を有する新たな単結晶シリコン島を得る。After that, by laterally separating the solid phase epitaxy layer 16 by a well-known photolithography technique, a new single crystal silicon island including the solid phase epitaxy layer 16 and the single crystal silicon island 13 having an arbitrary width is formed. To get
(発明の効果) 以上のように、この発明の製造法によれば、単結晶シリ
コン島および多孔質シリコン酸化膜層上に形成したアモ
ルフアスシリコン層の全面が固相エピタキシ層となるの
で、その後にこの固相エピタキシ層の横方向の分離を行
うことにより、自由な幅を有する新たな単結晶シリコン
島を得ることができる。しかも、その新たに得られた単
結晶シリコン島の表面は固相エピタキシ層なので、結晶
性の良好な表面を提供し、その上に形成されるトランジ
スタやデバイスのリーク電流を低減できる利点がある。(Effects of the Invention) As described above, according to the manufacturing method of the present invention, the entire surface of the amorphous silicon layer formed on the single crystal silicon island and the porous silicon oxide film layer becomes the solid phase epitaxy layer. By laterally separating the solid phase epitaxy layer, a new single crystal silicon island having a free width can be obtained. Moreover, since the surface of the newly obtained single crystal silicon island is a solid phase epitaxy layer, there is an advantage that it can provide a surface with good crystallinity and reduce the leakage current of the transistor or device formed thereon.
また、アモルフアスシリコン層の固相エピタキシ化の核
となる単結晶シリコン島が多孔質シリコン酸化膜層上に
露出するようにしたので、アモルフアスシリコン層の固
相エピタシキ化において、全面を容易に固相エピタキシ
層とすることができる。In addition, the single crystal silicon island, which is the nucleus of solid phase epitaxy of the amorphous silicon layer, is exposed on the porous silicon oxide film layer. It can be a solid phase epitaxy layer.
また、前記単結晶シリコン島が多孔質シリコン酸化膜層
上に露出するようにして、単結晶シリコン島の周辺から
多孔質シリコン酸化膜層を除去したので、この多孔質シ
リコン酸化膜層の形成時に加えられた単結晶シリコン島
への応力を緩和できる。したがつて、その後の熱処理に
よる欠陥発生も少なくでき、トランジスタやデバイスの
リーク電流も緩和できる。Further, since the porous silicon oxide film layer was removed from the periphery of the single crystal silicon island so that the single crystal silicon island was exposed on the porous silicon oxide film layer, at the time of forming this porous silicon oxide film layer. The stress on the applied single crystal silicon island can be relaxed. Therefore, the occurrence of defects due to the subsequent heat treatment can be reduced, and the leakage current of transistors and devices can be reduced.
(図 面) 第1図はこの発明の半導体装置の製造方法の一実施例を
製造工程順に示す断面図、第2図はFIPOS法を工程
順に示す断面図である。 11……P型単結晶シリコン基板、12……多孔質シリ
コン酸化膜層、13……単結晶シリコン島、14……ア
モルフアスシリコン層、15……フオトレジスト、16
……固相エピタキシ層。FIG. 1 is a sectional view showing an embodiment of a method for manufacturing a semiconductor device of the present invention in the order of manufacturing steps, and FIG. 2 is a sectional view showing the FIPOS method in the order of steps. 11 ... P-type single crystal silicon substrate, 12 ... Porous silicon oxide film layer, 13 ... Single crystal silicon island, 14 ... Amorphous silicon layer, 15 ... Photoresist, 16
...... Solid phase epitaxy layer.
Claims (1)
化膜層によって絶縁分離して単結晶シリコン島を形成す
る工程と、 (b)前記多孔質シリコン酸化膜層の一部をエッチング
除去して、前記多孔質シリコン酸化膜層上に前記単結晶
シリコン島を露出させる工程と、 (c)露出した単結晶シリコン島と前記多孔質シリコン
酸化膜層上にアモルファスシリコン層を形成し、前記ア
モルファスシリコン層の表面をエッチバック法により平
坦にする工程と、 (d)その後、前記単結晶シリコン島を核として前記ア
モルファスシリコン層の固相をエピタキシ化を行い、前
記アモルファスシリコン層を固相エピタキシ層とする工
程とを具備してなる半導体装置の製造方法。1. A step of (a) forming a single crystal silicon island by insulating and separating a porous silicon oxide film layer on a silicon substrate, and (b) etching away a part of the porous silicon oxide film layer. Exposing the single crystal silicon islands on the porous silicon oxide film layer, and (c) forming an amorphous silicon layer on the exposed single crystal silicon islands and the porous silicon oxide film layer, A step of flattening the surface of the silicon layer by an etch back method, and (d) after that, the solid phase of the amorphous silicon layer is epitaxied using the single crystal silicon island as a nucleus, and the amorphous silicon layer is solid phase epitaxy layer. A method of manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723185A JPH0624231B2 (en) | 1985-06-13 | 1985-06-13 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12723185A JPH0624231B2 (en) | 1985-06-13 | 1985-06-13 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285754A JPS61285754A (en) | 1986-12-16 |
| JPH0624231B2 true JPH0624231B2 (en) | 1994-03-30 |
Family
ID=14954967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12723185A Expired - Lifetime JPH0624231B2 (en) | 1985-06-13 | 1985-06-13 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624231B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3250673B2 (en) * | 1992-01-31 | 2002-01-28 | キヤノン株式会社 | Semiconductor element substrate and method of manufacturing the same |
| US8673750B2 (en) * | 2011-12-19 | 2014-03-18 | Palo Alto Research Center Incorporated | Single crystal silicon TFTs made by lateral crystallization from a nanowire seed |
-
1985
- 1985-06-13 JP JP12723185A patent/JPH0624231B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61285754A (en) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3208575B2 (en) | Semiconductor device manufacturing method | |
| JPH05206422A (en) | Semiconductor device and manufacturing method thereof | |
| JP3953563B2 (en) | Isolation oxide formation method for silicon-on-insulator technology | |
| EP0488344A2 (en) | SOI wafer fabrication by selective epitaxial growth | |
| JPH0529217A (en) | Method of manufacturing semiconductor device having growth layer on insulating layer | |
| JPH0624231B2 (en) | Method for manufacturing semiconductor device | |
| JP2690412B2 (en) | Method of manufacturing semiconductor device having growth layer on insulating layer | |
| JPS59165434A (en) | Manufacture of semiconductor device | |
| JPS6040702B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPS5931865B2 (en) | semiconductor equipment | |
| JPS5893252A (en) | Semiconductor device and manufacture thereof | |
| JPH06132292A (en) | Semiconductor device and manufacturing method thereof | |
| JPS6359531B2 (en) | ||
| JP2793460B2 (en) | Manufacturing method of SOI structure | |
| JP3321527B2 (en) | Method for manufacturing semiconductor device | |
| JPH07183372A (en) | How to make a semiconductor substrate | |
| JPH0661343A (en) | Manufacture of semiconductor device | |
| JPS58159348A (en) | Separation of semiconductor device | |
| JPH05211230A (en) | Manufacture of semiconductor device | |
| JP3053680B2 (en) | Method for manufacturing semiconductor device | |
| JPH05275528A (en) | Forming method of element isolating region | |
| JPH05114563A (en) | Manufacture of soi structure | |
| JPH07235591A (en) | Manufacture of semiconductor device | |
| JPH05335407A (en) | Manufacture of semiconductor device | |
| JPH05304203A (en) | Fabrication of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |