JPH0626205B2 - 複合絶縁層に傾斜のついた開口を形成する方法 - Google Patents
複合絶縁層に傾斜のついた開口を形成する方法Info
- Publication number
- JPH0626205B2 JPH0626205B2 JP62179271A JP17927187A JPH0626205B2 JP H0626205 B2 JPH0626205 B2 JP H0626205B2 JP 62179271 A JP62179271 A JP 62179271A JP 17927187 A JP17927187 A JP 17927187A JP H0626205 B2 JPH0626205 B2 JP H0626205B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- etching
- photoresist
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明はドライ・エッチング技術に関し、さらに詳しく
は、例えばリンケイ酸ガラス(PSG)と二酸化シリコ
ン(SiO2)のように少くとも2つのエッチング速度
の異なる誘電体材料からなる複合絶縁層において、所望
の制御された、スロープを持つテーパのついたヴァイア
・ホールを形成する方法に関する。
は、例えばリンケイ酸ガラス(PSG)と二酸化シリコ
ン(SiO2)のように少くとも2つのエッチング速度
の異なる誘電体材料からなる複合絶縁層において、所望
の制御された、スロープを持つテーパのついたヴァイア
・ホールを形成する方法に関する。
B.従来技術およびその問題点 半導体ウェーハ加工時に設けられた絶縁層に、フォトリ
ソグラフィおよびエッチング工程を経てヴァイア・ホー
ルを形成することは、VLSIシリコン・チップの製造
過程の中で、重要かつクリティカルなことである。例え
ば、絶縁層にエッチングを施してヴァイア・ホールを設
け、続いてその上に金属層を付着して該ヴァイア・ホー
ルを充填し、下にあるポリシリコン・ランドあるいは単
結晶シリコン基板のような導電層との電気的な接触を形
成する。
ソグラフィおよびエッチング工程を経てヴァイア・ホー
ルを形成することは、VLSIシリコン・チップの製造
過程の中で、重要かつクリティカルなことである。例え
ば、絶縁層にエッチングを施してヴァイア・ホールを設
け、続いてその上に金属層を付着して該ヴァイア・ホー
ルを充填し、下にあるポリシリコン・ランドあるいは単
結晶シリコン基板のような導電層との電気的な接触を形
成する。
能動/受動デバイスの集積化および超小型化が進む中
で、望めて小さなヴァイア・ホールを作る方法が求めら
れている。既知のウェット・エッチング加工はこの点で
問題がある。なぜなら、毛細管現象が起きるため、液状
のエッチング剤がヴァイア・ホールの底に届かないから
である。したがって、今日、1μ以下の直径の極めて小
さなヴァイア・ホールを作る技術としては、プラズマ・
エッチングおよび反応性イオン・エッチングのようなド
ライ・エッチング加工の方に可能性があるように思われ
る。
で、望めて小さなヴァイア・ホールを作る方法が求めら
れている。既知のウェット・エッチング加工はこの点で
問題がある。なぜなら、毛細管現象が起きるため、液状
のエッチング剤がヴァイア・ホールの底に届かないから
である。したがって、今日、1μ以下の直径の極めて小
さなヴァイア・ホールを作る技術としては、プラズマ・
エッチングおよび反応性イオン・エッチングのようなド
ライ・エッチング加工の方に可能性があるように思われ
る。
残念なことに、ドライ・エッチング加工を使う場合、エ
ッチング方向は実質的に異方性、つまり垂直方向だけで
あり、したがって形成されるヴァイア・ホールに側壁は
実質的に垂直である。その結果、メタライゼーションの
際に、ステップの被覆に関する問題が発生する。すなわ
ち、ヴァイア・ホールの側壁上とステップとにおいて金
属層が他の場所よりもかなり薄くなるのである。このよ
うに金属の厚さが不規則になると、クラック発生の危険
性が高まったり、ランドの抵抗に変化が生じたりする。
その結果、その後にできる金属製ランドに開口が生じ、
チップに組み込まれた機能回路が全く故障してしまう結
果を招くことがある。
ッチング方向は実質的に異方性、つまり垂直方向だけで
あり、したがって形成されるヴァイア・ホールに側壁は
実質的に垂直である。その結果、メタライゼーションの
際に、ステップの被覆に関する問題が発生する。すなわ
ち、ヴァイア・ホールの側壁上とステップとにおいて金
属層が他の場所よりもかなり薄くなるのである。このよ
うに金属の厚さが不規則になると、クラック発生の危険
性が高まったり、ランドの抵抗に変化が生じたりする。
その結果、その後にできる金属製ランドに開口が生じ、
チップに組み込まれた機能回路が全く故障してしまう結
果を招くことがある。
したがって、そのようなクラックの発生を防ぐために、
これら接点開口のスロープにテーパをつけなければなら
ない。すなわち、金属の被覆が良好に行われるように、
できるだけスムーズ(約60゜)でなければならない。
これら接点開口のスロープにテーパをつけなければなら
ない。すなわち、金属の被覆が良好に行われるように、
できるだけスムーズ(約60゜)でなければならない。
このようなステップ被覆の問題を最小限に抑える、ある
いは好ましくは取り除くために、単一の誘電体材料から
なる絶縁層に設けるヴァイア・ホールのプロフィールに
スロープをつけるためのドライ・エッチング法の開発が
行われている。1つの方法として、スロープのついたプ
ロフィールを持つ通常のフォトレジスト・マスクを用い
ることが提案されている。
いは好ましくは取り除くために、単一の誘電体材料から
なる絶縁層に設けるヴァイア・ホールのプロフィールに
スロープをつけるためのドライ・エッチング法の開発が
行われている。1つの方法として、スロープのついたプ
ロフィールを持つ通常のフォトレジスト・マスクを用い
ることが提案されている。
すなわち、絶縁層に上に設けたパターン状のフォトレジ
スト・マスクにテーパのついたヴァイア・ホールを形成
する方法が提案されている。該方法によれば、構造体が
加熱されてレジストが軟化し、表面張力のためにテーパ
のついた壁が現像される。
スト・マスクにテーパのついたヴァイア・ホールを形成
する方法が提案されている。該方法によれば、構造体が
加熱されてレジストが軟化し、表面張力のためにテーパ
のついた壁が現像される。
下にある絶縁層がエッチされる際にマスクもある程度プ
ラズマ・ガスによる異方性の侵食を受けるので、絶縁層
には結果としてマスク・プロフィールが多かれ少なかれ
複製されることになる。
ラズマ・ガスによる異方性の侵食を受けるので、絶縁層
には結果としてマスク・プロフィールが多かれ少なかれ
複製されることになる。
しかし、この方法は、エッチ速度比を厚さの比に確実に
等しくしなければならないという困難があるとともに、
(レジストの現像の後の)ベーキング工程の際にフォト
レジスト・マスクによって装われる形に共形となるよう
にプロフィールが制限されるという点で、問題がある。
等しくしなければならないという困難があるとともに、
(レジストの現像の後の)ベーキング工程の際にフォト
レジスト・マスクによって装われる形に共形となるよう
にプロフィールが制限されるという点で、問題がある。
そこで、ある種のフォトレジスト組成の腐食(erosion)
に対する感受性を利用する別の方法が考えられている。
上記腐食が実質的に等方性であり、エッチング・プロセ
スの際にフォトレジストの等方性腐食を制御することに
よって、異方性エッチングと同じ結果が得られることが
発見されている。
に対する感受性を利用する別の方法が考えられている。
上記腐食が実質的に等方性であり、エッチング・プロセ
スの際にフォトレジストの等方性腐食を制御することに
よって、異方性エッチングと同じ結果が得られることが
発見されている。
このプロセスは、非標準的なフォトレジスト組成を用い
なければならない点に問題がある。
なければならない点に問題がある。
さらに、リソグラフィ条件、露光パラメータ、表面トポ
グラフィ、およびホールの大きさといった様々な変数が
ホール・プロフィールやディメンションに重大な影響を
及ぼすので、上記方法では精度を制御できず、かつ結果
に再現性をもたせることも難しい。
グラフィ、およびホールの大きさといった様々な変数が
ホール・プロフィールやディメンションに重大な影響を
及ぼすので、上記方法では精度を制御できず、かつ結果
に再現性をもたせることも難しい。
さらに、シリコン・チップ加工、特にMOSFETの製
造においては、シリコン基板またはポリシリコン・ラン
ドの上の、少なくとも2つの互いにエッチング速度の異
なる誘電体材料からなる厚い複合絶縁層に、極めて小さ
な接点用開口をエッチすることがしばしば行われる。上
記複合絶縁層の例としては、二酸化シリコン(Si
O2)層とその上に横たわるリンケイ酸ガラス(PS
G)層からなるものがある。このような複合絶縁層を使
う場合、2つの材料のエッチング速度が違うので、上記
精度のコントロールの問題はより深刻になる。ウェット
・エッチャントを使ってヴァイア・ホールをエッチング
する場合、PSGの方が熱成長SiO2よりも速くエッ
チングされるので、高密度回路としては開口が大きくな
りすぎてしまう。
造においては、シリコン基板またはポリシリコン・ラン
ドの上の、少なくとも2つの互いにエッチング速度の異
なる誘電体材料からなる厚い複合絶縁層に、極めて小さ
な接点用開口をエッチすることがしばしば行われる。上
記複合絶縁層の例としては、二酸化シリコン(Si
O2)層とその上に横たわるリンケイ酸ガラス(PS
G)層からなるものがある。このような複合絶縁層を使
う場合、2つの材料のエッチング速度が違うので、上記
精度のコントロールの問題はより深刻になる。ウェット
・エッチャントを使ってヴァイア・ホールをエッチング
する場合、PSGの方が熱成長SiO2よりも速くエッ
チングされるので、高密度回路としては開口が大きくな
りすぎてしまう。
まだ全面的にドライ・エッチング技術に従っているもの
の、複合絶縁層に傾斜したプロフィールを持つヴァイア
・ホールを設ける最初の試みが、本出願人によってなさ
れている。その試みは(CHF3を用いる)エッチング
・ステップと(O2を用いる)アッシング・ステップを
連続させることを主眼としている。
の、複合絶縁層に傾斜したプロフィールを持つヴァイア
・ホールを設ける最初の試みが、本出願人によってなさ
れている。その試みは(CHF3を用いる)エッチング
・ステップと(O2を用いる)アッシング・ステップを
連続させることを主眼としている。
上記方法の基本原理は、IBM Technical Disclosure
Bulletin、vol.27、No.6、1984年11月、p.3
259〜3260に掲載した“Multi-step contour etc
hing process”、および同vol.28、No.7、1985
年12型、p.3136〜3137に掲載した“Multi-st
ep etching of dissimilar materials achieving selec
tivity and slope control”において開示されている。
Bulletin、vol.27、No.6、1984年11月、p.3
259〜3260に掲載した“Multi-step contour etc
hing process”、および同vol.28、No.7、1985
年12型、p.3136〜3137に掲載した“Multi-st
ep etching of dissimilar materials achieving selec
tivity and slope control”において開示されている。
一例として、典型的なCFET製品の製造ラインにおい
て、フォトレジストによってマスクされたPSG/Si
O2複合絶縁層にエッチングを施して接点用ヴァイア・
ホールを形成し、下にあるポリシリコン層の一部を露出
させる実験を行った。このプロセスは、下記第1表のよ
うなステップからなっていた。
て、フォトレジストによってマスクされたPSG/Si
O2複合絶縁層にエッチングを施して接点用ヴァイア・
ホールを形成し、下にあるポリシリコン層の一部を露出
させる実験を行った。このプロセスは、下記第1表のよ
うなステップからなっていた。
この「マルチ・ステップ」プロセスは、エッチング・ス
テップを6回繰り返し、かつその度に続けてアッシング
を行うため、長時間を要する。しかも、2つの連続した
ステップの間では、前のステップのガス系(例えばCH
F3)を排気してその次のステップのガス系(例えば
O2)を充填するために、長時間のポンピング・シーケ
ンスが必要になる。
テップを6回繰り返し、かつその度に続けてアッシング
を行うため、長時間を要する。しかも、2つの連続した
ステップの間では、前のステップのガス系(例えばCH
F3)を排気してその次のステップのガス系(例えば
O2)を充填するために、長時間のポンピング・シーケ
ンスが必要になる。
エッチングとアッシングに要する合計時間は20.3分
であるが、ポンピング時間も含めた総合計時間は約4
2.0分である。総合計時間がこれだけ長いと、高スル
ープットが望まれる製造ラインでは深刻な問題となる。
であるが、ポンピング時間も含めた総合計時間は約4
2.0分である。総合計時間がこれだけ長いと、高スル
ープットが望まれる製造ラインでは深刻な問題となる。
また、「マルチステップ」プロセスは、完全に異方性で
あることにも特徴がある。CHF3は複合酸化物層を垂
直にエッチするが、フォトレジスト・マスクはアタック
しない。一方、O2は複合酸化物層をアタックしない
が、フォトレジスト・マスクをアタックする。フォトレ
ジスト・マスクは、その開口にテーパがつけられている
ときに、O2によってアタックされる。これは、レジス
ト材をリフローさせるためにフォトレジスト・マスクを
硬化させる必要のあることを意味する。リフローの結
果、垂直な側壁はテーパのついた側壁に修正される。残
念ながら、硬化済のフォトレジスト・マスクを使用する
必要のあることは、望ましくない制約である。アッシン
グはマスク腐食のためだけに使われている。酸化物の異
方性エッチングに関して言えば、レジストと酸化物の間
のエッチ速度比は選択的である。上記プロセスは、その
垂直方向のエッチング成分によって特徴づけられる。
あることにも特徴がある。CHF3は複合酸化物層を垂
直にエッチするが、フォトレジスト・マスクはアタック
しない。一方、O2は複合酸化物層をアタックしない
が、フォトレジスト・マスクをアタックする。フォトレ
ジスト・マスクは、その開口にテーパがつけられている
ときに、O2によってアタックされる。これは、レジス
ト材をリフローさせるためにフォトレジスト・マスクを
硬化させる必要のあることを意味する。リフローの結
果、垂直な側壁はテーパのついた側壁に修正される。残
念ながら、硬化済のフォトレジスト・マスクを使用する
必要のあることは、望ましくない制約である。アッシン
グはマスク腐食のためだけに使われている。酸化物の異
方性エッチングに関して言えば、レジストと酸化物の間
のエッチ速度比は選択的である。上記プロセスは、その
垂直方向のエッチング成分によって特徴づけられる。
したがって、フォトレジストでマスクされた、PSG/
SiO2層のような複合絶縁層に、傾斜したプロフィー
ルを持つテーパのついたヴァイア・ホールを形成するた
めのドライ・エッチング法が依然として求められてい
る。
SiO2層のような複合絶縁層に、傾斜したプロフィー
ルを持つテーパのついたヴァイア・ホールを形成するた
めのドライ・エッチング法が依然として求められてい
る。
本発明の主要な目的は、複合絶縁層に傾斜したプロフィ
ールを持つテーパのついたヴァイア・ホールを形成する
際に要する総時間が、従来の「マルチステップ」のよう
な方法に比べて少なくなるようにすることである。
ールを持つテーパのついたヴァイア・ホールを形成する
際に要する総時間が、従来の「マルチステップ」のよう
な方法に比べて少なくなるようにすることである。
本発明の他の目的は、現像後のフォトレジストも硬化後
のフォトレジストも使えるようにすることである。
のフォトレジストも使えるようにすることである。
本発明のさらに他の目的は、複合絶縁後をマスクするの
に用いるフォトレジスト材の組成や性質に関係なく、傾
斜したヴァイア・ホールを形成できるようにすることに
ある。
に用いるフォトレジスト材の組成や性質に関係なく、傾
斜したヴァイア・ホールを形成できるようにすることに
ある。
本発明のさらに他の目的は、ヴァイア・ホールのエッチ
ングの際に、スロープの制御を極めて良好に行なうこと
にある。
ングの際に、スロープの制御を極めて良好に行なうこと
にある。
C.問題点を解決するための手段 本発明の教示する所によれば、基板の上にある、フォト
レジストによってマスクされた複合絶縁層に、テーパの
ついたヴァイア・ホールを設ける方法が提案される。前
記複合絶縁層は、互いにエッチ速度の異なる頂部絶縁層
と底部絶縁層から構成される。
レジストによってマスクされた複合絶縁層に、テーパの
ついたヴァイア・ホールを設ける方法が提案される。前
記複合絶縁層は、互いにエッチ速度の異なる頂部絶縁層
と底部絶縁層から構成される。
本発明は、フッ素化合物および酸化剤を含む混合ガスの
プラズマ作用を用いるドライ・エッチング技術に関係
し、以下の3つのステップを含む。
プラズマ作用を用いるドライ・エッチング技術に関係
し、以下の3つのステップを含む。
1.RIE(反応性イオン・エッチング)装置におい
て、フッ素化合物と酸化剤の混合ガス中でプラズマ作用
によって、フォトレジストでマスクした複合絶縁層にド
ライ・エッチングを行う。混合ガス中の酸化剤のパーセ
ンテージは、頂部絶縁層に所望のスロープを持つテーパ
つきのホールが形成されるような第1のパーセンテージ
とする。
て、フッ素化合物と酸化剤の混合ガス中でプラズマ作用
によって、フォトレジストでマスクした複合絶縁層にド
ライ・エッチングを行う。混合ガス中の酸化剤のパーセ
ンテージは、頂部絶縁層に所望のスロープを持つテーパ
つきのホールが形成されるような第1のパーセンテージ
とする。
2.上記の混合ガス中で、複合絶縁層のドライ・エッチ
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記所望のスロープが頂部絶縁層から底部絶縁層へ移る
ような第2のパーセンテージとする。このステップで、
頂部絶縁層のテーパ付ホールのスロープは改変される。
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記所望のスロープが頂部絶縁層から底部絶縁層へ移る
ような第2のパーセンテージとする。このステップで、
頂部絶縁層のテーパ付ホールのスロープは改変される。
3.上記の混合ガス中で、複合絶縁層のドライ・エッチ
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記頂部絶縁層のスロープを上記所望のスロープに調整
できるような愛3のパーセンテージとする。
ングを行う。混合ガス中の酸化剤のパーセンテージは、
上記頂部絶縁層のスロープを上記所望のスロープに調整
できるような愛3のパーセンテージとする。
「マルチ・スロープ」プロセスと呼べるこの方法は、酸
化物のエッチングと同時にフォトレジスト・マスクの形
の修正を施すことを目的としている。すなわち、エッチ
ングとアッシングを1つのステップに結合することを目
的としている。
化物のエッチングと同時にフォトレジスト・マスクの形
の修正を施すことを目的としている。すなわち、エッチ
ングとアッシングを1つのステップに結合することを目
的としている。
基板に至るまでに2つの異なる層があるので、2以上の
ステップが必要になる。換言すれば、フッ素化合物と酸
化剤の比の変化と並行して、エッチングの異方度が修正
される。
ステップが必要になる。換言すれば、フッ素化合物と酸
化剤の比の変化と並行して、エッチングの異方度が修正
される。
後で詳述する好適な実施例では、上記「マルチステップ
・プロセス」の場合と同じ条件、つまりフォトレジスト
でマスクしたPSG/SiO2複合酸化物層に接点用ヴ
ァイア・ホールをエッチングし、ポリシリコン・ランド
を露出させる目的で、CHF3/O2混合物を用いた本発
明の「マルチスロープ」プロセスについて説明する。該
実施例では、「マルチスロープ」プロセスを下記第2表
に示すようなステップで構成した。
・プロセス」の場合と同じ条件、つまりフォトレジスト
でマスクしたPSG/SiO2複合酸化物層に接点用ヴ
ァイア・ホールをエッチングし、ポリシリコン・ランド
を露出させる目的で、CHF3/O2混合物を用いた本発
明の「マルチスロープ」プロセスについて説明する。該
実施例では、「マルチスロープ」プロセスを下記第2表
に示すようなステップで構成した。
第2表 No.1 エッチング/アッシング 6.0分 (混合ガス中のO2は15%) No.2 エッチング/アッシング 5.0分 (混合ガス中のO2は3%) No.3 エッチング/アッシング 7.0分 (混合ガス中のO2は90%) No.4 クリーニング 1.0分 CHF3/O2混合ガス中のO2の好ましい割合は、第1
ステップでは10〜20%、第2ステップでは1〜8
%、第3ステップでは80〜100%の範囲である。
ステップでは10〜20%、第2ステップでは1〜8
%、第3ステップでは80〜100%の範囲である。
したがって、「マルチスロープ」法の基本コンセプトに
よれば、ステップ間の主要な相違点は、単にフッ素化合
物と酸化剤の流量比の相違、つまり混合ガス中の酸化剤
のパーセンテージの相違にある。他のすべてのパラメー
タの重要性はそれに比べると低い。結果として、ステッ
プ間でポンプ・ダウンする必要がなく、したがってRF
パワーを接続することができる。
よれば、ステップ間の主要な相違点は、単にフッ素化合
物と酸化剤の流量比の相違、つまり混合ガス中の酸化剤
のパーセンテージの相違にある。他のすべてのパラメー
タの重要性はそれに比べると低い。結果として、ステッ
プ間でポンプ・ダウンする必要がなく、したがってRF
パワーを接続することができる。
さらに、「マルチステップ」プロセスと比べると、エッ
チングとアッシングの合計時間は19分に短縮され、ポ
ンピング時間も含めた総時間は25分に短縮される。
チングとアッシングの合計時間は19分に短縮され、ポ
ンピング時間も含めた総時間は25分に短縮される。
絶縁層をドライ・エッチングする上記方法と対照的に、
「マルチスロープ」プロセスは、側壁にテーパのついた
ヴァイア・ホールを形成するために、特殊なフォトレジ
スト組成も必要ないし、フォトレジスト材を硬化させる
必要もない。
「マルチスロープ」プロセスは、側壁にテーパのついた
ヴァイア・ホールを形成するために、特殊なフォトレジ
スト組成も必要ないし、フォトレジスト材を硬化させる
必要もない。
D.実施例 本発明では、様々なプラズマ・ガスを適用できる。一般
に、そのようなガスは、少なくとも1つのフッ素化合
物、例えばトリフルオルメタン(フルオロホルム、CH
F3)、テトラフルオルメタン、ヘキサフルオルエタン
あるいは三フッ化窒素を含み、通常は該化合物がヘリウ
ムまたはアルゴン等の不活性ガスと混合されている。こ
のタイプのフッ素化合物は、プラズマ状態に変換される
と、励起され電気的に中性あるいはイオン化された核種
を生成し、該核種がPSGあるいはSiO2のような誘
電体材料と反応さて揮発性の化合物を生成することによ
ってかかる材料からなる層をエッチングし、所望のヴァ
イア・ホールを形成する。プラズマ・ガスを選択する別
の目的は、フォトレジスト・マスクの腐食を制御するこ
とにある。この目的は、通常プラズマ・ガスに少なくと
も1種類の酸化剤を含ませることによって達成される。
この目的達成のための有効性、および経済性の点から、
酸化剤としては酸素が好ましい。
に、そのようなガスは、少なくとも1つのフッ素化合
物、例えばトリフルオルメタン(フルオロホルム、CH
F3)、テトラフルオルメタン、ヘキサフルオルエタン
あるいは三フッ化窒素を含み、通常は該化合物がヘリウ
ムまたはアルゴン等の不活性ガスと混合されている。こ
のタイプのフッ素化合物は、プラズマ状態に変換される
と、励起され電気的に中性あるいはイオン化された核種
を生成し、該核種がPSGあるいはSiO2のような誘
電体材料と反応さて揮発性の化合物を生成することによ
ってかかる材料からなる層をエッチングし、所望のヴァ
イア・ホールを形成する。プラズマ・ガスを選択する別
の目的は、フォトレジスト・マスクの腐食を制御するこ
とにある。この目的は、通常プラズマ・ガスに少なくと
も1種類の酸化剤を含ませることによって達成される。
この目的達成のための有効性、および経済性の点から、
酸化剤としては酸素が好ましい。
実験に用いた装置はApplied Materials製のAME81
00反応性イオン・エッチヤである。異なるスロープを
形成するために調整した主なパラメータはCHF3/O2
の比である。レジスト・マスクのエッチング速度と酸化
物層のエッチング速度の比は、本発明法の3つのステッ
プに沿って連続的に変化させた。単一の誘電体材料から
なる絶縁層にテーパをつけたヴァイア・ホールを画定す
るためのエッチング・プロセスにおけるO2比の影響は
認められている。RIE装置でCHF3だけを使うと、
垂直な壁を持ったホールが形成される。O2を添加する
目的は、ヴァイア・ホールの側壁にスロープをつけるこ
とにある。
00反応性イオン・エッチヤである。異なるスロープを
形成するために調整した主なパラメータはCHF3/O2
の比である。レジスト・マスクのエッチング速度と酸化
物層のエッチング速度の比は、本発明法の3つのステッ
プに沿って連続的に変化させた。単一の誘電体材料から
なる絶縁層にテーパをつけたヴァイア・ホールを画定す
るためのエッチング・プロセスにおけるO2比の影響は
認められている。RIE装置でCHF3だけを使うと、
垂直な壁を持ったホールが形成される。O2を添加する
目的は、ヴァイア・ホールの側壁にスロープをつけるこ
とにある。
第1A図には、例えば導電性のポリシリコン・ランドの
ような基板11を持ち、複合絶縁層12によってパッシ
ベートされたシリコン・ウェーハ10の一部が示されて
いる。絶縁層12は、下側のSiO2絶縁層12Aと上
側のPSG層12Bからなる。例えば、下側のSiO2
絶縁層12Aは、MOSFETトランジスタのゲート酸
化物を構成してもよい。フィールド酸化物を構成しても
よい。典型的な厚さはそれぞれ300nm、600nm
である。厚いフォトレジスト層13(厚さ約1200n
m)がその上に塗布された後、通常の方法で露光と現像
が行われ、その結果、フォトレジスト・マスクに開口1
4が形成されて、PSG層12Bの一部が露出される。
露光と現像は通常の方法で行われるので、フォトレジス
ト・マスクの縁は例えば80〜85゜の範囲の角度をな
し、実質的に垂直である。しかしながら、開口の側壁に
もテーパをつける上で、フォトレジスト層13を硬化さ
せても差し支えない。フォトレジストとしてShipley社
製のAZ1350Jのような既知のフォトレジストを何
でも使えることに注意すべきである。フォトレジストに
無関係であることは、本発明の重要な一側面である。
ような基板11を持ち、複合絶縁層12によってパッシ
ベートされたシリコン・ウェーハ10の一部が示されて
いる。絶縁層12は、下側のSiO2絶縁層12Aと上
側のPSG層12Bからなる。例えば、下側のSiO2
絶縁層12Aは、MOSFETトランジスタのゲート酸
化物を構成してもよい。フィールド酸化物を構成しても
よい。典型的な厚さはそれぞれ300nm、600nm
である。厚いフォトレジスト層13(厚さ約1200n
m)がその上に塗布された後、通常の方法で露光と現像
が行われ、その結果、フォトレジスト・マスクに開口1
4が形成されて、PSG層12Bの一部が露出される。
露光と現像は通常の方法で行われるので、フォトレジス
ト・マスクの縁は例えば80〜85゜の範囲の角度をな
し、実質的に垂直である。しかしながら、開口の側壁に
もテーパをつける上で、フォトレジスト層13を硬化さ
せても差し支えない。フォトレジストとしてShipley社
製のAZ1350Jのような既知のフォトレジストを何
でも使えることに注意すべきである。フォトレジストに
無関係であることは、本発明の重要な一側面である。
さらに、本発明法によれば、開口14にテーパをつける
ことに、パターンを形成したフォトレジスト層13の硬
化または未硬化は関係しない。実際、硬化させたフォト
レジストについては60゜の傾斜を、また未硬化のフォ
トレジストについては65゜の傾斜を形成することがで
きた。
ことに、パターンを形成したフォトレジスト層13の硬
化または未硬化は関係しない。実際、硬化させたフォト
レジストについては60゜の傾斜を、また未硬化のフォ
トレジストについては65゜の傾斜を形成することがで
きた。
次に第1B図を参照する。CHF3によるエッチング速
度は、SiO2の場合の方がPSGの場合よりも遅いこ
とが重要である。
度は、SiO2の場合の方がPSGの場合よりも遅いこ
とが重要である。
プラズマ・エッチングの第1ステップでは、ガス・フロ
ー全体の15%をO2とすることによって、頂部側のP
SG層12Bにプラズマ・エッチングを施してテーパの
ついたスロープを持つ開口15が形成される。このステ
ップは、エッチ・ストップ層として用いられる底部側の
SiO2層12Aに達すると終了する。テーパAの角度
は約65゜である。
ー全体の15%をO2とすることによって、頂部側のP
SG層12Bにプラズマ・エッチングを施してテーパの
ついたスロープを持つ開口15が形成される。このステ
ップは、エッチ・ストップ層として用いられる底部側の
SiO2層12Aに達すると終了する。テーパAの角度
は約65゜である。
ステップ1のエッチ・パラメータは次の第1表の通りで
ある。
ある。
第3表 O2フロー:15sccm CHF3フロー:85sccm 圧力:60mTORR 電力:1350ワット 時間:6分 ここで、sccmとは、標準立方センチメートル/分を意味
する。
する。
もちろん、キーとなるパラメータはCHF3/O2の比で
あり、それは約6である必要がある。換言すれば、混合
気体中のO2の割合は約15%である。これに比べて他
のパラメータはすべて限定的でなく、ある程度変化させ
ることができる。
あり、それは約6である必要がある。換言すれば、混合
気体中のO2の割合は約15%である。これに比べて他
のパラメータはすべて限定的でなく、ある程度変化させ
ることができる。
標準的なプロセスによれば、圧力は通常50mTORR
より低く、例えば約10〜30mTORRの範囲である
ことに注意すべきである。したがって、本発明の「マル
チ・スロープ」処理は、通常よりも高圧の下で行うこと
になる。
より低く、例えば約10〜30mTORRの範囲である
ことに注意すべきである。したがって、本発明の「マル
チ・スロープ」処理は、通常よりも高圧の下で行うこと
になる。
標準的なSiO2エッチ加工条件の下で行う第2のステ
ップは、先につけたテーパAの角度を下側のSiO2層
12Aにも移すのに使われる。このステップは、ポリシ
リコン・ランド11が露出される(この状態は示されて
いない)約100nm手前で停止することが好ましい。第
1B図の構造体が、エッチング条件下のプラズマと接触
させられる。
ップは、先につけたテーパAの角度を下側のSiO2層
12Aにも移すのに使われる。このステップは、ポリシ
リコン・ランド11が露出される(この状態は示されて
いない)約100nm手前で停止することが好ましい。第
1B図の構造体が、エッチング条件下のプラズマと接触
させられる。
ステップ2のエッチ・パラメータは次の第2表の通りで
ある。
ある。
第4表 O2フロー:3sccm CHF3フロー:85sccm 圧力:70mTORR 電力:1350ワット 時間:5分 CHF3重合を進めるガスなので、これを使うとポリマ
ーが付着する。O2の役割はポリマーを灰化することで
ある。PSGに比べてSiO2のエッチングは遅く進行
することが知られている。SiO2エッチングの際、未
硬化のフォトレジストを使っている場合、PSG層12
Bに設けられた(参照番号を15′に改めた)ホールの
スロープは、75゜ないし80゜に増加するが、これは
好ましいことではない。このようなテーパ角度はステッ
プ3において修正される。このステップでは、テーパA
の角度がPSG層からSiO2層に移り、下側のSiO2
層12Aにホール16を形成する。CHF3/O2比は約
28である。つまり、混合ガスにおけるO2の割合は約
3%である。
ーが付着する。O2の役割はポリマーを灰化することで
ある。PSGに比べてSiO2のエッチングは遅く進行
することが知られている。SiO2エッチングの際、未
硬化のフォトレジストを使っている場合、PSG層12
Bに設けられた(参照番号を15′に改めた)ホールの
スロープは、75゜ないし80゜に増加するが、これは
好ましいことではない。このようなテーパ角度はステッ
プ3において修正される。このステップでは、テーパA
の角度がPSG層からSiO2層に移り、下側のSiO2
層12Aにホール16を形成する。CHF3/O2比は約
28である。つまり、混合ガスにおけるO2の割合は約
3%である。
第1C図は、第2ステップの後で結果として得られる構
造体と、開口のテーパのついた各スロープを示す。
造体と、開口のテーパのついた各スロープを示す。
フロー・ガス全体の約90%としてO2フローを使う第
3ステップでは、両方の酸化物層よりも速くレジストの
エッチングが進行する。これは、CHF3/O2比が約1
1であることに相当する。
3ステップでは、両方の酸化物層よりも速くレジストの
エッチングが進行する。これは、CHF3/O2比が約1
1であることに相当する。
このステップでは、残っていた100nmのSiO2が
完全に除去されるとともに、上側のPSG層12Bが再
びエッチされて所望のテーパのついたスロープが得られ
る。一方、下側のSiO2層のエッチングの進行は遅い
ので、約60゜のスロープがそのまま保持される。
完全に除去されるとともに、上側のPSG層12Bが再
びエッチされて所望のテーパのついたスロープが得られ
る。一方、下側のSiO2層のエッチングの進行は遅い
ので、約60゜のスロープがそのまま保持される。
したがって、この第3ステップの目的は、レジスト・マ
スクをす速くエッチングし、正しいSiO2層12Aの
ホールのスロープに影響を与えることなく、PSG層1
2Bのホールの側壁を大幅に修正して適切な60゜のス
ロープを形成することにある。フォトレジスタ・マスク
13の腐食速度はプラズマ中のO2の割合によって直に
変化するので、SiO2層中のヴァイア・ホールのテー
パ角度が制御可能になる。
スクをす速くエッチングし、正しいSiO2層12Aの
ホールのスロープに影響を与えることなく、PSG層1
2Bのホールの側壁を大幅に修正して適切な60゜のス
ロープを形成することにある。フォトレジスタ・マスク
13の腐食速度はプラズマ中のO2の割合によって直に
変化するので、SiO2層中のヴァイア・ホールのテー
パ角度が制御可能になる。
ステップ3のエッチ・パラメータは次の第5表の通りで
ある。
ある。
第5表 O2フロー:80sccm CHF3フロー:7sccm 圧力:70mTORR 電力:1350ワット 時間:7分 第1D図は、第3ステップの後で結果として得られる構
造体を示す。複合PSG/SiO2絶縁層に設けられた
ホール17の最終的なテーパのついたスロープAは、約
60゜(55ないし65゜の範囲)になる。この時点
で、フォトレジスト・マスク13は垂直方向と水平方向
の両方に渡ってかなり腐食されている。参照番号14′
は、上記フォトレジスト・マスクにおける最終的な開口
を示している。
造体を示す。複合PSG/SiO2絶縁層に設けられた
ホール17の最終的なテーパのついたスロープAは、約
60゜(55ないし65゜の範囲)になる。この時点
で、フォトレジスト・マスク13は垂直方向と水平方向
の両方に渡ってかなり腐食されている。参照番号14′
は、上記フォトレジスト・マスクにおける最終的な開口
を示している。
上記のパラメータはすべてツールに応じて変化し得る。
この方法によれば、フォトレジストが硬化済か否かに応
じてスロープを50゜ないし60゜、または60゜ない
し70゜の範囲で形成することができる。このような角
度のテーパは、続いてエッジの上に金属フィルムを被覆
するのに好ましい。(エッジ破壊が起きない。)絶縁層
の表面側と底側でエッチ速度が違うにもかかわらず、そ
の両方についてテーパ角度がほぼ等しい最終構造体が得
られることに注目すべきである。
じてスロープを50゜ないし60゜、または60゜ない
し70゜の範囲で形成することができる。このような角
度のテーパは、続いてエッジの上に金属フィルムを被覆
するのに好ましい。(エッジ破壊が起きない。)絶縁層
の表面側と底側でエッチ速度が違うにもかかわらず、そ
の両方についてテーパ角度がほぼ等しい最終構造体が得
られることに注目すべきである。
最後のステップはCF4を使ったクリーニング・ステッ
プであり、これによって、接触抵抗が良好なものとさ
れ、かつ汚染物質が除去される。ステップ4のクリーン
・パラメータは下記第4表に示す通りである。
プであり、これによって、接触抵抗が良好なものとさ
れ、かつ汚染物質が除去される。ステップ4のクリーン
・パラメータは下記第4表に示す通りである。
第6表 CF4フロー:75sccm 圧力:50mTORR 電力:1350ワット 時間:1分 上記の結果をまとめると下記第7表のようになる。
ここで、ERとはエッチ速度のことであり、ERRとは
エッチ速度比のことである。
エッチ速度比のことである。
したがって、本発明の広範な原理に従えば、(好適な実
施例で説明したように)頂部絶縁層のエッチ速度が底部
絶縁層のそれよりも速い場合、以下の提案に基づく三段
階を経て所望のスロープが形成される。
施例で説明したように)頂部絶縁層のエッチ速度が底部
絶縁層のそれよりも速い場合、以下の提案に基づく三段
階を経て所望のスロープが形成される。
第1ステップ 使われる材料に応じて、エッチングを施す頂部絶縁層の
エッチ速度とマスクの腐食度を調整して所定のエッチ速
度比を得なければならない。分圧は、水平方向(其板表
面に平行な方向)成分に関してもエッチングが行われる
ように調整される。この第1エッチング・ステップは、
底部絶縁層に到達すると終了する。
エッチ速度とマスクの腐食度を調整して所定のエッチ速
度比を得なければならない。分圧は、水平方向(其板表
面に平行な方向)成分に関してもエッチングが行われる
ように調整される。この第1エッチング・ステップは、
底部絶縁層に到達すると終了する。
第2ステップ 頂部層のスロープを下側の底部層に移すために、マスク
に関して高い選択性をもって垂直方向(縦方向)のエッ
チングを行う必要がある。この2番目のエッチングは、
アクティブな基板材料の手前数千オングストロームの所
で停止される。
に関して高い選択性をもって垂直方向(縦方向)のエッ
チングを行う必要がある。この2番目のエッチングは、
アクティブな基板材料の手前数千オングストロームの所
で停止される。
第3ステップ 最後のエッチング・ステップの目的は、先にテーパをつ
けた頂部層中のスロープを再構築することにある。この
目的は、絶縁層よりも速くマスクをエッチングすること
によって達成される。エッチングが終了するまでに残り
の数千オングストロームを取り除いても差し支えない。
けた頂部層中のスロープを再構築することにある。この
目的は、絶縁層よりも速くマスクをエッチングすること
によって達成される。エッチングが終了するまでに残り
の数千オングストロームを取り除いても差し支えない。
上記方法は既に2つの絶縁層からなる複合絶縁層を参照
して説明した。すなわち、頂部PSG層が底部SiO2
層の上にあり、そして、PSG材料のエッチング速度が
SiO2材料のそれよりも高い場合についてである。本
方法は、スロープや材料等の異なるその他の状況にも当
てはめることが可能である。
して説明した。すなわち、頂部PSG層が底部SiO2
層の上にあり、そして、PSG材料のエッチング速度が
SiO2材料のそれよりも高い場合についてである。本
方法は、スロープや材料等の異なるその他の状況にも当
てはめることが可能である。
両方の絶縁層についてエッチ速度が同じ場合は、同じC
HF3/O2比を採用するとともに、所望のスロープの数
値に応じて下記のエッチ速度比を採用することによっ
て、所望のスロープ・プロフィールが得られる。
HF3/O2比を採用するとともに、所望のスロープの数
値に応じて下記のエッチ速度比を採用することによっ
て、所望のスロープ・プロフィールが得られる。
a)スロープ<45゜ マスクのエッチ速度>絶縁層のエッチ速度 b)スロープ=45゜ マスクのエッチ速度=絶縁層のエッチ速度 c)スロープ>45゜ マスクのエッチ速度<絶縁層のエッチ速度 頂部絶縁層のエッチ速度が底部絶縁層のそれよりも低い
場合でも、以下の提案に基づく三段階を経て所望のスロ
ープ・プロフィールが得られる。
場合でも、以下の提案に基づく三段階を経て所望のスロ
ープ・プロフィールが得られる。
第1ステップ 頂部絶縁層に所望のスロープを形成するため、CHF3
/O2比はやはり調整しなければならない。
/O2比はやはり調整しなければならない。
第2ステップ このステップ(スロープの転写)では変更の必要がな
い。
い。
第3ステップ 時間だけでは調整する必要がある。マスクと絶縁層のエ
ッチ速度比を制御すべく、CHF3/O2比を調整する必
要がある。
ッチ速度比を制御すべく、CHF3/O2比を調整する必
要がある。
ともかく、頂部と底部の絶縁層のエッチ速度がそれぞれ
どうであれ、三段階の加工がやはり適切である。
どうであれ、三段階の加工がやはり適切である。
E.効果 本発明によれば、フォトレジストでマスクされ、エッチ
ング速度の異なる材料からなる2つの絶縁層によって基
板上に構成された複合絶縁層に、所望の傾斜角度を持つ
開口を短時間でしかも良好な精度で形成できる。
ング速度の異なる材料からなる2つの絶縁層によって基
板上に構成された複合絶縁層に、所望の傾斜角度を持つ
開口を短時間でしかも良好な精度で形成できる。
しかも、本発明の方法は、フォトレジスト材の組成や性
質、効果済か否かに関係なく適用できるという利点を有
する。
質、効果済か否かに関係なく適用できるという利点を有
する。
第1A図から第1D図は、フォトレジストでマスクされ
たPSG/SiO2複合絶縁層に接点用ヴァイア・ホー
ルを形成することに関して、本発明による「マルチ・ス
ロープ」加工の効果を示す概略的な断面図である。
たPSG/SiO2複合絶縁層に接点用ヴァイア・ホー
ルを形成することに関して、本発明による「マルチ・ス
ロープ」加工の効果を示す概略的な断面図である。
Claims (1)
- 【請求項1】フォトレジストによってマスクされた、エ
ッチング速度の異なる材料からなる、基板の上の第1の
絶縁層と該第1の絶縁層の上の第2の絶縁層によって構
成された複合絶縁層に、所望の傾斜角度を持つ開口を形
成するための方法であって、 (a)上記第2の絶縁層がリンケイ酸ガラスであり、当該
リンケイ酸ガラス層において上記所望の傾斜角度を持つ
開口が形成するために、CHF3とO2からなる混合ガス
のO2の割合を10〜20%に設定して、上記リンケイ
酸ガラス層に上記混合ガスのプラズマ反応による反応性
イオン・エッチングを施し、 (b)上記第1の絶縁層が二酸化シリコンであり、上記リ
ンケイ酸ガラス層よりもエッチング速度が低い上記二酸
化シリコン層において、上記所望の傾斜角度を持つ開口
が形成するために、CHF3とO2からなる混合ガスのO
2の割合を1〜8%に設定して、上記二酸化シリコン層
に上記混合ガスのプラズマ反応による反応性イオン・エ
ッチングを施し、 (c)上記二酸化シリコン層に形成された開口の傾斜角度
には実質的に影響を与えることなく、上記(b)のステッ
プにおいて施された上記リンケイ酸ガラス層の開口の傾
斜角度を所望の傾斜角度に修正するために、CHF3と
O2からなる混合ガスのO2の割合を80〜100%に設
定して、上記複合絶縁層に上記混合ガスのプラズマ反応
による反応性イオン・エツチングを施す ことを特徴とする複合絶縁層に傾斜のついた開口を形成
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86430035.5 | 1986-10-08 | ||
| EP86430035A EP0263220B1 (en) | 1986-10-08 | 1986-10-08 | Method of forming a via-having a desired slope in a photoresist masked composite insulating layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104338A JPS63104338A (ja) | 1988-05-09 |
| JPH0626205B2 true JPH0626205B2 (ja) | 1994-04-06 |
Family
ID=8196403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62179271A Expired - Lifetime JPH0626205B2 (ja) | 1986-10-08 | 1987-07-20 | 複合絶縁層に傾斜のついた開口を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4814041A (ja) |
| EP (1) | EP0263220B1 (ja) |
| JP (1) | JPH0626205B2 (ja) |
| DE (1) | DE3686721D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810203B1 (ko) * | 2003-09-12 | 2008-03-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 반도체 디바이스에서 피처를 패터닝하기 위한 기술 |
| KR20100048940A (ko) * | 2008-10-31 | 2010-05-11 | 삼성전자주식회사 | 전이 식각 피드백을 가지는 콘택 패터닝 방법 |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691046B2 (ja) * | 1986-11-19 | 1994-11-14 | 日本電気株式会社 | 反応性イオンエツチング方法 |
| US5234633A (en) * | 1987-12-28 | 1993-08-10 | Canon Kabushiki Kaisha | Cast molding die and process for producing information recording medium using the same |
| JP2628339B2 (ja) * | 1988-05-13 | 1997-07-09 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| DE3915650A1 (de) * | 1989-05-12 | 1990-11-15 | Siemens Ag | Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht |
| EP0416809A3 (en) * | 1989-09-08 | 1991-08-07 | American Telephone And Telegraph Company | Reduced size etching method for integrated circuits |
| JP2746289B2 (ja) * | 1989-09-09 | 1998-05-06 | 忠弘 大見 | 素子の作製方法並びに半導体素子およびその作製方法 |
| US4978420A (en) * | 1990-01-03 | 1990-12-18 | Hewlett-Packard Company | Single chamber via etch through a dual-layer dielectric |
| US5068707A (en) * | 1990-05-02 | 1991-11-26 | Nec Electronics Inc. | DRAM memory cell with tapered capacitor electrodes |
| US5225376A (en) * | 1990-05-02 | 1993-07-06 | Nec Electronics, Inc. | Polysilicon taper process using spin-on glass |
| EP0469370A3 (en) * | 1990-07-31 | 1992-09-09 | Gold Star Co. Ltd | Etching process for sloped side walls |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5203957A (en) * | 1991-06-12 | 1993-04-20 | Taiwan Semiconductor Manufacturing Company | Contact sidewall tapering with argon sputtering |
| US5180689A (en) * | 1991-09-10 | 1993-01-19 | Taiwan Semiconductor Manufacturing Company | Tapered opening sidewall with multi-step etching process |
| US5217567A (en) * | 1992-02-27 | 1993-06-08 | International Business Machines Corporation | Selective etching process for boron nitride films |
| US5269880A (en) * | 1992-04-03 | 1993-12-14 | Northern Telecom Limited | Tapering sidewalls of via holes |
| US5175127A (en) * | 1992-06-02 | 1992-12-29 | Micron Technology, Inc. | Self-aligned interlayer contact process using a plasma etch of photoresist |
| US5549784A (en) * | 1992-09-04 | 1996-08-27 | Intel Corporation | Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage |
| US5268332A (en) * | 1992-11-12 | 1993-12-07 | At&T Bell Laboratories | Method of integrated circuit fabrication having planarized dielectrics |
| JP2787646B2 (ja) | 1992-11-27 | 1998-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| KR0126801B1 (ko) * | 1993-12-22 | 1998-04-02 | 김광호 | 반도체 장치의 배선 형성방법 |
| JP3529849B2 (ja) * | 1994-05-23 | 2004-05-24 | 富士通株式会社 | 半導体装置の製造方法 |
| US5453403A (en) * | 1994-10-24 | 1995-09-26 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method of beveled contact opening formation |
| US6040247A (en) * | 1995-01-10 | 2000-03-21 | Lg Semicon Co., Ltd. | Method for etching contact |
| KR0154702B1 (ko) * | 1995-06-09 | 1998-10-15 | 김광호 | 항복전압을 향상시킨 다이오드 제조 방법 |
| US6396078B1 (en) | 1995-06-20 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6294799B1 (en) | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| KR0179791B1 (ko) * | 1995-12-27 | 1999-03-20 | 문정환 | 플래쉬 메모리 소자 및 그 제조방법 |
| KR0179792B1 (ko) * | 1995-12-27 | 1999-04-15 | 문정환 | 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법 |
| US5661083A (en) * | 1996-01-30 | 1997-08-26 | Integrated Device Technology, Inc. | Method for via formation with reduced contact resistance |
| JPH09289250A (ja) * | 1996-04-24 | 1997-11-04 | Nec Corp | 半導体装置の製造方法 |
| US5652172A (en) * | 1996-04-29 | 1997-07-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for controlling the etch profile of an aperture formed through a multi-layer insulator layer |
| US5750441A (en) | 1996-05-20 | 1998-05-12 | Micron Technology, Inc. | Mask having a tapered profile used during the formation of a semiconductor device |
| KR19980064444A (ko) * | 1996-12-20 | 1998-10-07 | 윌리엄비.켐플러 | 다층 집적 회로 유전체 구조의 에칭 방법 |
| US6084305A (en) * | 1997-10-06 | 2000-07-04 | Vlsi Technology, Inc. | Shaped etch-front for self-aligned contact |
| US6143649A (en) | 1998-02-05 | 2000-11-07 | Micron Technology, Inc. | Method for making semiconductor devices having gradual slope contacts |
| TW421849B (en) * | 1998-02-23 | 2001-02-11 | Winbond Electronics Corp | Structure of multi-layered dielectric opening and its fabricating method |
| US6074957A (en) | 1998-02-26 | 2000-06-13 | Micron Technology, Inc. | Methods of forming openings and methods of controlling the degree of taper of openings |
| US6287751B2 (en) * | 1998-05-12 | 2001-09-11 | United Microelectronics Corp. | Method of fabricating contact window |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6326307B1 (en) * | 1999-11-15 | 2001-12-04 | Appllied Materials, Inc. | Plasma pretreatment of photoresist in an oxide etch process |
| DE60234906D1 (de) * | 2001-02-15 | 2010-02-11 | Dainippon Printing Co Ltd | Verfahren zur herstellung einer phasenverschiebungsmaske und phasenverschiebungsmaske |
| KR100425100B1 (ko) * | 2001-08-27 | 2004-03-30 | 엘지전자 주식회사 | 건식식각에 의한 그루브 제조방법 및 그를 이용한광통신용소자 |
| KR20030050845A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| ITMI20020931A1 (it) * | 2002-05-02 | 2003-11-03 | St Microelectronics Srl | Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore |
| US6858542B2 (en) * | 2003-01-17 | 2005-02-22 | Freescale Semiconductor, Inc. | Semiconductor fabrication method for making small features |
| US7238609B2 (en) * | 2003-02-26 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| US7060624B2 (en) * | 2003-08-13 | 2006-06-13 | International Business Machines Corporation | Deep filled vias |
| US7390740B2 (en) | 2004-09-02 | 2008-06-24 | Micron Technology, Inc. | Sloped vias in a substrate, spring-like contacts, and methods of making |
| US20060086690A1 (en) * | 2004-10-21 | 2006-04-27 | Ming-Huan Tsai | Dielectric etching method to prevent photoresist damage and bird's beak |
| DE102004052611A1 (de) * | 2004-10-29 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle |
| JP2007266030A (ja) * | 2006-03-27 | 2007-10-11 | Seiko Epson Corp | 半導体装置の製造方法および半導体装置 |
| US8685861B2 (en) * | 2006-08-02 | 2014-04-01 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with contact distribution film |
| US20080070411A1 (en) * | 2006-09-20 | 2008-03-20 | John Ghekiere | Methods for uniformly etching films on a semiconductor wafer |
| US7973413B2 (en) * | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
| JP5326404B2 (ja) * | 2008-07-29 | 2013-10-30 | 富士通株式会社 | モールドの製造方法 |
| JP5446388B2 (ja) * | 2009-03-31 | 2014-03-19 | サンケン電気株式会社 | 集積化半導体装置の製造方法 |
| CN101937865B (zh) * | 2009-07-03 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| US8610283B2 (en) | 2009-10-05 | 2013-12-17 | International Business Machines Corporation | Semiconductor device having a copper plug |
| US8703619B2 (en) * | 2012-01-19 | 2014-04-22 | Headway Technologies, Inc. | Taper-etching method and method of manufacturing near-field light generator |
| CN102610496B (zh) * | 2012-03-31 | 2017-11-07 | 上海集成电路研发中心有限公司 | 大高宽比结构的去胶方法 |
| JP2014013810A (ja) * | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 基板、基板の製造方法、半導体装置、及び電子機器 |
| CN103779271B (zh) * | 2012-10-26 | 2017-04-05 | 中微半导体设备(上海)有限公司 | 一种倒锥形轮廓刻蚀方法 |
| CN103811408B (zh) * | 2012-11-08 | 2016-08-17 | 中微半导体设备(上海)有限公司 | 一种深硅通孔刻蚀方法 |
| US9159581B2 (en) * | 2012-11-27 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor device using a bottom antireflective coating (BARC) layer |
| US9159580B2 (en) | 2012-12-14 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor device using multiple layer sets |
| TWI513993B (zh) | 2013-03-26 | 2015-12-21 | Ind Tech Res Inst | 三軸磁場感測器、製作磁場感測結構的方法與磁場感測電路 |
| EP2819162B1 (en) | 2013-06-24 | 2020-06-17 | IMEC vzw | Method for producing contact areas on a semiconductor substrate |
| CN104600027B (zh) * | 2015-01-30 | 2017-10-27 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv通孔的制备工艺 |
| US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
| CN105552091A (zh) * | 2016-03-09 | 2016-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
| CN106946769B (zh) * | 2017-04-16 | 2019-04-02 | 内蒙古佳瑞米精细化工有限公司 | 一种2-氟-5-三氟甲基吡啶的合成方法 |
| US10157773B1 (en) * | 2017-11-28 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure having layer with re-entrant profile and method of forming the same |
| US10867842B2 (en) * | 2018-10-31 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for shrinking openings in forming integrated circuits |
| CN110120382A (zh) * | 2019-05-23 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 半导体器件及形成方法 |
| CN111508835A (zh) * | 2020-04-26 | 2020-08-07 | 深圳市昭矽微电子科技有限公司 | 图形结构及其形成方法 |
| CN112928069B (zh) * | 2021-02-05 | 2023-02-28 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3880684A (en) * | 1973-08-03 | 1975-04-29 | Mitsubishi Electric Corp | Process for preparing semiconductor |
| JPS57100731A (en) * | 1980-12-15 | 1982-06-23 | Nec Corp | Manufacture of semiconductor device |
| US4376672A (en) * | 1981-10-26 | 1983-03-15 | Applied Materials, Inc. | Materials and methods for plasma etching of oxides and nitrides of silicon |
| US4461672A (en) * | 1982-11-18 | 1984-07-24 | Texas Instruments, Inc. | Process for etching tapered vias in silicon dioxide |
| US4487652A (en) * | 1984-03-30 | 1984-12-11 | Motorola, Inc. | Slope etch of polyimide |
| US4484979A (en) * | 1984-04-16 | 1984-11-27 | At&T Bell Laboratories | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer |
| US4522681A (en) * | 1984-04-23 | 1985-06-11 | General Electric Company | Method for tapered dry etching |
| US4631248A (en) * | 1985-06-21 | 1986-12-23 | Lsi Logic Corporation | Method for forming an electrical contact in an integrated circuit |
| JPS6218054A (ja) * | 1985-07-17 | 1987-01-27 | Hitachi Ltd | 半導体装置の製造方法 |
| US4676869A (en) * | 1986-09-04 | 1987-06-30 | American Telephone And Telegraph Company At&T Bell Laboratories | Integrated circuits having stepped dielectric regions |
| JP3131058B2 (ja) * | 1992-12-25 | 2001-01-31 | 京セラ株式会社 | アルミナ質焼結体 |
-
1986
- 1986-10-08 DE DE8686430035T patent/DE3686721D1/de not_active Expired - Lifetime
- 1986-10-08 EP EP86430035A patent/EP0263220B1/en not_active Expired
-
1987
- 1987-07-20 JP JP62179271A patent/JPH0626205B2/ja not_active Expired - Lifetime
- 1987-09-22 US US07/099,856 patent/US4814041A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810203B1 (ko) * | 2003-09-12 | 2008-03-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 반도체 디바이스에서 피처를 패터닝하기 위한 기술 |
| KR20100048940A (ko) * | 2008-10-31 | 2010-05-11 | 삼성전자주식회사 | 전이 식각 피드백을 가지는 콘택 패터닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0263220A1 (en) | 1988-04-13 |
| US4814041A (en) | 1989-03-21 |
| EP0263220B1 (en) | 1992-09-09 |
| JPS63104338A (ja) | 1988-05-09 |
| DE3686721D1 (de) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0626205B2 (ja) | 複合絶縁層に傾斜のついた開口を形成する方法 | |
| US4522681A (en) | Method for tapered dry etching | |
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US5661083A (en) | Method for via formation with reduced contact resistance | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| US6972258B2 (en) | Method for selectively controlling damascene CD bias | |
| JPH0573338B2 (ja) | ||
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| WO2002065512A2 (en) | Process for etching organic low-k materials | |
| US20070042598A1 (en) | Dielectric with sidewall passivating layer | |
| KR0126801B1 (ko) | 반도체 장치의 배선 형성방법 | |
| KR100434133B1 (ko) | 중간층리쏘그래피 | |
| US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
| KR20010098774A (ko) | 반도체 장치와 그 제조 방법 | |
| US5968711A (en) | Method of dry etching A1Cu using SiN hard mask | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| US6830877B2 (en) | Method for forming via and contact holes with deep UV photoresist | |
| US4937643A (en) | Devices having tantalum silicide structures | |
| EP1309000A2 (en) | Via formation in polymers | |
| US6780778B2 (en) | Method for fabricating semiconductor device | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| JP3109059B2 (ja) | ドライエッチング方法 | |
| JP2000173996A (ja) | 半導体装置およびその製造方法 | |
| KR100434132B1 (ko) | 중간층리쏘그래피 |