JPH0627982B2 - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH0627982B2 JPH0627982B2 JP60069420A JP6942085A JPH0627982B2 JP H0627982 B2 JPH0627982 B2 JP H0627982B2 JP 60069420 A JP60069420 A JP 60069420A JP 6942085 A JP6942085 A JP 6942085A JP H0627982 B2 JPH0627982 B2 JP H0627982B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- scanning
- voltage
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は表示装置に係り、特に、薄膜トランジスタ(以
下TFTと称する)などのスイツチング素子を用いて駆
動するいわゆるアクテイブマトリクス表示装置に関す
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly, to a so-called active matrix display device driven by using a switching element such as a thin film transistor (hereinafter referred to as TFT).
TFTなどのスイツチング素子と液晶あるいはエレクト
ロルミネセンスなどの電気光学物質を組み合わせたアク
テイブマトリクスデイスプレイは、大画面あるいは高精
細化に適したデイスプレイとして、「ビー.ジエー.ル
カー著“液晶マトリクス・デイスプレイ”アイ・イー・
イー・イー59,1566(1971)〔(B,J,Lecher)
“Liquid Crystal Matrix Display”Proc IEEE 59,156
6(1971)〕」に提案されて以来、研究開発が進められ
ている。このデイスプレイは走査配線(X配線)と信号
配線(Y配線)との各交点にTFT素子を配設し、各T
FT素子のゲート電極を走査配線に、各TFT素子のド
レイン電極を信号配線に接続し、またソース電極には液
晶に電圧を印加するための透明電極を接続するように構
成されている。The active matrix display, which combines a switching element such as TFT and an electro-optical material such as liquid crystal or electroluminescence, is known as a "liquid crystal matrix display" by BJ Lukar as a display suitable for a large screen or high definition.・ E ・
EE 59, 1566 (1971) [(B, J, Lecher)
“Liquid Crystal Matrix Display” Proc IEEE 59, 156
6 (1971)] ”, and research and development has been underway. In this display, TFT elements are arranged at the intersections of the scanning wiring (X wiring) and the signal wiring (Y wiring), and
The gate electrode of the FT element is connected to the scanning wiring, the drain electrode of each TFT element is connected to the signal wiring, and the source electrode is connected to the transparent electrode for applying a voltage to the liquid crystal.
ところが、このような構造のデイスプレイにおいては、
走査配線あるいは信号配線のいずれかの配線が断線する
と、断線した配線に接続されたTFT素子に電圧が印加
されなくなるため、線状の欠陥となり、表示画像が劣化
し、デイスプレイとしての機能が著しく低下する。この
ため、実用的には配線等の断面による線欠陥が生じた場
合にはデイスプレイは製品として不適であるとされる。
特に、デイスプレイの表示容量が増大し全配線長が長く
なるに従い、あるいは加工の精細度が向上し配線幅が細
くなるに従い、配線の断線の確率が高くなり、製造の歩
留りが低下するという問題があつた。そこで、特開昭59
-91479号公報、特開昭58-111085 号公報に記載されてい
るような方法によつて表示装置を構成するものが提案さ
れた。However, in a display with such a structure,
If any of the scanning wiring or the signal wiring is broken, the voltage is not applied to the TFT element connected to the broken wiring, resulting in a linear defect, the display image is deteriorated, and the function as a display is significantly deteriorated. To do. Therefore, practically, the display is not suitable as a product when a line defect due to a cross section of a wiring or the like occurs.
In particular, as the display capacity of the display increases and the total wiring length increases, or as the definition of processing improves and the wiring width decreases, the probability of disconnection of the wiring increases and the manufacturing yield decreases. Atsuta Therefore, JP-A-59
-91479 and Japanese Patent Laid-Open No. 58-111085 have been proposed in which a display device is constructed by a method.
ところが、従来の構成では線欠陥が生じたとき不必要な
線まで切断することがあつたり、あるいはヒユーズを作
るための特別な材料が必要であつたり簡単な構成で線欠
陥を防止することができなかつた。However, in the conventional configuration, when a line defect occurs, unnecessary lines may be cut, or a special material for making a fuse is required.The line defect can be prevented with a simple configuration. Nakatsuta.
本発明は前記従来の課題に鑑みて為されたものであり、
その目的は、配線が断線した場合でも、簡単な回路構成
によつて表示が可能な表示装置を提供することにある。The present invention has been made in view of the above conventional problems,
It is an object of the present invention to provide a display device capable of displaying with a simple circuit configuration even if the wiring is broken.
本発明は、複数の信号配線と複数の走査配線とを基板上
にマトリクス状に配設すると共に、この基板のうち各信
号配線と各走査配線とが交叉する部位にスイツチング素
子を配設し、この基板に、液晶、エレクトロルミネセン
ス等の電気光学物質を積層した表示装置において、表示
領域外で前記信号配線群と前記走査配線群のうち少なく
とも一方の配線群の配線間を直接に駆動回路の出力抵抗
より大きい値の抵抗素子により接続した表示装置を構成
して目的を達成するようにしたものである。According to the present invention, a plurality of signal wirings and a plurality of scanning wirings are arranged in a matrix on a substrate, and a switching element is arranged in a portion of the substrate where each signal wiring and each scanning wiring intersect, In a display device in which an electro-optical material such as liquid crystal or electroluminescence is laminated on this substrate, a drive circuit is directly provided between the wirings of at least one of the signal wiring group and the scanning wiring group outside the display area. The display device is configured to be connected by a resistance element having a value larger than the output resistance to achieve the object.
以下、本発明の好適な実施例を図面に基づいて説明す
る。Preferred embodiments of the present invention will be described below with reference to the drawings.
第1図には、本発明の好適な実施例の構成が示されてい
る。本実施例は、信号配線1及び走査配線2の交点にT
FT素子3を配置し、その上に液晶4を積層した構造の
画像表示部と、各信号配線の端に抵抗値がRの抵抗5を
基板上の信号配線間に接続したものである。即ち、信号
配線1及び走査配線2の連絡を印加する駆動回路の反対
側端子に断線が発生した場合でも各配線間で電圧が印加
できる構成とされている。FIG. 1 shows the configuration of a preferred embodiment of the present invention. In this embodiment, T is provided at the intersection of the signal wiring 1 and the scanning wiring 2.
An FT element 3 is arranged, and an image display unit having a structure in which a liquid crystal 4 is laminated thereon, and a resistor 5 having a resistance value R at the end of each signal wiring is connected between the signal wirings on the substrate. That is, even if a disconnection occurs at the terminal on the opposite side of the drive circuit that applies communication between the signal wiring 1 and the scanning wiring 2, a voltage can be applied between the wirings.
抵抗5としては、デイスプレイ基板外に接続した抵抗素
子あるいはデイスプレイ内の基板上に形成した抵抗素子
であつても良い。又これらの抵抗は例えば半導体膜に不
純物をドーピングして形成した抵抗やあるいはTFT素
子のソース・ドレイン電極間のチヤネル抵抗やまたはダ
イオードを逆並列方向に接続し逆方向の抵抗値を用いて
も良い。The resistor 5 may be a resistance element connected outside the display substrate or a resistance element formed on the substrate inside the display. Further, for these resistors, for example, resistors formed by doping a semiconductor film with impurities, channel resistors between the source and drain electrodes of the TFT element, or diodes connected in the antiparallel direction may be used. .
又この抵抗5の値Rは、信号電極1を駆動する駆動回路
の出力抵抗をRoutとしたとき、R≫Routとなるように設
定されている。The value R of the resistor 5 is set so that R >> Rout when the output resistance of the drive circuit for driving the signal electrode 1 is Rout.
このように、本実施例においては信号配線1間に抵抗5
を接続するようにしたため、第2図に示されるように、
信号配線1が断線しても他の信号配線から信号電圧Vx
が断線の発生箇所より下の画素に印加される。しかも、
この電圧Vxの値は、信号配線1に信号電圧Vk−1,
Vk,Vk+1,…を印加する駆動回路の出力抵抗Rout
がR≫Routの関係に設定されているため、Vx=(Vk
−1+Vk+1)/2と計算できる。即ち、断線の発生
箇所6より下の画素には近接する2本の信号配線1の印
加電圧の平均値の電圧が印加されることになる。このた
め、アクテイブマトリクスデイスプレイをテレブ画像表
示のように中間調が多く、また近接する画素の輝度がゆ
るやかに変化する画像を表示することが多い場合でも信
号電圧波形は、第3図に示すように、各信号配線1間で
急激に変化することなく、その変化はゆるやかとなる。
そしてこのときには、断線が発生した信号配線1に接続
されている画素に印加される電圧Vxは本来の信号電圧
Vkと近い値となり、自然な画像に表示することができ
る。As described above, in this embodiment, the resistor 5 is provided between the signal wirings 1.
As shown in FIG. 2, since
Even if the signal wiring 1 is disconnected, the signal voltage Vx from another signal wiring
Is applied to pixels below the point where the disconnection occurs. Moreover,
The value of this voltage Vx is the signal voltage Vk−1,
Output resistance Rout of the drive circuit for applying Vk, Vk + 1, ...
Is set to R >> Rout, Vx = (Vk
It can be calculated as -1 + Vk + 1) / 2. That is, the voltage of the average value of the applied voltages of the two adjacent signal lines 1 is applied to the pixels below the disconnection occurrence point 6. Therefore, even when an active matrix display has many halftones as in the case of a telescopic image display and an image in which the brightness of neighboring pixels changes gently is often displayed, the signal voltage waveform is as shown in FIG. The change does not change rapidly between the signal wirings 1 and the change is gradual.
Then, at this time, the voltage Vx applied to the pixel connected to the signal wiring 1 in which the disconnection has occurred becomes a value close to the original signal voltage Vk, and a natural image can be displayed.
又、信号配線1に断線が発生しない場合には、駆動回路
の出力抵抗Routと、信号配線1に接続した抵抗5との間
には、R≫Routの関係があるから、信号電圧には全く影
響を及ぼすことがない。Further, when no disconnection occurs in the signal wiring 1, there is a relation of R >> Rout between the output resistance Rout of the drive circuit and the resistance 5 connected to the signal wiring 1, so that there is no signal voltage. It has no effect.
第4図には、カラー表示用パネルに適用した場合の実施
例の構成が示されている。FIG. 4 shows the configuration of an embodiment when applied to a color display panel.
本実施例は、カラー表示用パネルにカラーフイルタを用
い、R(赤),G(緑),B(青)の三色のフイルタを
格子縞状又は斜めにモザイク状に配置し、それぞれの色
のくり返し周期が3画素の場合を示している。本実施例
においても、特定の信号配線1巻に抵抗5が配線されて
いるため、前記実施例と同様信号配線1が断線した場合
でも、同色で近接した画素から信号電圧を抵抗5を介し
て印加されるため、信号配線の断線によつても自然な画
像でカラー表示することができる。In this embodiment, a color filter is used for a color display panel, filters of three colors R (red), G (green), and B (blue) are arranged in a checkered pattern or diagonally in a mosaic pattern, and each color The case where the repetition cycle is 3 pixels is shown. Also in this embodiment, since the resistor 5 is wired in a specific turn of the signal wiring, even if the signal wiring 1 is disconnected as in the above-described embodiment, the signal voltage is transmitted from the adjacent pixels of the same color via the resistor 5. Since the voltage is applied, a natural image can be displayed in color even if the signal wiring is broken.
第5図には、2本の信号配線を1組とし、信号配線間
を、抵抗値Rの抵抗5を接続した表示パネルの構成が示
されている。本実施例においては、信号配線Y1〜Y8
のうち1本の信号配線に断線が生じた場合でも他の信号
配線から電圧が印加される。このため、断線箇所より下
の画素では抵抗5で結線された信号配線と同じ表示状態
となる。このため、本実施例においては、第1図のもの
に比べ、抵抗5の個数を低減することができる。又本実
施例においては全ての信号配線Y1〜Y8の全ての信号
配線に抵抗Rを接続しているが、断線の箇所が少ない場
合には断線が発生した信号配線について外付けの抵抗を
接続することによつても同じ効果を得ることができる。
又さらに、複数の信号配線をひとまとめにしてこれらの
信号配線間に抵抗Rを接続しても第1図のものと同様な
効果を得ることができる。FIG. 5 shows a configuration of a display panel in which two signal wirings are set as one set and a resistor 5 having a resistance value R is connected between the signal wirings. In the present embodiment, the signal wirings Y1 to Y8
Even if one of the signal wirings is broken, a voltage is applied from another signal wiring. Therefore, the pixels below the disconnection point have the same display state as the signal wiring connected by the resistor 5. Therefore, in the present embodiment, the number of resistors 5 can be reduced as compared with that in FIG. Further, in this embodiment, the resistance R is connected to all the signal wirings of all the signal wirings Y1 to Y8, but when the number of the broken portions is small, an external resistor is connected to the signal wiring having the broken wiring. By doing so, the same effect can be obtained.
Furthermore, even if a plurality of signal wirings are put together and a resistor R is connected between these signal wirings, the same effect as that of FIG. 1 can be obtained.
第6図には、抵抗値Rの抵抗5を各信号配線1に挿入
し、各抵抗5を共通に結線した表示パネルの構成が示さ
れている。FIG. 6 shows a configuration of a display panel in which a resistor 5 having a resistance value R is inserted in each signal line 1 and the resistors 5 are commonly connected.
本実施例においては、k列目の信号配線に断線が生じた
場合には断線発生箇所には信号電圧 (V1+V2+…+V(k−1)+V(k+1)…+V(n+1))の
電圧が印加されるため信号配線の断線によつても自然な
状態で画像表示することができる。In this embodiment, when a disconnection occurs in the k-th column signal wiring, the signal voltage is applied to the disconnection occurrence location. Since a voltage of (V 1 + V 2 + ... + V (k−1) + V (k + 1) ... + V (n + 1)) is applied, an image can be displayed in a natural state even if the signal wiring is broken.
次に、走査配線2に対して本発明を適用した実施例につ
いて述べる。第7図には、走査配線2の各線路終端に抵
抗値Rの抵抗5を接続したものの構成が示されている。
又本実施例においても、抵抗5の抵抗値Rを走査配線2
の駆動回路の出力抵抗Routに対して、R≫Routに設定さ
れている。このため、第k行目の走査配線に断線が生じ
た場合には、第k行目の断線部分より後の画素のゲート
電極に印加される電圧Vkは Vk=(V(k−1)+V(k+1))/2 となる。Next, an embodiment in which the present invention is applied to the scanning wiring 2 will be described. FIG. 7 shows a configuration in which a resistor 5 having a resistance value R is connected to each line end of the scanning wiring 2.
Also in this embodiment, the resistance value R of the resistor 5 is set to the scanning wiring 2
The output resistance Rout of the driving circuit is set to R >> Rout. Therefore, when a disconnection occurs in the k-th scanning line, the voltage Vk applied to the gate electrode of the pixel after the disconnection in the k-th row is Vk = (V (k−1) + V (k + 1)) / 2.
ただし、V(k+1),V(K+1)はそれぞれ第(k−1)行目、
及び第(k+1)行目の走査配線に印加される走査電圧であ
る。第7図に示される表示パネルを用いた場合の駆動波
形、液晶層に印加される電圧波形を第8図に示す。第8
図(a)は断線がないときの各画素のTFTのゲート電
極に印加される走査電圧波形である。この波形は、R≫
Routとなる抵抗5の関係から、各走査配線2の抵抗5を
接続しないときの波形となる。又第8図の(a)は走査
配線2に断線が生じたときの断線箇所より後の画素より
TFTのゲート電極に印加される電圧波形を示してい
る。又同図においてV2は断線箇所の電圧波形を示す。
この電圧は、前述した式で示したように、近接した2本
の走査配線2に印加される電圧の平均値となるため、電
圧のピーク値がほぼ半分の大きさになる。However, V (k + 1) and V (K + 1) are respectively in the (k−1) th line,
And the scanning voltage applied to the scanning wiring of the (k + 1) th row. FIG. 8 shows drive waveforms and voltage waveforms applied to the liquid crystal layer when the display panel shown in FIG. 7 is used. 8th
FIG. 6A shows a scanning voltage waveform applied to the gate electrode of the TFT of each pixel when there is no disconnection. This waveform is R >>
Due to the relationship of the resistance 5 serving as Rout, the waveform is obtained when the resistance 5 of each scanning wiring 2 is not connected. Further, FIG. 8A shows a voltage waveform applied to the gate electrode of the TFT from the pixel after the disconnection point when the disconnection occurs in the scanning wiring 2. Further, in the figure, V 2 indicates a voltage waveform at a disconnection point.
Since this voltage is the average value of the voltages applied to the two adjacent scanning wirings 2 as shown in the above-mentioned formula, the peak value of the voltage is almost half.
ここで、このピーク値をTFT素子のしきい値電圧Vt
kよりも大きくなるように設定しておく。このとき、第
8図(c)に示したような信号電圧Vyが、走査電圧が
(b)のV2の画素に印加されるものとすると、この画
素の液晶層に印加される電圧VLCは第8図の(c)図に
示される波形となる。つまり、1フレーム中に2回走査
電圧が印加されることになるが、一般に1フレームの時
間はこの2回の走査電圧が印加される時間より十分に長
いため液晶層に印加される電圧は後の走査パルス、即ち
図(b)に示される電圧V3と同期した走査パルスで決
定される。このため、液晶の光透過率は、液晶層に印加
される電圧の実効値に依存するため、断線が発生した場
合には2本の走査配線2で同じ表示を行うことになる
が、テレビ画像のように、表示状態が緩やかに変化する
場合には線欠陥を目立たなくすることができる。Here, this peak value is used as the threshold voltage Vt of the TFT element.
It is set to be larger than k. At this time, assuming that the signal voltage Vy as shown in FIG. 8C is applied to the pixel of V 2 whose scanning voltage is (b), the voltage V LC applied to the liquid crystal layer of this pixel. Has the waveform shown in FIG. 8 (c). That is, the scanning voltage is applied twice in one frame, but generally, the time for one frame is sufficiently longer than the time for applying the scanning voltage for two times, so that the voltage applied to the liquid crystal layer is delayed. Scan pulse, that is, the scan pulse synchronized with the voltage V 3 shown in FIG. Therefore, since the light transmittance of the liquid crystal depends on the effective value of the voltage applied to the liquid crystal layer, the same display is performed by the two scanning wirings 2 when a disconnection occurs. As described above, when the display state changes gently, the line defect can be made inconspicuous.
第9図には、2本の走査配線2を1組として抵抗5を介
して接続したものの実施例が示されている。本実施例に
おいては、走査配線2に断線が発生した場合には、断線
箇所には、抵抗5を介して走査電圧が印加される。この
ため、第7図のもののように走査パルスのピーク値が低
下するのを防止することができる。FIG. 9 shows an embodiment in which two scanning wirings 2 are connected as a set via a resistor 5. In the present embodiment, when a disconnection occurs in the scanning wiring 2, a scanning voltage is applied to the disconnected portion via the resistor 5. Therefore, it is possible to prevent the peak value of the scanning pulse from being lowered as in the case of FIG.
第10図には、本発明を走査配線2と信号配線1の両方
に適用した実施例が示されている。本実施例は、走査配
線2と信号配線1を1本ずつ交互に反対側から引き出し
た構成としている。さらに入力端子側に抵抗5を接続し
ても駆動回路の出力抵抗Routに比較して抵抗5の抵抗値
Rを十分大きくしておけば印加電圧には影響を及ぼすこ
とはない。FIG. 10 shows an embodiment in which the present invention is applied to both the scanning wiring 2 and the signal wiring 1. In this embodiment, the scanning lines 2 and the signal lines 1 are alternately drawn out one by one from the opposite side. Further, even if the resistor 5 is connected to the input terminal side, if the resistance value R of the resistor 5 is made sufficiently larger than the output resistance Rout of the drive circuit, the applied voltage will not be affected.
本実施例においては、走査配線2及び信号配線1の両方
の線が断線した場合でも自然な画像で画像表示すること
ができる。In this embodiment, even if both the scanning wiring 2 and the signal wiring 1 are broken, a natural image can be displayed.
第11図には、本発明を実現するに際しての具体的な実
施例の構成が示されている。本実施例は、信号入力ライ
ン11と、この信号入力ライン11からの信号を切り替
えるスイツチ用FET9とFET9を駆動するシフトレ
ジスタ10から成る信号側の駆動回路図と、各信号配線
1間を接続するFET7とFET7のゲートバイアスラ
イン8から構成されている。ここで、例えば第11図に
示したものを同一基板上に形成するものとすると、FE
T9及びFET7はTFTとなり、TFT9のチヤネル
長L1をチヤネル幅W1及びTFT7のチヤネル長L2
とチヤネル幅W2との間に、W1/L1≫W2/L2の
関係が存在するように、それぞれのTFTを形成する。
そして第11図のものを実現するための平面パターンの
一例が第12図に示されている。このTFT素子は画像
表示部のTFT素子と全く同じプロセスで作成すること
が可能であり、デイスプレイ基板の製造工程を複雑にす
ることなく信頼性の向上を図ることができる。FIG. 11 shows the configuration of a specific embodiment for realizing the present invention. In this embodiment, a signal input line 11, a signal side driving circuit diagram including a switch FET 9 for switching a signal from the signal input line 11 and a shift register 10 for driving the FET 9 and each signal wiring 1 are connected. It is composed of a FET 7 and a gate bias line 8 of the FET 7. Here, for example, if the one shown in FIG. 11 is formed on the same substrate, FE
T9 and FET7 the TFT, and the channel length of the channel width W 1 and TFT7 a channel length L 1 of the TFT 9 L 2
The respective TFTs are formed so that the relationship of W 1 / L 1 >> W 2 / L 2 exists between and the channel width W 2 .
An example of a plane pattern for realizing the one shown in FIG. 11 is shown in FIG. This TFT element can be manufactured by the same process as the TFT element of the image display portion, and the reliability can be improved without complicating the manufacturing process of the display substrate.
以上のように前記各実施例においては、主にTFTを用
いたアクテイブマトリクスデイスプレイに適用したもの
について述べたが、本発明は、第13図に示すように通
常のマトリクスデイスプレイ、あるいはダイオード等の
一端子素子を用いたデイスプレイに対しても適用するこ
とができる。As described above, in each of the above-described embodiments, the one mainly applied to the active matrix display using the TFT is described. However, the present invention is not limited to the normal matrix display or the diode as shown in FIG. It can also be applied to displays using terminal elements.
以上説明したように、本発明によれば、信号配線群と走
査配線群のうち少なくとも一方の配線群の表示領域を述
べた各配線線路に配線駆動回路の出力抵抗よりも大きい
抵抗値の抵抗素子を挿入し、配線間を抵抗素子で直接に
接続したため、表示装置内で配線が断線しても線欠陥が
目立たず自然に近い表示画像が得られる。As described above, according to the present invention, a resistance element having a resistance value larger than the output resistance of the wiring drive circuit is provided in each wiring line that describes the display area of at least one wiring group of the signal wiring group and the scanning wiring group. Since the wirings are inserted and the wirings are directly connected by the resistance elements, even if the wirings are broken in the display device, line defects are not noticeable and a display image close to natural is obtained.
第1図は本発明の第1実施例を示す構成図、第2図は第
1図に示すデイスプレイに断線が発生した場合の作用を
説明するための図、第3図は第1図に示すデイスプレイ
に用いられる信号電圧波形図、第4図はカラー表示用の
パネルに適用した第2実施例の構成図、第5図は本発明
の第3実施例を示す構成図、第6図は本発明の第4実施
例を示す構成図、第7図は本発明の第5実施例を示す構
成図、第8図は第7図のデイスプレイに用いられる信号
の波形図、第9図は本発明の第6実施例の構成図、第1
0図は本発明の第7実施例を示す構成図、第11図は本
発明の第8実施例を示す構成図、第12図は第11図の
平面パターン図、第13図は本発明の第9実施例を示す
構成図である。 1……信号配線、2……走査配線、3……TFT素子、
4……液晶、5……抵抗、6……断線箇所、7……TF
T素子、8……バイアス配線、9……TFT素子、10
……シフトレジスタ。FIG. 1 is a block diagram showing a first embodiment of the present invention, FIG. 2 is a view for explaining the action when a wire break occurs in the display shown in FIG. 1, and FIG. 3 is shown in FIG. FIG. 4 is a configuration diagram of a second embodiment applied to a color display panel, FIG. 5 is a configuration diagram showing a third embodiment of the present invention, and FIG. 4 is a block diagram showing a fourth embodiment of the invention, FIG. 7 is a block diagram showing a fifth embodiment of the present invention, FIG. 8 is a waveform diagram of a signal used for the display of FIG. 7, and FIG. 9 is the present invention. 6 is a block diagram of a sixth embodiment of the present invention,
FIG. 0 is a block diagram showing a seventh embodiment of the present invention, FIG. 11 is a block diagram showing an eighth embodiment of the present invention, FIG. 12 is a plan pattern diagram of FIG. 11, and FIG. It is a block diagram which shows 9th Example. 1 ... Signal wiring, 2 ... scanning wiring, 3 ... TFT element,
4 ... Liquid crystal, 5 ... Resistor, 6 ... Disconnection point, 7 ... TF
T element, 8 ... Bias wiring, 9 ... TFT element, 10
...... Shift register.
Claims (4)
上にマトリクス状に配設すると共に、前記基板のうち各
信号配線と各走査配線とが交叉する部位にスイッチング
素子を配設し、前記基板に液晶、エレクトロルミネッセ
ンスの電気光学物質を積層した表示装置において、表示
領域外で前記信号配線群と前記走査配線群のうち少なく
とも一方の配線群の配線間を直接に駆動回路の出力抵抗
より大きい値の抵抗素子により接続したことを特徴とす
る表示装置。1. A plurality of signal wirings and a plurality of scanning wirings are arranged in a matrix on a substrate, and a switching element is arranged at a portion of the substrate where each signal wiring and each scanning wiring intersect. In a display device in which a liquid crystal and an electroluminescent electro-optic material are laminated on the substrate, an output resistance of a drive circuit is directly provided between wirings of at least one of the signal wiring group and the scanning wiring group outside a display area. A display device characterized by being connected by a resistance element having a larger value.
素子は抵抗器であることを特徴とする表示装置。2. The display device according to claim 1, wherein the resistance element is a resistor.
素子はトランジスタで構成したことを特徴とする表示装
置。3. The display device according to claim 1, wherein the resistance element is a transistor.
素子はダイオードで構成したことを特徴とする表示装
置。4. A display device according to claim 1, wherein the resistance element is a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069420A JPH0627982B2 (en) | 1985-04-02 | 1985-04-02 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069420A JPH0627982B2 (en) | 1985-04-02 | 1985-04-02 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61228491A JPS61228491A (en) | 1986-10-11 |
| JPH0627982B2 true JPH0627982B2 (en) | 1994-04-13 |
Family
ID=13402102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60069420A Expired - Lifetime JPH0627982B2 (en) | 1985-04-02 | 1985-04-02 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627982B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593629B1 (en) * | 1986-01-27 | 1988-03-18 | Maurice Francois | DISPLAY WITH ACTIVE MATRIX AND REDUNDANT LINES AND COLUMNS |
| JP2624750B2 (en) * | 1988-03-07 | 1997-06-25 | 株式会社日立製作所 | Liquid crystal display |
| JP2737226B2 (en) * | 1989-03-31 | 1998-04-08 | ソニー株式会社 | Liquid crystal display device |
| JP2001318644A (en) * | 2000-05-08 | 2001-11-16 | Toshiba Electronic Engineering Corp | Flat panel |
| CN101432793B (en) | 2006-07-14 | 2012-02-01 | 夏普株式会社 | Active matrix substrate and display device with the same |
| TW200947822A (en) * | 2008-05-09 | 2009-11-16 | Tpo Displays Corp | Electrostatic discharge (ESD) protection circuit and electronic system utilizing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097384A (en) * | 1983-11-01 | 1985-05-31 | セイコーインスツルメンツ株式会社 | Liquid crystal display unit |
-
1985
- 1985-04-02 JP JP60069420A patent/JPH0627982B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61228491A (en) | 1986-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0435101B1 (en) | Matrix liquid crystal display device using thin film transistors | |
| KR101048364B1 (en) | Display panel with crossover connection resulting in dot reversal | |
| US8421724B2 (en) | Liquid crystal display device | |
| US5491347A (en) | Thin-film structure with dense array of binary control units for presenting images | |
| US20020140655A1 (en) | Pixel driving module of liquid crystal display | |
| EP0389031A1 (en) | Colour display device | |
| US7852437B2 (en) | Display device | |
| KR20050113907A (en) | Liquid crystal display device and driving method for the same | |
| JPH11167127A (en) | Active matrix type liquid crystal display | |
| JP2937129B2 (en) | Active matrix type liquid crystal display | |
| JPH09114421A (en) | Color liquid crystal display | |
| JPH0627982B2 (en) | Display device | |
| US6670936B1 (en) | Liquid crystal display | |
| CN100399171C (en) | LCD Monitor | |
| JP2517842B2 (en) | Display device | |
| JP3036059B2 (en) | Liquid crystal display | |
| JPH08304851A (en) | Liquid crystal display | |
| JPH10239710A (en) | Liquid crystal display device | |
| KR100831304B1 (en) | LCD Display | |
| JPH0468607B2 (en) | ||
| JPH05313196A (en) | Active matrix type display device | |
| JPH05341263A (en) | Liquid crystal display | |
| JPS62168115A (en) | liquid crystal display device | |
| JPH01239531A (en) | Active matrix array and liquid crystal display device | |
| JP2009042378A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |