JPH0628328B2 - フイルタ回路 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明はフイルタ回路に関し、特に半導体集積回路化に
好適なものである。

〔背景技術〕

電子機器は小型かつ軽量化される傾向にあり、このため
電子回路の半導体集積回路化が進められている。この
際、問題になるのは半導体集積回路化が困難とされてい
るコンデンサ、コイル等の回路部品であり、多くの場合
は外づけ部品となっている。

しかし、コンデンサについて述べると、小容量のものは
半導体基板内に形成することが可能である。そこで、各
種のフイルタ回路、或いはコンデンサを必要とする場
合、「電子デバイス事典」（昭和５１年３月２０日初版
発行、発行所株式会社ラジオ技術社、ｐｐ１６０〜１６
１）に示すような可変容量素子やジャンクション容量、
更にＭＯＳ容量等が使用される。

上記可変容量素子に関する本発明者の検討によると、印
加電圧に対する容量変化の直線性が良好ではなく、所望
の容量を得るための制御が困難であることが判明した。
また、上記ジャンクション容量については、大容量を得
ようとすればＰＮ濃度を大にしなければならず、この場
合耐圧が小となることが判明した。更に、電源電圧が大
であれば入力信号による容量変化を小にし得ることが明
らかになったが、電源電圧を大にすると小容量しか得ら
れない、という相反した問題点を有していることも本発
明者によって明らかにされた。

そこで、本発明者は、ＭＯＳ容量を利用してフイルタ回
路を構成することを検討したのであるが、この場合はＭ
ＯＳ容量に±３０％もの誤差があり、その誤差を補正し
なければ遮断周波数を正確になし得ないことが明らかに
なった。

上記問題点に鑑み、本発明者は更に検討を重ね、遮断周
波数を決定するコンデンサの容量を検出し、これに対応
した制御信号によって抵抗の抵抗値を補正すれば、コン
デンサと抵抗の積によって決定される時定数、換言すれ
ば時定数の逆数で決定される遮断周波数をコンデンサの
バラツキの如何に関わらず、所望の値に補正し得ること
に気付いた。

そして、上記構成によれば、フイルタ回路を他の電子回
路と一体に半導体集積回路に構成することができ、現在
の電子機器の技術的動向をも満足し得ることができる。
本発明は上述の如き技術的観点からなされたものであ
る。

〔発明の目的〕

本発明の目的は、半導体集積回路内に形成することがで
き、しかも遮断周波数の補正を正確になし得るフイルタ
回路を提供することにある。

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。

〔発明の概要〕

本願において開示される本発明の概要を簡単に述べれ
ば、下記の通りである。

すなわち、半導体基板内に同一デバイスプロセスによっ
て複数のコンデンサを形成し、そのうちの１のコンデン
サと増幅器（ボルテイジフオロワ回路）とによって上記
コンデンサの誤差を検出する容量値検出フイルタ回路を
構成し、その出力信号と上記容量値検出回路に供給され
る基準信号を分圧した電圧とを比較器により電圧比較
し、その比較出力を制御信号として、他のコンデンサと
増幅器とで構成されたフイルタ回路の増幅器の抵抗を制
御することにより、コンデンサのバラツキに対応して遮
断周波数の補正を行い、且つ半導体集積回路化が可能な
フイルタ回路を得る、という本発明の目的を達成するも
のである。

〔実施例〕

以下、本発明を適用したフイルタ回路の一実施例を説明
する。

なお、第１図は半導体集積回路（以下においてＩＣとい
う）にて構成されたフイルタ回路の回路図であり、第２
図(A)(B)はローパスフイルタ及びハイパスフイルタを説
明するための概略図、第３図は回路動作を説明するため
の特性図を示すものである。

本実施例の特徴は、コンデンサの容量誤差を検出するな
めのダミー回路となる容量値検出フイルタ回路を設け、
その出力信号によって他のフイルタ回路の時定数、換言
すれば遮断周波数の補正を行うように構成したことにあ
る。

１番端子、２番端子に入力信号Ｖｉｎが供給されるが、
この信号は共通、或いは個別に供給されてもよい。１は
ローパスフイルタ回路であって本発明でいうフイルタ回
路に相当する。トランジスタＱ_１〜Ｑ_５で構成されたボ
ルテイジフオロワ回路は、本発明でいう増幅器に相当
し、トランジスタＱ_５に供給される制御信号Ｖｃによっ
て入力側から出力側までの間の抵抗が可変する。そし
て、上記コンデンサＣ_１は後述する各コンデンサと同様
に同一の半導体基板内に同一デバイスプロセスによって
形成されたものである。従って、上記ボルテイジフオロ
ワ回路とコンデンサＣ_１とによって、積分特性を有する
フイルタ回路、言い換えればローパスフイルタ回路１が
形成される。ローパス回路１は、第２図(A)に示すよう
に簡略化して図示することができる。

ところで、上記ボルテイジフオロワ回路の抵抗は、下記
のようにして決定される。

すなわち、トランジスタＱ_１，Ｑ_２の各エミッタ抵抗ｒ
ｅは、当業者間において知られているように、 で決定される。上式において、電流Ｉは制御信号Ｖｃに
よって変化するので、エミッタ抵抗ｒｅも電流Ｉによっ
て可変されることになる。

そして、電流帰還のかかったボルテイジフオロワ回路の
入力側と出力側との間には、トランジスタＱ_１，Ｑ_２の
エミッタ抵抗ｒｅが介在しているので、両者の間の抵抗
２ｒｅになる。コンデンサＣ_１の入力信号Ｖｉｎに対す
るインピーダンスは、１／ｊωｃとなり、ローパスフイ
ルタ回路１の利得Ｇｖは、Ｇｖ＝１／（１＋ｊ２ωｃｒ
ｅ）になる。上記エミッタ抵抗ｒｅについて述べたよう
に、抵抗ｒｅは制御信号Ｖｃによって可変されるので、
上記Ｇｖも電流Ｉによって制御される。

また、ローパスフイルタ回路１の遮断周波数は、抵抗ｒ
ｅとコンデンサＣ_１の積によって決定されるので、抵抗
ｒｅが上述のように制御信号Ｖｃによって可変されれ
ば、遮断周波数も制御信号Ｖｃによって決定される。

因みに、抵抗ｒｅは制御信号Ｖｃによってトランジスタ
Ｑ_１，Ｑ_２を流れる電流に反比例する。なお、上記制御
信号Ｖｃは、後述する容量値検出フイルタ回路３，比較
器４等によって得られる。

次に、フイルタ回路の他の例として設けたハイパス回路
２について述べる。

トランジスタＱ₁₁〜Ｑ₁₅はボルテイジフオロワ回路を構
成し、コンデンサＣ_２は上記コンデンサＣ_１と同様に形
成されたものである。この場合もボルテイジフオロワ回
路の抵抗は上記同様に決定され、しかも基準電圧Ｖref
の交流抵抗を無視すれば、上記コンデンサＣ_２の一端は
ｒｅの抵抗を介して接地されることになる。

従って、上記ハイパス回路２は、第２図(B)に示すよう
に微分回路を構成する。そして、ハイパス回路２におい
ても、利得Ｇｖ、遮断周波数は上記同様に決定される。

次に、容量値検出フイルタ回路３（以下において検出回
路という）について述べる。

トランジスタＱ₃₁〜Ｑ₃₅は上記同様にボルテイジフオロ
ワ回路を構成し、コンデンサＣ_３は上記コンデンサ
Ｃ_２，Ｃ_１と同様に形成されたものである。そして、検
出回路３においても、利得Ｇｖや遮断周波数は上記同様
に決定される。

ここで注目すべきは、基準信号Ｖｓが供給されたときの
回路動作である。

すなわち、基準信号Ｖｓが供給されると、上記利得Ｇｖ
に対応した出力信号Ｖｏが得られる。出力信号Ｖｏは、
云うまでもなくコンデンサＣ_３の容量値の誤差分に対応
したものであり、その誤差分はデバイスプロセスが他の
コンデンサＣ_１，Ｃ_２と同一であることから同一誤差分
である、と考えてよい。従って、上記出力信号Ｖｏは上
記ローパス回路１，ハイパス回路２の誤差分とほぼ同一
の誤差分に対応したものになる。出力信号Ｖｏは整流用
のダイオードＤ_１に印加される。なお、コンデンサＣ_Ａ
は平滑用のものであり、出力信号Ｖｏが直流化されて比
較器４の反転入力端子に供給されることになる。

一方、基準信号Ｖｓは、抵抗Ｒ_１，Ｒ_２によって分圧さ
れる。従って、基準信号Ｖｓの電圧レベルに対応した電
圧がダイオードＤ_２に印加されることになる。なお、コ
ンデンサＣｂは平滑用であり、分圧された基準信号Ｖｓ
が直流化されて比較器４の非反転入力端子に供給される
ことになる。

比較器４は両者の電圧差を検出し、電圧差に対応した出
力電圧、換言すれば制御信号Ｖｃを得る。そして、制御
信号Ｖｃはトランジスタ_５，Ｑ₁₅，Ｑ₃₅を介して各ボル
テイジフオロワ回路の抵抗、すなわち上記ｒｅの抵抗値
をコンデンサＣ_３の誤差に対応して制御する。コンデン
サＣ_３の誤差は、上述のようにコンデンサＣ_１，Ｃ_２の
誤差にほぼ等しいことから、コンデンサＣ_１，Ｃ_２の誤
差に対応して遮断周波数を決定する抵抗の抵抗値が調整
されることになり、Ｃ_１・ｒｅあるいはＣ_２・ｒｅで決
定される時定数、すなわちフイルタ回路１，２の遮断周
波数が決定される。

フィルタ回路の遮断周波数の決定についてより詳しく述
べると、次のようになる。

図示の比較器４の出力ＶｃによるトランジスタＱ３５の
制御によって、検出回路３は、基準信号Ｖｓに対する利
得が、直列抵抗Ｒ１、Ｒ２による減衰量Ｒ１／（Ｒ１＋
Ｒ２）と実質的に等しい値になるような遮断周波数特性
を持つように制御されることとなる。すなわち、端子３
からＶｏまでの利得１／（１＋ｊ２ωＳＣ_３ｒｅ）の絶
対値が、Ｒ１／（Ｒ１＋Ｒ２）と等しくされる。ここ
で、ωＳは基準信号Ｖｓの角速度、Ｃ_３はコンデンサＣ
３の容量値、ｒｅはトランジスタＱ３１，Ｑ３２のエミ
ッタ抵抗である。

これにより、トランジスタＱ３１，Ｑ３２の合成エミッ
タ抵抗 又は とされる。ただし、Ａ＝〔（Ｒ１＋Ｒ２）／Ｒ１）−
１〕である。この関係は、明らかに基準の角速度ωｓに
おけるｒｅとＣ_３の積が、かかるコンデンサＣ３の容量
バラツキにかかわらずに、一定値になることを示してい
る。

コンデンサＣ１ないしＣ３は、同時に形成された素子相
互の特性の相対バラツキが小さいという半導体集積回路
の一般的な特徴に従って充分小さい相対バラツキしか持
たない。したがって、例えばコンデンサＣ１の容量値が
ｎ％増加ないし減少したなら、コンデンサＣ３の容量値
もｎ％増加ないし減少する。比較器４から出力される制
御電圧Ｖｃが、トランジスタＱ５，Ｑ１５にも共通に供
給されることにより、トランジスタＱ１，Ｑ２及びＱ１
２，Ｑ１１のエミッタ抵抗は、トランジスタＱ３１，Ｑ
３２のエミッタ抵抗の変化の割合と同じ変化の割合をも
って変化される。その結果、フイルタ回路１の遮断周波
数を決めるトランジスタＱ１，Ｑ２のエミッタ抵抗とコ
ンデンサＣ１との積は、コンデンサＣ１の容量バラツキ
による影響を実質的に受けることなく、所定の値に制御
されることとなる。同様に、フイルタ回路２の遮断周波
数も所定の値に制御される。

なお、以上の説明から明らかなように、コンデンサＣ１
ないしＣ３は、互いに同時に形成され、これによって相
対バラツキが小さくなるものであればよく、それぞれの
容量値の大小は遮断周波数の補正の程度には影響しな
い。このことから、フィルタ回路１、２の遮断周波数
は、それぞれ適当な値に設定できることが明らかであ
る。

以上の回路動作から明らかなように、検出回路３，比較
器４はＩＣ内に形成されたコンデンサＣ_１，Ｃ_２の誤差
を検出するための、言わばダミー回路として動作するも
のであり、出力信号としてえられる制御信号Ｖｃによっ
て各フイルタ回路の遮断周波数の補正がなされる。

従って、ＩＣ内に形成された誤差の大きいコンデンサを
用いてフイルタ回路を構成するにも関わらず、遮断周波
数の設定を正確に行い得る。

〔効果〕

(1) ＩＣ内に複数のコンデンサを形成し、その内の１
のコンデンサの誤差に対応した制御信号によって他のコ
ンデンサと一体になって時定数を決定する抵抗の抵抗値
を制御するように構成することにより、ＩＣ内に形成さ
れるフイルタ回路の遮断周波数を正確に設定する、とい
う効果が得られる。

(2) 上記制御信号は、制御信号を得るための基準信号
を分圧した電圧との比較により得られるので、分圧比の
設定により制御信号のレベル、引いてはフイルタ回路の
基準レベルも任意に設定し得る、という効果が得られ
る。

(3) 上記(1)により、各種のフイルタ回路のＩＣ化が容
易になる、という効果が得られる。

以上に、本発明者によってなされた本発明を実施例にも
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変形可能であることはいうまでもない。

例えば、フイルタ回路１，２の各遮断周波数を異なる周
波数となし、フイルタ回路１の出力信号Ｖｏｕｔをフイ
ルタ回路２の入力信号とし、いわゆるバンドパスフイル
タを構成することができる。

上記遮断周波数の相違は、トランジスタＱ_５，Ｑ₁₅のエ
ミッタ面積を変えることにより行ってよく、ボルテイジ
フオロワ回路の電流経路に抵抗等を設けてもよい。

また、コンデンサＣａ，Ｃｂは、コンデンサＣ_１〜Ｃ_３
とのデバイスプロセスで形成してもよく、更に大容量の
コンデンサにしてもよい。更に可変抵抗回路として電流
帰還のかからない、周波数特性の良い回路を用いても良
い。

〔利用分野〕

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるフイルタ回路に適
用した例について述べたが、それに限定されるものでは
なく、例えばフイルタ回路を必要とするオーデイオ機器
等に広く利用することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すフイルタ回路の全体の
回路図、 第２図(A),(B)は上記フイルタ回路の要部の回路図、 第３図は上記フイルタ回路の回路動作の一例を説明する
周波数特性図を示す。 １……ローパス回路、２……ハイパス回路、３……容量
値検出フイルタ回路、４……比較器、Ｑ_１〜Ｑ₃₅……ト
ランジスタ、Ｃ_１〜Ｃ_３……コンデンサ、Ｒ_１，Ｒ_２…
…抵抗、Ｖｓ……基準信号。

Claims (3)

【特許請求の範囲】
1. 【請求項１】(1) 半導体基板内に形成された第１コン
   デンサと、実質的に抵抗となる第１増幅器とによって構
   成され、制御信号によって上記抵抗が所望の抵抗値に可
   変されるフイルタ回路、 (2) 上記第１コンデンサと同一条件で形成された第２
   コンデンサ及び実質的に抵抗となる第２増幅器とで構成
   され、制御信号によって上記抵抗が可変されるととも
   に、基準信号の供給により上記第２コンデンサの容量値
   に応答した出力信号を得る容量値検出フイルタ回路、 (3) 上記容量値検出フイルタ回路の出力信号と上記基
   準信号とのレベル差を検出して上記フイルタ回路及び上
   記容量検出フイルタ回路の上記抵抗値を所望の抵抗値に
   可変するための上記制御信号を発生する比較器とを備え
   てなることを特徴とするフイルタ回路。
2. 【請求項２】上記第１コンデンサ及び第２コンデンサ
   は、ＭＯＳ容量素子により構成されるものであることを
   特徴とする特許請求の範囲第１項記載のフイルタ回路。
3. 【請求項３】上記フイルタ回路は、ローパスフイルタ回
   路とハイパスフイルタ回路とを含む複数のフイルタ回路
   における抵抗として作用する増幅器が上記比較器により
   発生された共通の制御信号により所望の抵抗値に可変さ
   せるよう制御されるものであることを特徴とする特許請
   求の範囲第１項又は第２項記載のフイルタ回路。