Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH06284018A - Viterbi decoding method and error correcting and decoding device - Google Patents
[go: Go Back, main page]

JPH06284018A - Viterbi decoding method and error correcting and decoding device - Google Patents

Viterbi decoding method and error correcting and decoding device

Info

Publication number
JPH06284018A
JPH06284018A JP5067061A JP6706193A JPH06284018A JP H06284018 A JPH06284018 A JP H06284018A JP 5067061 A JP5067061 A JP 5067061A JP 6706193 A JP6706193 A JP 6706193A JP H06284018 A JPH06284018 A JP H06284018A
Authority
JP
Japan
Prior art keywords
path
likelihood
decoding
candidate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5067061A
Other languages
Japanese (ja)
Inventor
Kazuyuki Miya
和 行 宮
Maki Hayashi
真 樹 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5067061A priority Critical patent/JPH06284018A/en
Publication of JPH06284018A publication Critical patent/JPH06284018A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【目的】 各状態毎に尤度の高い複数の生き残りパスを
保存して、トレースバックを複数回行なうことにより、
正しく復号される可能性を高める。 【構成】 送信側の誤り訂正符号化装置において、誤り
検出符号化回路3で誤り検出符号を付加し、誤り訂正符
号化回路4で畳み込み符号化して送信する。受信側の誤
り訂正復号化装置において、メトリック計算回路5でパ
スのメトリック(尤度)が計算され、最も尤度の高いパ
スおよびそのパスとの尤度差が予め設定されたしきい値
以下のパスをパス記憶回路6に記憶し、トレースバック
回路7で復号し、誤り検出回路8により誤りが検出され
た候補を除いて、復号候補を候補記憶回路9に記憶し、
復号データ決定回路10により最も有力な候補を判定
し、復号データを決定する。
(57) [Summary] [Purpose] By saving multiple survivor paths with high likelihood for each state and performing traceback multiple times,
Increase the chance of being decoded correctly. In an error correction coding apparatus on the transmission side, an error detection coding circuit 3 adds an error detection code, and an error correction coding circuit 4 performs convolutional coding and transmits. In the error correction decoding device on the receiving side, the metric (likelihood) of the path is calculated by the metric calculation circuit 5, and the path having the highest likelihood and the likelihood difference with the path are equal to or less than a preset threshold value. The path is stored in the path storage circuit 6, is decoded by the traceback circuit 7, and the decoding candidate is stored in the candidate storage circuit 9 except for the candidate in which the error is detected by the error detection circuit 8.
The decoded data determination circuit 10 determines the most powerful candidate and determines the decoded data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ディジタル自動車・携
帯電話等のデータ伝送に使用する誤り訂正符復号の一種
であるビタビ復号方法およびこれを用いた誤り訂正復号
化装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Viterbi decoding method which is a kind of error correction code decoding used for data transmission in digital automobiles, mobile phones and the like, and an error correction decoding apparatus using the method.

【0002】[0002]

【従来の技術】ビタビ復号とは、畳み込み符号の復号方
法の一つである。以下、このビタビ復号を、図3で示さ
れるような従来の畳み込み符号器で生成される拘束長K
=3,符号化率R=1/2の畳み込み符号Cを例にして
説明する。
2. Description of the Related Art Viterbi decoding is one of decoding methods for convolutional codes. Hereinafter, this Viterbi decoding is performed with the constraint length K generated by the conventional convolutional encoder as shown in FIG.
= 3 and the coding rate R = 1/2, the convolutional code C will be described as an example.

【0003】図3に示したシフトレジスタF0 ,F1
状態によって符号器の状態Sは次の4つの状態、すなわ
ち、 S0 =(0,0),S1 =(1,0),S2 =(0,
1),S3 =(1,1)…(1) のいずれかの状態をとる。
According to the states of the shift registers F 0 and F 1 shown in FIG. 3, the state S of the encoder is the following four states: S 0 = (0,0), S 1 = (1,0), S 2 = (0,
1), S 3 = (1, 1) ... (1).

【0004】最初にS0 にあった符号器を時々刻々、す
なわち情報信号が入力される度に各状態を遷移していく
模様を表現したものがトレリス線図である。符号Cのト
レリス線図を図4に示す。なお、ここでは入力情報信号
系列長はJ−K+1であり、さらにK−1個の0が続く
ものとする。
The trellis diagram is a representation of the state in which the encoder that was initially in S 0 changes every moment, that is, every time an information signal is input, the state transits. The trellis diagram of the code C is shown in FIG. It is assumed here that the input information signal sequence length is J−K + 1 and K−1 0s follow.

【0005】トレリス線図の枝状の部分をブランチ、2
個以上のブランチの連なりを部分パスと称する。図4に
示したトレリス線図において、点線のブランチは入力信
号が0であることを示し、実線は入力信号が1であるこ
とを示すものとする。さらにブランチ部分に符号器の出
力a,b,c,dを示す。ただし、 a=(0,0),b=(1,0),c=(0,1),d
=(1,1)…(2) とし、左側の成分がCi (1) を、また右側の成分がCi
(2) 表わすものとする。
The branch-like portion of the trellis diagram is a branch, 2
A chain of more than one branch is called a partial path. In the trellis diagram shown in FIG. 4, the dotted line branch indicates that the input signal is 0, and the solid line indicates that the input signal is 1. Furthermore, the outputs a, b, c, d of the encoder are shown in the branch part. However, a = (0,0), b = (1,0), c = (0,1), d
= (1,1) ... (2), the left component is C i (1) , and the right component is C i
(2) It shall be represented.

【0006】時刻t=t0 における状態S0 (t=
0 )からt=tj における状態S0 (t=tj )に至
るブランチの連なりをパスという。このパスは畳み込み
符号Cの符号語に対するパスである。部分パスとの混同
を避ける必要がある場合には、符号語パスと呼ぶことに
する。
[0006] The time t = state at t 0 S 0 (t =
t 0) from t = state at t j S 0 (t = t j) a series of branches that path to the. This path is for the codeword of the convolutional code C. When it is necessary to avoid confusion with a partial path, it will be called a codeword path.

【0007】図5に符号Cのトレリス線図における部分
パスを示す。この部分パスに対応する符号語の部分集合
を便宜上、 CS 1 =(00 00 11),CS 2 =(11 10
00) …(3) とする。ビタビ復号ではパスCS 1 とパスCS 2 の尤度
を比較して、例えばCS 1 の尤度の方がパスCS 2 の尤
度よりも低くなければCS 2 を棄却する。これにより、
パスCS 2 を部分パスとして含むすべての符号語パスが
送信符号語の候補から棄却されたことになる。CS 1
ように棄却されずに残った部分パスを生き残りパスとい
う。
FIG. 5 is a part of the trellis diagram of the code C.
Indicates a path. The subset of codewords that correspond to this partial path
For convenience,S 1= (00 00 11), CS 2= (11 10
 00) (3). Pass C for Viterbi decodingS 1And pass CS 2Likelihood of
And compare, for example, CS 1The likelihood of is path CS 2Likelihood of
C if not lower thanS 2Reject. This allows
Path CS 2All codeword paths that include as a partial path
This means that the transmission codeword candidate was rejected. CS 1of
The partial path that remains without being rejected is called the surviving path.
U

【0008】図4のトレリス線図を見ると、各状態には
図5に示したような分岐状態を同一とする2本の部分パ
スが存在することがわかる。また、符号語の両端の状態
を除いた定常状態においは、各時刻において常に2K-1
個の生き残りパスが存在することがわかる。時刻t
J-K+2 以降は生き残りパスは1/2ずつ減少し、時刻t
jにおいてはただ1個の生き残りパスとなる。そしてこ
の生き残りパスが、トレースバックにより送信符号語と
して復号される。
It can be seen from the trellis diagram of FIG. 4 that each state has two partial paths having the same branch state as shown in FIG. Also, in the steady state excluding the states at both ends of the codeword, it is always 2 K-1 at each time.
It can be seen that there are individual survival paths. Time t
After J-K + 2, the surviving paths decrease by 1/2 at time t
At j , there is only one survivor pass. Then, this surviving path is decoded as a transmission codeword by traceback.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来の方法では、尤度に差がない場合にも一方の部分パス
のみを生き残りパスとし、他方を棄却してしまうため、
生き残り符号語パスが正しい復号語にはならない可能性
が高くなるという問題点があった。例えば符号語Cの例
では、各時刻で各状態に再合流する部分パスは2本だけ
なので、尤度に差がある確率が高いが、再合流する部分
パスがもっと多く存在する符号の場合、尤度に差がない
確率も高くなる。
However, in the above-mentioned conventional method, only one partial path is set as the surviving path and the other is rejected even when there is no difference in likelihood.
There is a problem that the surviving codeword path may not be the correct decoded word. For example, in the case of the codeword C, since there are only two partial paths that rejoin each state at each time, there is a high probability that there is a difference in likelihood, but in the case of a code in which there are more partial paths that rejoin, The probability that there is no difference in likelihood also increases.

【0010】本発明は、このような従来の問題点を解決
するものであり、誤り訂正復号化能力の高いビタビ復号
方法および誤り訂正復号化装置を提供することを目的と
するものである。
SUMMARY OF THE INVENTION The present invention is intended to solve such conventional problems, and an object thereof is to provide a Viterbi decoding method and an error correction decoding apparatus having high error correction decoding capability.

【0011】[0011]

【課題を解決するための手段】本発明は、上記目的を達
成するために、ACS(Add Compare Select )演
算において、各時刻各状態で生き残りパスを選択する際
に、最も尤度の高いパスを一つだけ選択して記憶するの
ではなく、最も尤度の高いパスおよびそのパスとの尤度
差があらかじめ設定したしきい値以下のパスをも合わせ
て記憶して複数回のトレースバックを行ない、その結果
得られる複数の復号候補の中から有力な候補を選択して
復号データとするようにしたものである。
In order to achieve the above object, the present invention uses an ACS (Add Compare Select) operation to select a path having the highest likelihood when selecting a surviving path at each state at each time. Rather than selecting and storing only one, the path with the highest likelihood and the path whose likelihood difference with that path is less than or equal to a preset threshold value are also stored and traceback is performed multiple times. , The influential candidate is selected from a plurality of decoding candidates obtained as a result and is used as the decoded data.

【0012】[0012]

【作用】したがって、本発明によれば、尤度差がないか
または僅差である場合に、従来は棄却されていたパスを
残すことにより、より優れた誤り訂正符復号を行なうこ
とができる。
Therefore, according to the present invention, when there is no difference in likelihood or there is a small difference, it is possible to perform more excellent error correction code decoding by leaving the path that was conventionally rejected.

【0013】[0013]

【実施例】図1は本発明の一実施例における誤り訂正符
号化復号化装置を示す。図1において、1は誤り訂正符
号化装置、2は誤り訂正復号化装置である。3は誤り検
出符号化回路、4は誤り訂正符号化回路、5はメトリッ
ク計算回路、6はパス記憶回路、7はトレースバック回
路、8は誤り検出回路、9は復号候補記憶回路、10は
復号データ決定回路である。
1 shows an error correction coding / decoding apparatus according to an embodiment of the present invention. In FIG. 1, 1 is an error correction coding apparatus and 2 is an error correction decoding apparatus. 3 is an error detection coding circuit, 4 is an error correction coding circuit, 5 is a metric calculation circuit, 6 is a path storage circuit, 7 is a traceback circuit, 8 is an error detection circuit, 9 is a decoding candidate storage circuit, and 10 is decoding. It is a data decision circuit.

【0014】まず、誤り訂正符号化装置1では、誤り検
出符号化回路3において、情報データにCRC(Cycli
c Redundancy Check)符号等の誤り検出符号を付加す
る。次に誤り訂正符号化回路4において畳み込み符号化
され、送信される。
First, in the error correction coding apparatus 1, in the error detection coding circuit 3, a CRC (Cycli) is added to the information data.
c) An error detection code such as a Redundancy Check code is added. Next, the error correction coding circuit 4 performs convolutional coding and transmits.

【0015】誤り訂正復号化装置2では、受信データ列
からメトリック計算回路5において、各部分パスのメト
リック(尤度)を計算する。次に、パス記憶回路6にお
いて、各時刻の各状態に遷移する複数のパスのメトリッ
クを比較して、メトリックの最も高いパスとそのパスと
のメトリックの差があらかじめ設定されたしきい値より
も小さいパスを選択して記憶する。
In the error correction decoding device 2, the metric (likelihood) of each partial path is calculated from the received data string in the metric calculation circuit 5. Next, in the path storage circuit 6, the metrics of a plurality of paths transiting to each state at each time are compared, and the difference between the metric having the highest metric and the metric is higher than a preset threshold value. Select and store a small path.

【0016】これにより、本発明では、従来のビタビ復
号方法のように生き残りパスがただ1個となるとは限ら
ず、図5に示すように一般には複数個のパスが生き残
る。この場合、 S0−(ア) −S1−(イ) −S0−(エ)−S0−(カ)−S1−(ケ)−S0 S0−(ア)−S1−(イ)−S0−(エ)−S0−(キ)−S1−(ケ)−S0 S0−(ア)−S1−(イ)−S0−(オ)−S1−(ク)−S1−(ケ)−S0 S0−(ア)−S1−(ウ)−S0−(エ)−S0−(カ)−S1−(ケ)−S0 S0−(ア)−S1−(ウ)−S0−(エ)−S0−(キ)−S1−(ケ)−S0 S0−(ア)−S1−(ウ)−S0−(オ)−S1−(ク)−S1−(ケ)−S0 …(4) の6個のパスが生き残っている。
As a result, according to the present invention, the number of surviving paths is not limited to one as in the conventional Viterbi decoding method, and generally a plurality of paths survive as shown in FIG. In this case, S 0 - (A) -S 1 - (i) -S 0 - (d) -S 0 - (mosquito) -S 1 - (Ke) -S 0 S 0 - (A) -S 1 - (b) -S 0 - (d) -S 0 - (key) -S 1 - (Ke) -S 0 S 0 - (A) -S 1 - (i) -S 0 - (O) -S 1 - (viii) -S 1 - (Ke) -S 0 S 0 - (A) -S 1 - (c) -S 0 - (d) -S 0 - (mosquito) -S 1 - (Ke) -S 0 S 0- (A) -S 1- (C) -S 0- (D) -S 0- (K) -S 1- (K) -S 0 S 0- (A) -S 1- (C ) -S 0- (e) -S 1- (h) -S 1- (ke) -S 0 ... (4) 6 paths survive.

【0017】そして、トレースバック回路7において、
これら複数のパスをトレースバックして複数の復号候補
を得る。次に、誤り検出回路8において、誤り検出符号
化回路3で付加した誤り訂正符号をもとに復号候補の誤
り検出を行ない、誤りが検出されなかった候補を復号候
補記憶回路9に記憶する。そして、復号データ決定回路
10において、最も有力な候補を選択して、これを復号
データとする。
Then, in the traceback circuit 7,
These multiple paths are traced back to obtain multiple decoding candidates. Next, the error detection circuit 8 detects the error of the decoding candidate based on the error correction code added by the error detection coding circuit 3, and stores the candidate in which no error is detected in the decoding candidate storage circuit 9. Then, the decoded data determination circuit 10 selects the most powerful candidate and sets it as the decoded data.

【0018】図2は復号データ決定回路10の構成を示
す。(a)は尤度比較型であり、(b)は再符号化信号
比較型である。
FIG. 2 shows the configuration of the decoded data determination circuit 10. (A) is a likelihood comparison type, and (b) is a re-encoded signal comparison type.

【0019】図2(a)において、復号データ決定回路
10Aでは、候補比較選択回路11において、図1の復
号候補記憶回路9に記憶された復号候補の中から最も尤
度が高い候補を選択して復号データとする。
In FIG. 2A, in the decoded data determination circuit 10A, the candidate comparison / selection circuit 11 selects the candidate with the highest likelihood from the decoding candidates stored in the decoding candidate storage circuit 9 in FIG. To be decrypted data.

【0020】図2(b)において、復号データ決定回路
10Bでは、図1の復号候補記憶回路9に記憶された復
号候補を再符号化回路12で再度符号化する。式(5)
で表わされる値Mを導入して、信頼度演算回路13にお
いて、再符号化した信号と受信信号(2値化した値)と
を比較し、異なる場合の受信信号の信頼度の総和を求め
る。この値Mが最も小さくなる候補を候補比較選択回路
14により選択して、復号データとする。
In FIG. 2B, in the decoded data decision circuit 10B, the decoding candidates stored in the decoding candidate storage circuit 9 of FIG. 1 are re-encoded by the re-encoding circuit 12. Formula (5)
Introducing a value M represented by, the reliability calculation circuit 13 compares the re-encoded signal with the received signal (binarized value) and obtains the sum of the reliability of the received signals when they are different. The candidate having the smallest value M is selected by the candidate comparison / selection circuit 14 to be the decoded data.

【数1】 ただし、 xi :復号した候補を再度符号化した信号の第iビット yi :実際の受信点を2値判定した信号の第iビット γi :受信信号の信頼度(受信信号のエンベロープ情報
など)
[Equation 1] Here, x i : i-th bit of the signal obtained by re-encoding the decoded candidate y i : i-th bit of the signal obtained by binary judgment of the actual reception point γ i : reliability of the reception signal (envelope information of the reception signal, etc. )

【0021】なお、上記実施例において、あらかじめ設
定するしきい値の代わりに、受信状態または直前までの
復号結果により変動するしきい値を用いてもよい。
In the above embodiment, instead of the preset threshold value, a threshold value that varies depending on the reception state or the decoding result up to immediately before may be used.

【0022】また、しきい値以下のすべてのパスを記憶
するかわりに、あらかじめ設定した本数まで記憶しても
よい。
Further, instead of storing all the paths equal to or less than the threshold value, a preset number may be stored.

【0023】さらに、あらかじめ設定するしきい値以下
のすべてのパスについてトレースバックする代わりに、
設定するしきい値を多段階として、尤度差の大小により
トレースバックするパスを制限するようにしてもよい。
Further, instead of tracing back all paths below a preset threshold value,
It is also possible to set the threshold to be set in multiple stages and limit the path to be traced back according to the magnitude of the likelihood difference.

【0024】[0024]

【発明の効果】本発明は、上記実施例から明らかなよう
に、ビタビ復号において複数のパスを生き残りとし、誤
り検出などにより復号データを決定することで、誤り訂
正復号化能力を高めることができるという効果を有す
る。
As is apparent from the above-described embodiment, the present invention can improve the error correction decoding capability by surviving a plurality of paths in Viterbi decoding and determining decoded data by error detection or the like. Has the effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における誤り訂正符号化復号
化装置のブロック図
FIG. 1 is a block diagram of an error correction coding / decoding device according to an embodiment of the present invention.

【図2】(a)本発明の一実施例における尤度比較型の
復号データ決定回路の一例を示すブロック図 (b)本発明の一実施例における再符号化信号比較型の
復号データ決定回路の一例を示すブロック図
FIG. 2A is a block diagram showing an example of a likelihood comparison type decoded data determination circuit in one embodiment of the present invention. FIG. 2B is a re-encoded signal comparison type decoded data determination circuit in one embodiment of the present invention. Block diagram showing an example

【図3】従来例における誤り訂正符号化回路の一例を示
すブロック図
FIG. 3 is a block diagram showing an example of an error correction coding circuit in a conventional example.

【図4】従来例における符号器状態遷移の一例を示すト
レリス線図
FIG. 4 is a trellis diagram showing an example of encoder state transition in a conventional example.

【図5】従来例における再合流する2本の部分パスの一
例を示す部分トレリス線図
FIG. 5 is a partial trellis diagram showing an example of two rejoining partial paths in a conventional example.

【図6】本実施例における複数の生き残りパスの一例を
示す模式図
FIG. 6 is a schematic diagram showing an example of a plurality of survivor paths in the present embodiment.

【符号の説明】[Explanation of symbols]

1 誤り訂正符号化装置 2 誤り訂正復号化装置 3 誤り検出符号化回路 4 誤り訂正符号化回路 5 メトリック計算回路 6 パス記憶回路 7 トレースバック回路 8 誤り検出回路 9 復号候補記憶回路 10、10A、10B 復号データ決定回路 11 候補比較選択回路 12 再符号化回路 13 信頼度演算回路 14 候補比較選択回路 1 Error Correction Encoding Device 2 Error Correction Decoding Device 3 Error Detection Encoding Circuit 4 Error Correction Encoding Circuit 5 Metric Calculation Circuit 6 Path Storage Circuit 7 Traceback Circuit 8 Error Detection Circuit 9 Decoding Candidate Storage Circuit 10, 10A, 10B Decoded data determination circuit 11 Candidate comparison / selection circuit 12 Re-encoding circuit 13 Reliability calculation circuit 14 Candidate comparison / selection circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 畳み込み符号のビタビ復号において、最
も尤度の高いパスを一つだけ選択して記憶するのではな
く、最も尤度の高いパスおよびそのパスと尤度の差があ
らかじめ設定したしきい値以下のパスも合わせて記憶し
ておき、トレースバックにより復号データを求める際
に、これら複数のパスについてそれぞれトレースバック
を行ない、得られた複数の復号候補について誤り検出符
号により誤り検出を行ない、誤りが検出されなかった候
補の中で最も尤度の高い候補を復号データとすることを
特徴とするビタビ復号方法。
1. In Viterbi decoding of a convolutional code, only one path having the highest likelihood is selected and stored, and the path having the highest likelihood and the difference between the path and the likelihood are preset. The paths below the threshold value are also stored together, and when the decoded data is obtained by the traceback, the traceback is performed for each of these multiple paths and the error detection code is performed for the obtained multiple decoding candidates. , A Viterbi decoding method characterized in that a candidate having the highest likelihood among candidates in which no error is detected is used as decoded data.
【請求項2】 誤り検出されなかった候補の中で最も尤
度の高い候補を復号データとする代わりに、これら誤り
検出されなかった候補について、復号した候補を再度符
号化した信号と受信信号を2値判定した信号とを比較
し、両者が異なるビットに対応する受信信号のエンベロ
ープの総和を求め、この値が最も小さい候補を復号デー
タとすることを特徴とする請求項1記載のビタビ復号方
法。
2. Instead of using the candidate having the highest likelihood among the candidates in which no error has been detected as decoded data, a signal obtained by re-encoding the decoded candidate and a received signal are selected for these candidates in which no error has been detected. 2. The Viterbi decoding method according to claim 1, wherein the sum of envelopes of received signals corresponding to bits different from each other is calculated by comparing the binary-determined signal, and a candidate having the smallest value is used as decoded data. .
【請求項3】 あらかじめ設定するしきい値の代わり
に、受信状態または直前までの復号結果により変動する
しきい値とすることを特徴とする請求項1または2記載
のビタビ復号方法。
3. The Viterbi decoding method according to claim 1, wherein instead of the preset threshold value, a threshold value that varies depending on a reception state or a decoding result up to immediately before is used.
【請求項4】 あらかじめ設定するしきい値以下のすべ
てのパスについてトレースバックする代わりに、設定す
るしきい値を多段階として、尤度差の大小によりトレー
スバックするパスを制御することを特徴とする請求項1
または請求項2記載のビタビ復号方法。
4. The method is characterized in that instead of tracing back all paths that are less than or equal to a preset threshold value, the threshold value to be set is set in multiple steps and the traceback path is controlled according to the magnitude of the likelihood difference. Claim 1
Alternatively, the Viterbi decoding method according to claim 2.
【請求項5】 受信データ列からトレリス線図における
部分パスの尤度を計算する尤度計算手段と、各時刻に各
状態に遷移する複数のパスの尤度を比較して尤度の最も
高いパスとそのパスとの尤度差があらかじめ設定された
しきい値よりも小さいパスを選択して記憶するパス記憶
手段と、選択された複数のパスをトレースバックして複
数の復号候補を得るトレースバック手段と、復号候補の
誤り検出を送信側の誤り検出符号化回路で付加した誤り
訂正符号をもとに行なう誤り検出手段と、誤りが検出さ
れなかった復号候補を記憶する復号候補記憶手段と、記
憶された復号候補の中から最も有力な候補を選択して復
号データとする復号データ決定手段とを備えた誤り訂正
復号化装置。
5. The maximum likelihood is calculated by comparing the likelihood of a partial path in the trellis diagram from the received data string with a likelihood of a plurality of paths transiting to each state at each time. Path storage means for selecting and storing a path having a likelihood difference between the path and a path smaller than a preset threshold, and tracing for tracing back the selected paths to obtain a plurality of decoding candidates Back means, error detection means for performing error detection of decoding candidates based on the error correction code added by the error detection coding circuit on the transmission side, and decoding candidate storage means for storing decoding candidates in which no error is detected. An error correction decoding apparatus comprising: a decoding data determining unit that selects the most powerful candidate from the stored decoding candidates and sets it as decoded data.
JP5067061A 1993-03-25 1993-03-25 Viterbi decoding method and error correcting and decoding device Pending JPH06284018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5067061A JPH06284018A (en) 1993-03-25 1993-03-25 Viterbi decoding method and error correcting and decoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5067061A JPH06284018A (en) 1993-03-25 1993-03-25 Viterbi decoding method and error correcting and decoding device

Publications (1)

Publication Number Publication Date
JPH06284018A true JPH06284018A (en) 1994-10-07

Family

ID=13333959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5067061A Pending JPH06284018A (en) 1993-03-25 1993-03-25 Viterbi decoding method and error correcting and decoding device

Country Status (1)

Country Link
JP (1) JPH06284018A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660534A3 (en) * 1993-12-22 1996-07-24 At & T Corp Error correction systems with modified viterbi decoding.
WO1998039848A1 (en) * 1997-03-04 1998-09-11 Mitsubishi Denki Kabushiki Kaisha Serial estimating method
AU705414B2 (en) * 1997-03-04 1999-05-20 Mitsubishi Denki Kabushiki Kaisha Method of sequence estimation
US6061823A (en) * 1997-04-23 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Error correcting/decoding apparatus and error correcting/decoding method
WO2003077426A1 (en) * 2002-03-12 2003-09-18 Matsushita Electric Industrial Co., Ltd. Bit liklihood calculation method and demodulation device
US6873665B2 (en) 1997-11-04 2005-03-29 Hitachi, Ltd. Digital magnetic recording/reproducing apparatus
US6990627B2 (en) 2001-02-27 2006-01-24 Matsushita Electric Industrial Co., Ltd. Digital radio communication system for communicating M-ary modulated error detection units
JP2009246490A (en) * 2008-03-28 2009-10-22 Kyocera Corp Reception device and viterbi decoding method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660534A3 (en) * 1993-12-22 1996-07-24 At & T Corp Error correction systems with modified viterbi decoding.
WO1998039848A1 (en) * 1997-03-04 1998-09-11 Mitsubishi Denki Kabushiki Kaisha Serial estimating method
AU705414B2 (en) * 1997-03-04 1999-05-20 Mitsubishi Denki Kabushiki Kaisha Method of sequence estimation
US6314387B1 (en) 1997-03-04 2001-11-06 Mitsubishi Denki Kabushiki Method of sequence estimation
US6061823A (en) * 1997-04-23 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Error correcting/decoding apparatus and error correcting/decoding method
US6873665B2 (en) 1997-11-04 2005-03-29 Hitachi, Ltd. Digital magnetic recording/reproducing apparatus
US6990627B2 (en) 2001-02-27 2006-01-24 Matsushita Electric Industrial Co., Ltd. Digital radio communication system for communicating M-ary modulated error detection units
WO2003077426A1 (en) * 2002-03-12 2003-09-18 Matsushita Electric Industrial Co., Ltd. Bit liklihood calculation method and demodulation device
JP2009246490A (en) * 2008-03-28 2009-10-22 Kyocera Corp Reception device and viterbi decoding method

Similar Documents

Publication Publication Date Title
JP4701343B2 (en) Trellis based receiver
US5537444A (en) Extended list output and soft symbol output viterbi algorithms
US6148431A (en) Add compare select circuit and method implementing a viterbi algorithm
US8370730B2 (en) Soft output viterbi detector with error event output
US20070220409A1 (en) Symbol-level soft output viterbi algorithm (sova) and a simplification on sova
JPH0388517A (en) Extensive vitelvi decoding algorithm
US7480852B2 (en) Method and system for improving decoding efficiency in wireless receivers
US6711711B2 (en) Error correctible channel coding method
JPH0316046B2 (en)
JP5438150B2 (en) Apparatus and method for decoding in a communication system
CN1224545A (en) Method for Decoding Data Signals Using Fixed-Length Decision Window
JPH06284018A (en) Viterbi decoding method and error correcting and decoding device
JPH06334697A (en) Error detection method
JPH09232971A (en) Viterbi decoding method and viterbi decoding circuit
KR100387089B1 (en) Viterbi decoder with reduced number of bits in branch metric calculation processing
US20070201586A1 (en) Multi-rate viterbi decoder
US8181098B2 (en) Error correcting Viterbi decoder
WO1995001008A1 (en) Bit error counting method and counter
WO1997013327A1 (en) Viterbi co-processor and method of operation therefor
JP2008118327A (en) Viterbi decoding method
JP3979266B2 (en) Blind rate detection device, decoding device, communication device, blind rate detection method and decoding method
JP2591332B2 (en) Error correction decoding device
KR100324066B1 (en) Viterbi decoder
JP3235333B2 (en) Viterbi decoding method and Viterbi decoding device
JP3229047B2 (en) Viterbi decoder