JPH0630410B2 - 信号処理回路装置 - Google Patents
信号処理回路装置Info
- Publication number
- JPH0630410B2 JPH0630410B2 JP59099214A JP9921484A JPH0630410B2 JP H0630410 B2 JPH0630410 B2 JP H0630410B2 JP 59099214 A JP59099214 A JP 59099214A JP 9921484 A JP9921484 A JP 9921484A JP H0630410 B2 JPH0630410 B2 JP H0630410B2
- Authority
- JP
- Japan
- Prior art keywords
- attenuator
- signal
- output
- transistor
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、テレビジョン受像機等の信号処理回路に関
し、特にその音声ＦＭ検波器と減衰器の間の接続を改良
し、少ない素子と端子数で、音声直接出力端子をもった
音声回路を構成できるようにした信号処理回路装置に関
する。
し、特にその音声ＦＭ検波器と減衰器の間の接続を改良
し、少ない素子と端子数で、音声直接出力端子をもった
音声回路を構成できるようにした信号処理回路装置に関
する。
従来、この主の信号処理回路装置例えば集積回路として
の信号処理回路装置として第１図及び第２図に示すもの
があった。第１図において、１はＦＭ音声信号を検波す
るＦＭ検波器、ＲＬは負荷抵抗、ＤＯは音声直接出力端
子、Ｃは外付けコンデンサ、ＡＩは減衰器入力端子、Ｒ
１，Ｒ２は抵抗、Ｄ１はダイオード、２は減衰器であ
り、該減衰器２において、Ｑ１，Ｑ２、Ｑ３はトランジ
スタ、Ｒ３は抵抗、Ｖ１は参照電圧源（定電圧源）、Ｚ
は出力手段、Ｏは出力端子、Ｖｃｃ電源端子、ＧＮＤは
接地端子、ＶＣは音量制御端子、Ｖｃは音量調整用の制
御電源（可変直流電圧源）である。また第２図におい
て、Ｄ２はダイオード、Ｑ４はトランジスタである。な
お音声直接出力端子ＤＯはＦＭ検波器１の出力を直接外
部に出力するためのもので、テレビジョン音声の録音等
に利用される。また、図示から明らかな如く、第１図に
示したものにおいて、実線の枠にて囲まれた中にあるＦ
Ｍ検波器１、減衰器２、負荷抵抗ＲＬ、抵抗Ｒ１、Ｒ２
及びダイオードＤ１は、例えば、集積回路として形成さ
れているものであり、第２図に示したものにおいて、実
線の枠にて囲まれた中にあるＦＭ検波器１、減衰器２、
負荷抵抗ＲＬ、抵抗Ｒ２、ダイオードＤ１、Ｄ２及びト
ランジスタＱ４は、例えば、集積回路として形成されて
いるものである。
の信号処理回路装置として第１図及び第２図に示すもの
があった。第１図において、１はＦＭ音声信号を検波す
るＦＭ検波器、ＲＬは負荷抵抗、ＤＯは音声直接出力端
子、Ｃは外付けコンデンサ、ＡＩは減衰器入力端子、Ｒ
１，Ｒ２は抵抗、Ｄ１はダイオード、２は減衰器であ
り、該減衰器２において、Ｑ１，Ｑ２、Ｑ３はトランジ
スタ、Ｒ３は抵抗、Ｖ１は参照電圧源（定電圧源）、Ｚ
は出力手段、Ｏは出力端子、Ｖｃｃ電源端子、ＧＮＤは
接地端子、ＶＣは音量制御端子、Ｖｃは音量調整用の制
御電源（可変直流電圧源）である。また第２図におい
て、Ｄ２はダイオード、Ｑ４はトランジスタである。な
お音声直接出力端子ＤＯはＦＭ検波器１の出力を直接外
部に出力するためのもので、テレビジョン音声の録音等
に利用される。また、図示から明らかな如く、第１図に
示したものにおいて、実線の枠にて囲まれた中にあるＦ
Ｍ検波器１、減衰器２、負荷抵抗ＲＬ、抵抗Ｒ１、Ｒ２
及びダイオードＤ１は、例えば、集積回路として形成さ
れているものであり、第２図に示したものにおいて、実
線の枠にて囲まれた中にあるＦＭ検波器１、減衰器２、
負荷抵抗ＲＬ、抵抗Ｒ２、ダイオードＤ１、Ｄ２及びト
ランジスタＱ４は、例えば、集積回路として形成されて
いるものである。
次に第１図の回路動作について説明する。ＦＭ検波器１
の検波動作により負荷抵抗ＲＬより電流がひき込まれ、
該負荷抵抗ＲＬの両端に音声信号が発生する。この音声
信号は音声直接出力端子ＤＯ，外付けコンデンサＣ，減
衰器入力端子ＡＩを介して抵抗Ｒ１，ダイオードＤ１の
接続点に入力され、この音声信号は該抵抗Ｒ１，Ｒ２及
びダイオードＤ１により直接電流に重畳されて減衰器２
に入力される。
の検波動作により負荷抵抗ＲＬより電流がひき込まれ、
該負荷抵抗ＲＬの両端に音声信号が発生する。この音声
信号は音声直接出力端子ＤＯ，外付けコンデンサＣ，減
衰器入力端子ＡＩを介して抵抗Ｒ１，ダイオードＤ１の
接続点に入力され、この音声信号は該抵抗Ｒ１，Ｒ２及
びダイオードＤ１により直接電流に重畳されて減衰器２
に入力される。
減衰器２のトランジスタＱ３のコレクタ電流は上記端子
ＡＩより入力された音声信号に応じて変化し、該電流が
トランジスタＱ１，Ｑ２に両トランジスタＱ１，Ｑ２の
ベース電圧に応じて分配される。ここで出力端子Ｏのボ
リウムを上げたい時は制御電源Ｖｃ電圧を参照電圧Ｖ１
よりも大きくすればよく、逆にボリウムを下げたい時は
制御電源Ｖｃ電圧を参照電源Ｖ１よりも小さくすればよ
い。
ＡＩより入力された音声信号に応じて変化し、該電流が
トランジスタＱ１，Ｑ２に両トランジスタＱ１，Ｑ２の
ベース電圧に応じて分配される。ここで出力端子Ｏのボ
リウムを上げたい時は制御電源Ｖｃ電圧を参照電圧Ｖ１
よりも大きくすればよく、逆にボリウムを下げたい時は
制御電源Ｖｃ電圧を参照電源Ｖ１よりも小さくすればよ
い。
次に第２図の回路動作について説明する。第１図同様、
ＦＭ検波器１の検波動作によりダイオードＤ２より電流
がひき込まれ、その両端に音声信号が発生する。この音
声信号はダイオードＤ２とトランジスタＱ４によりカレ
ントミラーにより負荷抵抗ＲＬ，ダイオードＤ１，抵抗
Ｒ２を流れ、該抵抗ＲＬ，Ｒ２およびダイオードＤ１に
よりＤＣバイアスされて音声直接出力端子ＤＯより出力
されるとともにダイオードＤ１とトランジスタＱ３とか
らなるカレントミラーにより減衰器２に入力される。
ＦＭ検波器１の検波動作によりダイオードＤ２より電流
がひき込まれ、その両端に音声信号が発生する。この音
声信号はダイオードＤ２とトランジスタＱ４によりカレ
ントミラーにより負荷抵抗ＲＬ，ダイオードＤ１，抵抗
Ｒ２を流れ、該抵抗ＲＬ，Ｒ２およびダイオードＤ１に
よりＤＣバイアスされて音声直接出力端子ＤＯより出力
されるとともにダイオードＤ１とトランジスタＱ３とか
らなるカレントミラーにより減衰器２に入力される。
従来の信号処理回路装置は以上のように構成されてお
り、第１図の従来例ではＦＭ検波器１の出力ＤＣ電圧と
減衰器２の入力バイアスが異なるため、外部で容量結合
しなければならず、そのため２つの外部接続端子ＤＯ，
ＡＩが必要となる。また電源が変動した場合、負荷抵抗
ＲＬとＧＮＤ間に変動電圧が生じその電圧が減衰器２を
通って出力端子Ｏに出力されてしまう欠点がある。
り、第１図の従来例ではＦＭ検波器１の出力ＤＣ電圧と
減衰器２の入力バイアスが異なるため、外部で容量結合
しなければならず、そのため２つの外部接続端子ＤＯ，
ＡＩが必要となる。また電源が変動した場合、負荷抵抗
ＲＬとＧＮＤ間に変動電圧が生じその電圧が減衰器２を
通って出力端子Ｏに出力されてしまう欠点がある。
また第２図の従来例では、ダイオードＤ２とトランジス
タＱ４でＦＭ検波器１の出力電流をカレントミラーによ
り負荷抵抗ＲＬとダイオードＤ１，抵抗Ｒ２に流すの
で、電源電圧変動が直接出力端子ＤＯに生じないが、し
かしながら、音声直接出力を十分大きな振巾で取出そう
とするとＤＣ電圧が上ってしまい、ダイナミックレンジ
がとれなくなるという欠点がある。
タＱ４でＦＭ検波器１の出力電流をカレントミラーによ
り負荷抵抗ＲＬとダイオードＤ１，抵抗Ｒ２に流すの
で、電源電圧変動が直接出力端子ＤＯに生じないが、し
かしながら、音声直接出力を十分大きな振巾で取出そう
とするとＤＣ電圧が上ってしまい、ダイナミックレンジ
がとれなくなるという欠点がある。
この発明は、上記のような従来の欠点を除去するために
なされたもので、ＦＭ検波器の差動出力電流の交流電流
のみを抵抗に流し音声直接出力をとり出すとともに、そ
の抵抗を減衰器を構成する差動アンプの共通エミッタに
接続することにより、簡単な回路構成でダイナミックレ
ンジが広くしかも電源電圧変動の影響を受けにくい音声
直接出力が得られる信号処理回路装置を提供することを
目的としている。
なされたもので、ＦＭ検波器の差動出力電流の交流電流
のみを抵抗に流し音声直接出力をとり出すとともに、そ
の抵抗を減衰器を構成する差動アンプの共通エミッタに
接続することにより、簡単な回路構成でダイナミックレ
ンジが広くしかも電源電圧変動の影響を受けにくい音声
直接出力が得られる信号処理回路装置を提供することを
目的としている。
以下、この発明の一実施例を図について説明する。
第３図は本発明の一実施例による信号処理回路装置例え
ば集積回路としての信号処理回路装置を示す。図におい
て、第１，２図と同一符号は同一のものを示す。本実施
例回路において、ＦＭ検波器１の差動出力はダイオード
Ｄ２，Ｄ３のカソードに各々接続される（第３図参照）
とともにトランジスタＱ４，Ｑ５のベースに各々接続さ
れている。またダイオードＤ２，Ｄ３のアノード、トラ
ンジスタＱ４，Ｑ５のエミッタは電源に接続され、Ｑ５
のコレクタはダイオードＤ４とトランジスタＱ６のベー
スに接続され、Ｑ４のコレクタはＱ６のコレクタと抵抗
ＲＬと音声直接出力端子ＤＯに接続され、更に、ダイオ
ードＤ４のカソードとトランジスタＱ６のエミッタは接
地端子ＧＮＤに接続される。そして上記ダイオードＤ２
〜Ｄ４，トランジスタＱ４〜Ｑ６により減算手段３が構
成されている。
ば集積回路としての信号処理回路装置を示す。図におい
て、第１，２図と同一符号は同一のものを示す。本実施
例回路において、ＦＭ検波器１の差動出力はダイオード
Ｄ２，Ｄ３のカソードに各々接続される（第３図参照）
とともにトランジスタＱ４，Ｑ５のベースに各々接続さ
れている。またダイオードＤ２，Ｄ３のアノード、トラ
ンジスタＱ４，Ｑ５のエミッタは電源に接続され、Ｑ５
のコレクタはダイオードＤ４とトランジスタＱ６のベー
スに接続され、Ｑ４のコレクタはＱ６のコレクタと抵抗
ＲＬと音声直接出力端子ＤＯに接続され、更に、ダイオ
ードＤ４のカソードとトランジスタＱ６のエミッタは接
地端子ＧＮＤに接続される。そして上記ダイオードＤ２
〜Ｄ４，トランジスタＱ４〜Ｑ６により減算手段３が構
成されている。
またトランジスタＱ１のベースは参照電圧源Ｖ１に接続
され、取扱いＱ２のベースは音量制御入力端子ＶＣを通
して可変直流電圧源Ｖｃに接続され、トランジスタＱ１
とＱ２のエミッタは共通接続され定電流源Ｉｏと負荷抵
抗ＲＬに接続される。更にトランジスタＱ１またはＱ２
のコレクタは出力手段（出力負荷）Ｚに接続され、出力
端子Ｏより音量制御された音声が出力される。なお、図
示から明らかな如く、実線の枠にて囲まれた中にあるＦ
Ｍ検波器１、減衰器２、減算手段３及び負荷抵抗ＲＬ
は、例えば、集積回路として形成されているものであ
る。
され、取扱いＱ２のベースは音量制御入力端子ＶＣを通
して可変直流電圧源Ｖｃに接続され、トランジスタＱ１
とＱ２のエミッタは共通接続され定電流源Ｉｏと負荷抵
抗ＲＬに接続される。更にトランジスタＱ１またはＱ２
のコレクタは出力手段（出力負荷）Ｚに接続され、出力
端子Ｏより音量制御された音声が出力される。なお、図
示から明らかな如く、実線の枠にて囲まれた中にあるＦ
Ｍ検波器１、減衰器２、減算手段３及び負荷抵抗ＲＬ
は、例えば、集積回路として形成されているものであ
る。
次に動作について説明する。
第４図に示すようにＦＭ検波器１の２つの出力電流とし
てはＤＣバイアス電流Ｉ１に音声信号に相当する振巾Δ
ＩのＡＣ電流が差動で重畳されたものが出力されてい
る。
てはＤＣバイアス電流Ｉ１に音声信号に相当する振巾Δ
ＩのＡＣ電流が差動で重畳されたものが出力されてい
る。
この２つの出力電流はＤ３，Ｑ５，Ｄ４，Ｑ６で構成さ
れるカレントミラーとＤ２，Ｑ４で構成されるカレント
ミラーによりＤＣバイアス電流分Ｉ１がキャンセルさ
れ、その結果負荷抵抗ＲＬには２ΔＩの交流電流が流れ
る。そして参照電圧Ｖ１及び音量制御電圧Ｖｃには交流
分が含まれていないため、音声直接出力端子ＤＯにはト
ランジスタＱ１とＱ２の共通エミッタ電圧をＤＣバイア
ス電圧とし、これにＲＬ×２ΔＩの交流信号電圧が重畳
した電圧が出力される。
れるカレントミラーとＤ２，Ｑ４で構成されるカレント
ミラーによりＤＣバイアス電流分Ｉ１がキャンセルさ
れ、その結果負荷抵抗ＲＬには２ΔＩの交流電流が流れ
る。そして参照電圧Ｖ１及び音量制御電圧Ｖｃには交流
分が含まれていないため、音声直接出力端子ＤＯにはト
ランジスタＱ１とＱ２の共通エミッタ電圧をＤＣバイア
ス電圧とし、これにＲＬ×２ΔＩの交流信号電圧が重畳
した電圧が出力される。
一方、トランジスタＱ１とＱ２の共通エミッタ点を流れ
る電流は定電流源ＩｏよりのＤＣバイアス電流Ｉｏと負
荷抵抗ＲＬよりの２ΔＩのＡＣ電流の和となり、トラン
ジスタＱ１とＱ２のベースに加えられるＤＣ電圧の差に
応じて、電流が分配され、トランジスタＱ２に分配され
た電流はそのコレクタにつながれた出力手段Ｚに流れ、
出力端子Ｏからは音量制御された信号が取出される。
る電流は定電流源ＩｏよりのＤＣバイアス電流Ｉｏと負
荷抵抗ＲＬよりの２ΔＩのＡＣ電流の和となり、トラン
ジスタＱ１とＱ２のベースに加えられるＤＣ電圧の差に
応じて、電流が分配され、トランジスタＱ２に分配され
た電流はそのコレクタにつながれた出力手段Ｚに流れ、
出力端子Ｏからは音量制御された信号が取出される。
このように、本実施例の構成では、外部接続端子が少な
くて済む。しかもカレントミラーにより交流信号電流の
差のみをとって抵抗に出力するようにしたので、ダイナ
ミックレンジが広く、電源電圧変動をうけにくい音声直
接出力が得られる効果がある。
くて済む。しかもカレントミラーにより交流信号電流の
差のみをとって抵抗に出力するようにしたので、ダイナ
ミックレンジが広く、電源電圧変動をうけにくい音声直
接出力が得られる効果がある。
なお第５図に示すように負荷抵抗ＲＬと定電流源Ｉｏの
接続点とトランジスタＱ１とＱ２の共通エミッタ接続点
の間にベース接地トランジスタＱ７を挿入しそのベース
に定電圧源Ｖ２をつないでも良い。又、トランジスタＱ
７の代わりに、第６図に示すように抵抗Ｒ１を挿入して
もよく、上記実施例と同様の効果を奏する。
接続点とトランジスタＱ１とＱ２の共通エミッタ接続点
の間にベース接地トランジスタＱ７を挿入しそのベース
に定電圧源Ｖ２をつないでも良い。又、トランジスタＱ
７の代わりに、第６図に示すように抵抗Ｒ１を挿入して
もよく、上記実施例と同様の効果を奏する。
本発明は、以上に述べたように、ＦＭ検波器及び減衰器
を備えた信号処理回路装置において、ＦＭ検波器の差動
出力電流の交流成分のみを抵抗に流して音声直接出力を
とり出すとともに減衰器を構成する差動アンプの共通エ
ミッタに伝達するようにしたので、外部接続端子を極力
少なくして、簡単な回路構成で広い出力ダイナミックレ
ンジをもち、十分大きな出力をとりだすことができ、し
かも電源電圧変動をうけにくい音声直接出力が得られる
信号処理回路装置を構成できる効果がある。
を備えた信号処理回路装置において、ＦＭ検波器の差動
出力電流の交流成分のみを抵抗に流して音声直接出力を
とり出すとともに減衰器を構成する差動アンプの共通エ
ミッタに伝達するようにしたので、外部接続端子を極力
少なくして、簡単な回路構成で広い出力ダイナミックレ
ンジをもち、十分大きな出力をとりだすことができ、し
かも電源電圧変動をうけにくい音声直接出力が得られる
信号処理回路装置を構成できる効果がある。
第１図および第２図は従来の信号処理回路の回路図、第
３図は本発明の一実施例による信号処理回路の回路図、
第４図は第３図の各部の波形図、第５図および第６図は
本発明の他の実施例による信号処理回路の回路図であ
る。 図において、１はＦＭ検波器、２は減衰器、３は減算手
段、ＲＬは負荷抵抗、ＤＯは音声直接出力端子、Ｉｏは
定電流源、Ｑ１，Ｑ２，Ｑ７は第１，第２，第３のトラ
ンジスタ、Ｖ１，Ｖ２は第１，第２の定電圧源、Ｖｃは
可変直流電圧源、Ｚは出力手段である。 なお図中同一符号は同一又は相当部分を示す。
３図は本発明の一実施例による信号処理回路の回路図、
第４図は第３図の各部の波形図、第５図および第６図は
本発明の他の実施例による信号処理回路の回路図であ
る。 図において、１はＦＭ検波器、２は減衰器、３は減算手
段、ＲＬは負荷抵抗、ＤＯは音声直接出力端子、Ｉｏは
定電流源、Ｑ１，Ｑ２，Ｑ７は第１，第２，第３のトラ
ンジスタ、Ｖ１，Ｖ２は第１，第２の定電圧源、Ｖｃは
可変直流電圧源、Ｚは出力手段である。 なお図中同一符号は同一又は相当部分を示す。
Claims (4)
- 【請求項１】ＦＭ音声信号を検波し、音声信号の振幅に
基づいた交流電流を互いに逆極性で直流バイアス電流に
重畳した２つの出力電流を出力するＦＭ検波器、 上記ＦＭ検波器からの２つの出力電流を受け、これら２
つの出力電流を減算して直流バイアス電流がキャンセル
された信号電流を出力ノードに出力するための減算手
段、 この減算手段の出力ノードに接続され、音声信号を外部
へ出力するための音声直接出力端子、 ベースに参照電圧が印加される第１のトランジスタと、
この第１のトランジスタのエミッタにエミッタが接続さ
れる第２のトランジスタとを有した減衰器、 この減衰器の第２のトランジスタのベースに接続され、
外部から制御電圧が印加される音量制御入力端子、 上記減衰器の第２のトランジスタのコレクタに接続さ
れ、上記減衰器にて音量制御された音声信号を外部へ出
力するための音声出力端子、 上記減算手段の出力ノードと上記減衰器における第１及
び第２のトランジスタのエミッタの共通接続ノードとの
間に接続され、上記減算手段からの信号電流を上記減衰
器における第１及び第２のトランジスタのエミッタの共
通接続ノードに伝達するとともに、上記減算手段からの
信号電流に基づいた交流信号電圧として上記音声直接出
力端子への音声信号とするための抵抗を備えた信号処理
回路装置。 - 【請求項２】抵抗の一端は減衰器における第１及び第２
のトランジスタのエミッタの共通接続ノードに直接接続
されていることを特徴とする特許請求の範囲第１項記載
の信号処理回路装置。 - 【請求項３】減衰器は、第１及び第２のトランジスタの
エミッタの共通接続ノードと抵抗の一端との間に接続さ
れ、ベースに所定電位が印加される第３のトランジスタ
を有していることを特徴とする特許請求の範囲第１項記
載の信号処理回路装置。 - 【請求項４】減衰器は、第１及び第２のトランジスタの
エミッタの共通接続ノードと抵抗の一端との間に接続さ
れた抵抗を有していることを特徴とする特許請求の範囲
第１項記載の信号処理回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099214A JPH0630410B2 (ja) | 1984-05-15 | 1984-05-15 | 信号処理回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099214A JPH0630410B2 (ja) | 1984-05-15 | 1984-05-15 | 信号処理回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60240202A JPS60240202A (ja) | 1985-11-29 |
| JPH0630410B2 true JPH0630410B2 (ja) | 1994-04-20 |
Family
ID=14241400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099214A Expired - Lifetime JPH0630410B2 (ja) | 1984-05-15 | 1984-05-15 | 信号処理回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630410B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916441A (ja) * | 1982-07-20 | 1984-01-27 | Nec Corp | スクランブル方式 |
-
1984
- 1984-05-15 JP JP59099214A patent/JPH0630410B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60240202A (ja) | 1985-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0255962B2 (ja) | ||
| US4513209A (en) | Level detector | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US5115204A (en) | Differential amplifier | |
| US4101842A (en) | Differential amplifier | |
| HK86391A (en) | Amplifier arrangement | |
| JPH0630410B2 (ja) | 信号処理回路装置 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPS6341446B2 (ja) | ||
| JPH0442631B2 (ja) | ||
| US4318050A (en) | AM Detecting circuit | |
| JP2558253B2 (ja) | 温度補償型カレントスイツチ回路 | |
| JPS6334360Y2 (ja) | ||
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| US6114909A (en) | Differential amplifier for correcting offsets at inputs using low capacitance capacitor | |
| JPS6228087Y2 (ja) | ||
| JPS5928285B2 (ja) | 位相反転回路 | |
| JP2674096B2 (ja) | 乗算回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH07114336B2 (ja) | 信号強度表示装置 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH01305609A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |