JPH0632345B2 - Distributed reflection type semiconductor laser - Google Patents
Distributed reflection type semiconductor laserInfo
- Publication number
- JPH0632345B2 JPH0632345B2 JP62163461A JP16346187A JPH0632345B2 JP H0632345 B2 JPH0632345 B2 JP H0632345B2 JP 62163461 A JP62163461 A JP 62163461A JP 16346187 A JP16346187 A JP 16346187A JP H0632345 B2 JPH0632345 B2 JP H0632345B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- conductivity
- type
- external waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
- C07C2/00—Preparation of hydrocarbons from hydrocarbons containing a smaller number of carbon atoms
- C07C2/02—Preparation of hydrocarbons from hydrocarbons containing a smaller number of carbon atoms by addition between unsaturated hydrocarbons
- C07C2/04—Preparation of hydrocarbons from hydrocarbons containing a smaller number of carbon atoms by addition between unsaturated hydrocarbons by oligomerisation of well-defined unsaturated hydrocarbons without ring formation
- C07C2/06—Preparation of hydrocarbons from hydrocarbons containing a smaller number of carbon atoms by addition between unsaturated hydrocarbons by oligomerisation of well-defined unsaturated hydrocarbons without ring formation of alkenes, i.e. acyclic hydrocarbons having only one carbon-to-carbon double bond
- C07C2/08—Catalytic processes
- C07C2/26—Catalytic processes with hydrides or organic compounds
- C07C2/30—Catalytic processes with hydrides or organic compounds containing metal-to-carbon bond; Metal hydrides
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、光通信用の光源に用いて好適な分布反射型
半導体レーザに関する。TECHNICAL FIELD The present invention relates to a distributed Bragg reflector semiconductor laser suitable for use as a light source for optical communication.
「従来の技術」 第５図は従来の半導体レーザの構成を示す断面図であ
る。図において、１はｐ型またはｎ型の基板であり、こ
の基板１上に順次各層が積層されている。そして、最上
層の上面および基板１の下面に各々電極２，３が設けら
れており、全体としてｐｎ接合とヘテロ接合を含むいわ
ゆるダイオード構成となっている。"Prior Art" FIG. 5 is a sectional view showing a structure of a conventional semiconductor laser. In the figure, reference numeral 1 denotes a p-type or n-type substrate, and layers are sequentially laminated on the substrate 1. Then, the electrodes 2 and 3 are provided on the upper surface of the uppermost layer and the lower surface of the substrate 1, respectively, so that a so-called diode structure including a pn junction and a hetero junction is formed as a whole.
「発明が解決しようとする問題点」 ところで、上述した従来の半導体レーザの等価回路は、
第６図に示すようになり、ダイオードＤ、素子内部抵抗
Ｒおよび静電容量Ｃの組み合わせ回路となる。この場合
の静電容量Ｃの値は、電極２，３の面積に比例し、電極
間距離に反比例するが、従来の素子にあっては上下両面
を挟むようにして電極２，３が形成されるので、電極面
積が大となり、静電容量Ｃが大きな値となった。したが
って、従来の半導体レーザにあっては、静電容量Ｃの影
響によって、数ＧＨｚ程度の高速変調を行うことが不可
能となる欠点があった。"Problems to be Solved by the Invention" By the way, the equivalent circuit of the conventional semiconductor laser described above is
As shown in FIG. 6, a combined circuit of the diode D, the element internal resistance R, and the electrostatic capacitance C is formed. The value of the capacitance C in this case is proportional to the area of the electrodes 2 and 3 and inversely proportional to the distance between the electrodes, but since the electrodes 2 and 3 are formed so as to sandwich the upper and lower surfaces in the conventional element. , The electrode area was large, and the electrostatic capacitance C was a large value. Therefore, the conventional semiconductor laser has a drawback that it is impossible to perform high speed modulation of about several GHz due to the influence of the capacitance C.
そこで、静電容量Ｃを減少させた半導体レーザとして、
第７図、第８図に示す構成のものが開発された。これら
の図に示す半導体レーザは、導波路層の巻の部分を基板
１に達するまで除去し、導波路層の部分だけに上面電極
４を設けている。すなわち、電極面積を減少させること
により、静電容量Ｃの低減化を図っている。しかしなが
ら、未だ静電容量Ｃの低減が十分でなく、数ＧＨｚの高
速変調を行うことは不可能であった。Therefore, as a semiconductor laser with a reduced capacitance C,
The structure shown in FIGS. 7 and 8 has been developed. In the semiconductor lasers shown in these figures, the winding portion of the waveguide layer is removed until it reaches the substrate 1, and the upper surface electrode 4 is provided only on the waveguide layer portion. That is, the capacitance C is reduced by reducing the electrode area. However, the capacitance C has not yet been sufficiently reduced, and it has been impossible to perform high-speed modulation of several GHz.
また、特に分布反射型半導体レーザにおいては、発振波
長が変調時においても単一モードであり、かつ、外部共
振器付レーザのような効果により、スペクトルの線幅が
狭い等の特徴があることから、コヒーレント光通信用光
源としても注目され始めている。そのため、高速変調可
能な素子が切望されている。Further, in particular, the distributed Bragg reflector semiconductor laser is characterized in that the oscillation wavelength is a single mode even at the time of modulation, and the line width of the spectrum is narrow due to the effect of a laser with an external resonator. , Has also begun to attract attention as a light source for coherent optical communication. Therefore, an element capable of high-speed modulation has been earnestly desired.
この発明は、上述した事情に鑑みてなされたもので、素
子の静電容量値を極めて小さくすることができ、したが
って、高速変調を可能とし、しかも、埋込層の幅及び厚
みを十分に保持することによりリーク電流を減少させる
ことができ、高効率、高出力化を図ることができる。分
布反射型半導体レーザを提供することを目的としてい
る。The present invention has been made in view of the above-mentioned circumstances, and the capacitance value of the element can be made extremely small. Therefore, high-speed modulation is possible, and moreover, the width and thickness of the buried layer can be sufficiently maintained. By doing so, the leak current can be reduced, and high efficiency and high output can be achieved. An object is to provide a distributed Bragg reflector semiconductor laser.
「問題点を解決するための手段」 この発明は、上記問題点を解決するために、 （イ）半絶縁性の基板と、 （ロ）この基板上に直接または第１導電型のクラッド層
を介して積層される第１導電型のコンタクト層と、 （ハ）このコンタクト層の上面に形成される第１導電型
のバッファ層と、このバッファ層の上面であって活性領
域のみに順次積層されるアンドープの活性層および第２
導電型のディプレッション層と、前記活性層およびディ
プレッション層を覆うとともに前記バッファ層上面の外
部導波路領域に延びる第２導電型の外部導波路層と、前
記外部導波路層と前記バッファ層の境界部分に形成され
る回折格子と、前記外部導波路層の上面に積層される第
２導電型のクラッド層を有し、前記各層が光出力方向に
長いストライプ状に形成されるストライプ部と、 （ニ）このストライプ部の両側方を埋め込む埋込層と、 （ホ）該埋込層の前記活性領域の側方に対応する部分の
みをホール状に選択除去して形成され、前記コンタクト
層に達する除去ホールと、 （ヘ）前記第２導電型のクラッド層の上面および前記除
去ホールによって露出された前記コンタクト層の上面に
各々形成される第１、第２のオーミック電極 とを具備している。"Means for Solving the Problems" In order to solve the above problems, the present invention provides: (a) a semi-insulating substrate; and (b) a clad layer of the first conductivity type directly or on the substrate. A first-conductivity-type contact layer that is laminated via the above; (c) a first-conductivity-type buffer layer that is formed on the upper surface of this contact layer; Undoped active layer and second
A conductive type depletion layer, a second conductive type external waveguide layer that covers the active layer and the depletion layer and extends to the external waveguide region on the upper surface of the buffer layer, and a boundary portion between the external waveguide layer and the buffer layer. And a stripe portion having a diffraction grating formed on the outer waveguide layer and a second-conductivity-type cladding layer laminated on the upper surface of the external waveguide layer, each layer being formed in a long stripe shape in the light output direction. ) A buried layer that fills both sides of this stripe portion, and (e) a part of the buried layer that corresponds to the side of the active region is selectively removed in the shape of a hole to reach the contact layer. A hole, and (f) first and second ohmic electrodes respectively formed on the upper surface of the second conductivity type cladding layer and the upper surface of the contact layer exposed by the removal hole. I have it.
「作用」 第１、第２のオーミック電極は、ともに基板の一方側に
形成されており互いに対向しない。したがって、素子の
静電容量が著しく低下し、静電容量の影響を受けない高
速変調が可能となる。しかも、第２のオーミック電極
は、前記除去ホールによって露出された前記コンタクト
層の上面に形成されることにより、埋込層は第２のオー
ミック電極を形成するために必要な部分のみを除去すれ
ばよく、該埋込層の幅及び厚みが十分に保持され、埋込
層としての機能が低下することがない。また、第１のオ
ーミック電極と第２のオーミック電極との間に電圧を印
加することにより、活性領域Ｅａのみに注入電流を集中
させることができるので、リーク電流が減少し、高効
率、高出力化が可能となる。"Function" Both the first and second ohmic electrodes are formed on one side of the substrate and do not face each other. Therefore, the capacitance of the element is significantly reduced, and high-speed modulation that is not affected by the capacitance becomes possible. In addition, the second ohmic electrode is formed on the upper surface of the contact layer exposed by the removal hole, so that the buried layer may be formed by removing only a portion necessary for forming the second ohmic electrode. Well, the width and thickness of the buried layer are sufficiently maintained, and the function as the buried layer does not deteriorate. Further, by applying a voltage between the first ohmic electrode and the second ohmic electrode, the injection current can be concentrated only in the active region Ea, so that the leak current is reduced, and the high efficiency and high output are achieved. Can be realized.
「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。[Examples] Examples of the present invention will be described below with reference to the drawings.
第１図〜第３図は、各々この発明の一実施例の構成を示
す図であり、第３図は平面図、第１図および第２図は、
各々第３図に示すＢＢ線およびＡＡ線矢視図である。1 to 3 are views showing the configuration of an embodiment of the present invention. FIG. 3 is a plan view, and FIGS. 1 and 2 are
FIG. 4 is a view as seen from arrows BB and AA shown in FIG. 3, respectively.
これらの図において、５は半絶縁性基板であり、ＩｎＰ
によって形成されている。ここで、半絶縁性とは、その
抵抗値が不導体領域（１０６Ω・cm以上）にあって１０
17・cm以下のものをいう。In these figures, 5 is a semi-insulating substrate, InP
Is formed by. Here, the semi-insulating property means that the resistance value is 10 in the non-conductive region (10 6 Ω · cm or more).
It is less than 17 cm.
半絶縁性基板５の上面には、コンタクト層６、バッファ
層７、活性層８、ディプレッション層９、外部導波路１
０およびクラッド層１１が順次積層されている。この場
合、コンタクト層６はｐ−ＩｎＧａＡｓＰにより、バッ
ファ層７はｐ−ＩｎＰにより、活性層８はアンドープの
ＩｎＧａＡｓＰにより、ディスプレッション層９はｎ−
ＩｎＰにより、外部導波路層１０はｎ−ＩｎＧａＡｓＰ
により、クラッド層１１はｎ−ＩｎＰにより各々構成さ
れている。また、各層は各々エッチング処理により第１
図、第２図に示すような形状に形成されている。すなわ
ち、バッファ層７からクラッド層１１までの層は、図示
のように細長いストライプ状に形成され、幅方向両側に
積層された埋込層１３，１４，１５によって埋め込まれ
ている。埋込層１３，１４，１５は、各々ｎ−ＩｎＰ、
ｐ−ＩｎＰ、ｐ−ＩｎＧａＡｓＰにより構成されてい
る。また、活性層８およびディプレッション層９は、第
２図に示すように素子の一端面から中央部に延びてお
り、外部導波路１０は活性層８とディプレッション層９
を覆うとともに素子の一端面から他端面に延びている。
さらに、バッファ層７と外部導波路層１０の境界面には
回折格子１２が形成されている。この場合、活性層８が
ある領域が活性領域Ｅａであり、回折格子１２が形成さ
れている領域が外部導波路領域Ｅｂである。On the upper surface of the semi-insulating substrate 5, the contact layer 6, the buffer layer 7, the active layer 8, the depletion layer 9, and the external waveguide 1 are provided.
0 and the clad layer 11 are sequentially laminated. In this case, the contact layer 6 is made of p-InGaAsP, the buffer layer 7 is made of p-InP, the active layer 8 is made of undoped InGaAsP, and the depression layer 9 is made of n-.
The outer waveguide layer 10 is made of n-InGaAsP by InP.
Thus, the cladding layers 11 are each made of n-InP. In addition, each layer has a first
It is formed in a shape as shown in FIGS. That is, the layers from the buffer layer 7 to the clad layer 11 are formed in an elongated stripe shape as shown in the drawing, and are embedded by the embedding layers 13, 14, 15 laminated on both sides in the width direction. The buried layers 13, 14, 15 are n-InP,
It is composed of p-InP and p-InGaAsP. In addition, the active layer 8 and the depletion layer 9 extend from one end face of the element to the central portion as shown in FIG. 2, and the external waveguide 10 includes the active layer 8 and the depletion layer 9.
And extends from one end surface of the element to the other end surface.
Further, a diffraction grating 12 is formed on the boundary surface between the buffer layer 7 and the external waveguide layer 10. In this case, the region where the active layer 8 is present is the active region Ea, and the region where the diffraction grating 12 is formed is the external waveguide region Eb.
第１図および第３図に示す２０は、除去ホールであり、
活性領域Ｅａの右側部分の埋込層１２〜１４をコンタク
ト層６に至るまで円筒状に除去して形成されている。こ
の除去ホール２０によって露出されたコンタクト層６の
部分には、ＡｎＺｎによって形成されている円盤状の正
側電極２１が設けられている。また、クラッド層１１の
上面であって、活性領域Ｅａに対応する部分には、Ａｕ
Ｓｕ又はＡｕＧｅＮｉによって形成された平面Ｌ字状の
負側電極２２が設けられている。上記正側電極２１およ
び負側電極２２は、各々オーミック電極として形成され
るとともに、ボンディングパッドを兼ねている。20 shown in FIGS. 1 and 3 is a removal hole,
The buried layers 12 to 14 on the right side of the active region Ea are formed in a cylindrical shape up to the contact layer 6. A disk-shaped positive electrode 21 made of AnZn is provided on the portion of the contact layer 6 exposed by the removal hole 20. In addition, on the upper surface of the clad layer 11 corresponding to the active region Ea, Au is formed.
A planar L-shaped negative electrode 22 made of Su or AuGeNi is provided. Each of the positive electrode 21 and the negative electrode 22 is formed as an ohmic electrode and also serves as a bonding pad.
また、半絶縁性基板５のストライプ方向に直交する方向
の各上端面は、第１図に示すようにコンタクト層６より
深く除去されている。そして、半絶縁性基板５の上面よ
り上方の部分は、全て絶縁膜２４（ＳｉＯ２）によって
覆われている。この場合、絶縁膜２４の負側電極２２に
対応する部分には、窓部２４ａが設けられており、これ
によって、クラッド層１１との接触がなされる。また、
正側電極２１の部分も同様の窓部が形成され、コンタク
ト層６との接触が図られるようになっている。Further, each upper end surface of the semi-insulating substrate 5 in the direction orthogonal to the stripe direction is removed deeper than the contact layer 6 as shown in FIG. Then, the portion above the upper surface of the semi-insulating substrate 5 is entirely covered with the insulating film 24 (SiO 2 ). In this case, the window 24 a is provided in the portion of the insulating film 24 corresponding to the negative electrode 22, and the window 24 a is brought into contact with the cladding layer 11. Also,
A window portion similar to that of the positive electrode 21 is formed so that the positive electrode 21 can be brought into contact with the contact layer 6.
上述した構成によれば、正側電極２１からは、コンタク
ト層６を介して活性層８に電流の注入が行われるが、正
側電極２１と負側電極２２とが対向していないので、こ
れらの電極間の静電容量は極めて小さな値となる。した
がって、静電容量の影響を受けない高速変調が可能とな
る。According to the configuration described above, current is injected from the positive electrode 21 into the active layer 8 via the contact layer 6, but since the positive electrode 21 and the negative electrode 22 do not face each other, these The electrostatic capacitance between the electrodes is extremely small. Therefore, high-speed modulation that is not affected by capacitance can be performed.
次に、上記実施例の変形例を第４図に示す。第４図は前
述した第２図に対応する図面である。この変形例におい
ては、半絶縁性基板５上の全面にコンタクト層６を成長
させ、次に、活性領域Ｅａの部分のみを残して他を除去
する。そして、コンタクト層６と半絶縁性基板５の段差
が現れないようにバッファ層７を成長させ、他の構成は
前述した実施例と同様にする。Next, a modified example of the above embodiment is shown in FIG. FIG. 4 is a drawing corresponding to FIG. 2 described above. In this modification, the contact layer 6 is grown on the entire surface of the semi-insulating substrate 5, and then the rest of the active region Ea is left and the rest is removed. Then, the buffer layer 7 is grown so that the step difference between the contact layer 6 and the semi-insulating substrate 5 does not appear, and other configurations are the same as those in the above-described embodiment.
上記構成によれば、注入電流を活性領域Ｅａに集中的に
流すことができるから、リーク電流が減少し、高効率、
高出力化を図ることができる。According to the above configuration, since the injection current can be concentratedly flown to the active region Ea, the leak current is reduced and the high efficiency,
Higher output can be achieved.
なお、上記各実施例において、各層の導電型を逆にする
構成も当然に可能である。この場合は、ｐ型クラッド層
の上にｐ−ＩｎＧａＡｓＰコンタクト層を成長させる。
また、Ｚｎ拡散も行うようにする。Incidentally, in each of the above-described embodiments, it is naturally possible to make the structure in which the conductivity type of each layer is reversed. In this case, a p-InGaAsP contact layer is grown on the p-type cladding layer.
In addition, Zn diffusion is also performed.
「発明の効果」 以上説明したように、この発明によれば、 （イ）半絶縁性の基板と、 （ロ）この基板上に直接または第１導電型のクラッド層
を介して積層される第１導電型のコンタクト層と、 （ハ）このコンタクト層の上面に形成される第１導電型
のバッファ層と、このバッファ層の上面であって活性領
域のみに順次積層されるアンドープの活性層および第２
導電型のディプレッション層と、前記活性層およびディ
プレッション層を覆うとともに前記バッファ層上面の外
部導波路領域に延びる第２導電型の外部導波路層と、前
記外部導波路層と前記バッファ層の境界部分に形成され
る回折格子と、前記外部導波路層の上面に積層される第
２導電型のクラッド層を有し、前記各層が光出力方向に
長いストライプ状に形成されるストライプ部と、 （ニ）このストライプ部の両側方を埋め込む埋込層と、 （ホ）該埋込層の前記活性領域の側方に対応する部分の
みをホール状に選択除去して形成され、前記コンタクト
層に達する除去ホールと、 （ヘ）前記第２導電型のクラッド層の上面および前記除
去ホールによって露出された前記コンタクト層の上面に
各々形成される第１、第２のオーミック電極 とを具備したので、前記第１、第２の電極がともに基板
の一方側に形成されて対向せず、これにより、電極間容
量が著しく低減し、高速変調が可能となる利点が得られ
る。しかも、第２のオーミック電極を、前記除去ホール
によって露出された前記コンタクト層の上面に形成した
ので、前記埋込層の幅及び厚みを十分に保持することが
でき、埋込層としての機能が低下することがない。ま
た、第１のオーミック電極と第２のオーミック電極との
間に電圧を印加することにより、活性領域Ｅａのみに注
入電流を集中させることができるので、リーク電流を減
少させることができ、高効率、高出力化を図ることがで
きる。[Advantages of the Invention] As described above, according to the present invention, (a) a semi-insulating substrate, and (b) a first conductive type clad layer laminated directly or on the substrate. A first-conductivity-type contact layer, (c) a first-conductivity-type buffer layer formed on the upper surface of this contact layer, an undoped active layer that is sequentially laminated only on the active region on the upper surface of the buffer layer, and Second
A conductive type depletion layer, a second conductive type external waveguide layer that covers the active layer and the depletion layer and extends to the external waveguide region on the upper surface of the buffer layer, and a boundary portion between the external waveguide layer and the buffer layer. And a stripe portion having a diffraction grating formed on the outer waveguide layer and a second-conductivity-type cladding layer laminated on the upper surface of the external waveguide layer, each layer being formed in a long stripe shape in the light output direction. ) A buried layer that fills both sides of this stripe portion, and (e) a part of the buried layer that corresponds to the side of the active region is selectively removed in the shape of a hole to reach the contact layer. A hole, and (f) first and second ohmic electrodes respectively formed on the upper surface of the second conductivity type cladding layer and the upper surface of the contact layer exposed by the removal hole. Since it is provided, both the first and second electrodes are formed on one side of the substrate and do not face each other. This has the advantage of significantly reducing the interelectrode capacitance and enabling high-speed modulation. Moreover, since the second ohmic electrode is formed on the upper surface of the contact layer exposed by the removal hole, the width and thickness of the buried layer can be sufficiently maintained, and the function as the buried layer is achieved. It never drops. Further, by applying a voltage between the first ohmic electrode and the second ohmic electrode, the injection current can be concentrated only in the active region Ea, so that the leak current can be reduced and the high efficiency can be achieved. Therefore, higher output can be achieved.
また、コンタクト層を活性層だけに形成すると、注入電
流を活性領域にのみ集中できるため、外部導波路領域へ
のリーク電流が低減し、高効率、高出力化が図れる効果
を達成することができる。Further, if the contact layer is formed only in the active layer, the injection current can be concentrated only in the active region, so that the leakage current to the external waveguide region can be reduced, and the effect of achieving high efficiency and high output can be achieved. .
第１図はこの発明の一実施例の横断面図、第２図は同実
施例の縦断面図、第３図は同実施例の平面図、第４図は
同実施例の変形例の縦断面図、第５図は従来の半導体レ
ーザの構成を示す断面図、第６図は従来の半導体レーザ
の等価回路図、第７図および第８図は各々従来の半導体
レーザの構成を示す断面図である。 ５……半絶縁性基板（基板）、６……コンタクト層、７
……バッファ層、８……活性層、９……ディプレッショ
ン層、１０……外部導波路層、１１……クラッド層、１
２……回折格子（以上７〜１２ストライプ部）、１３，
１４，１５……埋込層、２０……除去ホール、２１，２
２……電極（第１、第２のオーミック電極）。FIG. 1 is a cross-sectional view of an embodiment of the present invention, FIG. 2 is a vertical cross-sectional view of the same embodiment, FIG. 3 is a plan view of the same embodiment, and FIG. 4 is a vertical section of a modification of the same embodiment. FIG. 5 is a sectional view showing the configuration of a conventional semiconductor laser, FIG. 6 is an equivalent circuit diagram of the conventional semiconductor laser, and FIGS. 7 and 8 are sectional views showing the configuration of a conventional semiconductor laser. Is. 5 ... Semi-insulating substrate (substrate), 6 ... Contact layer, 7
... buffer layer, 8 ... active layer, 9 ... depletion layer, 10 ... external waveguide layer, 11 ... cladding layer, 1
2 ... Diffraction grating (7 to 12 stripes above), 13,
14, 15 ... Buried layer, 20 ... Removal hole 21, 21,
2 ... Electrodes (first and second ohmic electrodes).
Claims (3)
を介して積層される第１導電型のコンタクト層と、 （ハ）このコンタクト層の上面に形成される第１導電型
のバッファ層と、このバッファ層の上面であって活性領
域のみに順次積層されるアンドープの活性層および第２
導電型のディプレッション層と、前記活性層およびディ
プレッション層を覆うとともに前記バッファ層上面の外
部導波路領域に延びる第２導電型の外部導波路層と、前
記外部導波路層と前記バッファ層の境界部分に形成され
る回折格子と、前記外部導波路層の上面に積層される第
２導電型のクラッド層を有し、前記各層が光出力方向に
長いストライプ状に形成されるストライプ部と、 （ニ）このストライプ部の両側方を埋め込む埋込層と、 （ホ）該埋込層の前記活性領域の側方に対応する部分の
みをホール状に選択除去して形成され、前記コンタクト
層に達する除去ホールと、 （ヘ）前記第２導電型のクラッド層の上面および前記除
去ホールによって露出された前記コンタクト層の上面に
各々形成される第１、第２のオーミック電極 とを具備することを特徴とする分布反射型半導体レー
ザ。1. A semi-insulating substrate; (b) a first-conductivity-type contact layer that is laminated on this substrate either directly or through a first-conductivity-type cladding layer; A first conductivity type buffer layer formed on the upper surface of the contact layer, an undoped active layer sequentially stacked only on the active region on the upper surface of the buffer layer, and a second layer.
A conductive type depletion layer, a second conductive type external waveguide layer that covers the active layer and the depletion layer and extends to the external waveguide region on the upper surface of the buffer layer, and a boundary portion between the external waveguide layer and the buffer layer. And a stripe portion having a diffraction grating formed on the outer waveguide layer and a second-conductivity-type cladding layer laminated on the upper surface of the external waveguide layer, each layer being formed in a long stripe shape in the light output direction. ) A buried layer that fills both sides of this stripe portion, and (e) a part of the buried layer that corresponds to the side of the active region is selectively removed in the shape of a hole to reach the contact layer. A hole, and (f) first and second ohmic electrodes respectively formed on the upper surface of the second conductivity type cladding layer and the upper surface of the contact layer exposed by the removal hole. A distributed reflection type semiconductor laser characterized by being provided.
る部分にのみ形成されていることを特徴とする特許請求
の範囲第１項記載の分布反射型半導体レーザ。2. The distributed Bragg reflector semiconductor laser according to claim 1, wherein the contact layer is formed only in a portion corresponding to the active region.
の上部が、光出力方向に沿って除去されていることを特
徴とする特許請求の範囲第１項記載の分布反射型半導体
レーザ。3. The distributed Bragg reflector semiconductor laser according to claim 1, wherein an upper portion of an end face of the substrate on a side orthogonal to the light output direction is removed along the light output direction. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62163461A JPH0632345B2 (en) | 1987-06-30 | 1987-06-30 | Distributed reflection type semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62163461A JPH0632345B2 (en) | 1987-06-30 | 1987-06-30 | Distributed reflection type semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS647681A JPS647681A (en) | 1989-01-11 |
| JPH0632345B2 true JPH0632345B2 (en) | 1994-04-27 |
Family
ID=15774318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62163461A Expired - Lifetime JPH0632345B2 (en) | 1987-06-30 | 1987-06-30 | Distributed reflection type semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632345B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11220205A (en) * | 1998-01-30 | 1999-08-10 | Sharp Corp | Semiconductor laser device and method of manufacturing the same |
| JP4072937B2 (en) * | 2001-05-11 | 2008-04-09 | 日本電信電話株式会社 | Semiconductor optical device |
| CN104854765B (en) * | 2013-10-17 | 2018-12-07 | 夏普株式会社 | Heat-assisted magnetic recording head, semiconductor laser element, and manufacturing method of semiconductor laser element |
| JP6588837B2 (en) * | 2016-01-22 | 2019-10-09 | 日本電信電話株式会社 | Semiconductor optical device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155979A (en) * | 1983-02-25 | 1984-09-05 | Nec Corp | Manufacture of semiconductor laser |
| JPS6288391A (en) * | 1985-10-15 | 1987-04-22 | Fujitsu Ltd | Semiconductor light emitting device |
| JPS6292385A (en) * | 1985-10-17 | 1987-04-27 | Nec Corp | Semiconductor laser |
-
1987
- 1987-06-30 JP JP62163461A patent/JPH0632345B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS647681A (en) | 1989-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4759023A (en) | Monolithically integrated semiconductor optical device and method of fabricating same | |
| US4873691A (en) | Wavelength-tunable semiconductor laser | |
| JP3941296B2 (en) | Modulator, semiconductor laser device with modulator, and manufacturing method thereof | |
| US4811352A (en) | Semiconductor integrated light emitting device | |
| JP4158383B2 (en) | Semiconductor optical integrated device | |
| US5048049A (en) | Turnable distributed feedback-laser | |
| JPH1197799A (en) | Method for manufacturing semiconductor device | |
| US4974232A (en) | Semiconductor laser device | |
| JPH0194689A (en) | Optoelectronic semiconductor element | |
| JPH0632345B2 (en) | Distributed reflection type semiconductor laser | |
| JPH069280B2 (en) | Semiconductor laser device | |
| JPS58196088A (en) | semiconductor laser device | |
| EP3970246A1 (en) | Optical device with passive window | |
| JPS6184890A (en) | Semiconductor laser | |
| JPH10256669A (en) | Optical modulator integrated semiconductor laser diode | |
| JP2508332B2 (en) | Integrated optical modulator | |
| JP4164248B2 (en) | Semiconductor element, manufacturing method thereof, and semiconductor optical device | |
| JP2606838B2 (en) | Distributed feedback semiconductor laser | |
| JPS6218782A (en) | Semiconductor laser of buried structure | |
| JP2872741B2 (en) | Edge emitting diode and method of manufacturing the same | |
| JP2776381B2 (en) | Semiconductor laser device | |
| JPH0656907B2 (en) | Method for manufacturing semiconductor light emitting device | |
| JPH03142985A (en) | Optical semiconductor device | |
| JPH0521899Y2 (en) | ||
| JPS6342874B2 (en) |