JPH0636667B2 - Display switching semiconductor switch element control circuit - Google Patents
Display switching semiconductor switch element control circuitInfo
- Publication number
- JPH0636667B2 JPH0636667B2 JP57160167A JP16016782A JPH0636667B2 JP H0636667 B2 JPH0636667 B2 JP H0636667B2 JP 57160167 A JP57160167 A JP 57160167A JP 16016782 A JP16016782 A JP 16016782A JP H0636667 B2 JPH0636667 B2 JP H0636667B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- power supply
- switch element
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Ac-Ac Conversion (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、洗濯機用モータ等の負荷への給電路に設け
る半導体スイッチ素子を制御するとともに、それに関連
する表示器の点灯状態を制御する表示制御兼用半導体ス
イッチ素子制御回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention controls a semiconductor switch element provided in a power supply path to a load such as a motor for a washing machine, and a display control for controlling a lighting state of a display associated therewith. The present invention relates to a dual-purpose semiconductor switch element control circuit.
従来例の構成とその問題点 モータ等の負荷への給電を断続する両方向性半導体スイ
ッチ素子を点弧する方法として、従来より電源電圧の零
位相近傍もしくは直流点弧またはパルス点弧する方法が
知られているが、いずれも点弧回路が高価であるという
欠点を有していた。Conventional configuration and its problems As a method of igniting a bidirectional semiconductor switch element that intermittently supplies power to a load such as a motor, a method of near the zero phase of the power supply voltage, direct current ignition, or pulse ignition is conventionally known. However, all of them have the drawback that the ignition circuit is expensive.
また、瞬時停電が起きたときに表示器を消灯させるとと
もに負荷への給電を停止するために、従来は外部に設け
た瞬時停電検知回路により瞬時停電を検知するようにし
ていた。そのため、回路構成が複雑で高価であるという
問題があった。Further, in order to turn off the display and stop the power supply to the load when an instantaneous power failure occurs, the instantaneous power failure detection circuit provided outside has conventionally detected the instantaneous power failure. Therefore, there is a problem that the circuit configuration is complicated and expensive.
発明の目的 この発明の目的は、半導体スイッチ素子の点弧を簡単な
回路構成で安価に行うとともに、少ない消費電力で表示
器を点灯させて電源部の負担を軽減することができ、さ
らに瞬時停電検知も簡単な回路構成を行うことができる
表示制御兼用半導体スイッチ素子制御回路を提供するこ
とである。OBJECT OF THE INVENTION It is an object of the present invention to ignite a semiconductor switching element at a low cost with a simple circuit configuration, light an indicator with a small amount of power consumption, and reduce the burden on the power supply unit. It is an object of the present invention to provide a semiconductor switch element control circuit that also serves as a display control and can perform a simple circuit configuration for detection.
発明の構成 この発明の表示制御兼用半導体スイッチ素子制御回路
は、電源同期パルスを発生する電源同期パルス発生回路
と、この電源同期パルスより周波数の高いクロックパル
スを発生するクロックパルス発生回路と、前記電源同期
パルスでセット・リセットされて前記クロックパルスを
一定数カウントする毎に出力を発生するカウンタと、こ
のカウンタの出力に応じて点灯する表示器と、前記カウ
ンタの出力に応じて点弧されて導通する半導体スイッチ
素子と、前記カウンタの出力をカウントし、このカウン
ト値が所定値を越えたときに出力を発生する瞬時停電検
出用カウンタと、この瞬時停電検出用カウンタの出力に
応答して前記カウンタの出力が前記表示器および半導体
スイッチ素子に供給されるのを遮断する遮断手段とを備
える構成にしたものである。Configuration of the Invention: A semiconductor switch element control circuit also used for display control according to the present invention includes a power supply synchronization pulse generation circuit for generating a power supply synchronization pulse, a clock pulse generation circuit for generating a clock pulse having a frequency higher than the power supply synchronization pulse, and the power supply. A counter that is set / reset by a synchronization pulse to generate an output each time the clock pulse is counted by a certain number, a display that lights according to the output of the counter, and a switch that is fired according to the output of the counter to conduct. And a semiconductor switch element that counts the output of the counter and generates an output when the count value exceeds a predetermined value, and the counter in response to the output of the instantaneous power failure detection counter. And a shutoff means for shutting off the output of the power to the display and the semiconductor switch element. It is the one.
実施例の説明 第1図はこの発明の一実施例の表示制御兼用半導体スイ
ッチ素子制御回路の回路図を示している。1は商用電源
に同期した電源同期パルスP1を発生する電源同期パルス
発生回路、2は電源同期パルスP1より十分周波数の高い
クロックパルスP2を発生するクロックパルス発生回路で
ある。3は順次動作を記憶する記憶部であり、電源同期
パルスP1およびクロックパルスP2が入力されていること
により記憶内容に応じて表示器制御用端子T11〜T13,
T21〜T23およびスイッチ制御用端子T31〜T33の出力
状態を順次変化させる。4は記憶部3を通して加えられ
る電源同期パルスP1によりセット・リセットされてクロ
ックパルスP2をカウントする3進カウンタであり、カウ
ント値に応じて出力端子T41〜T43よりパルスを発生す
る。5は記憶部3を通して加えられる電源同期パルスP1
によりセット・リセットされて3進カウンタ4の特定の
出力端子、例えばT41からのパルスをカウントするカウ
ンタで、カウント値が電源同期パルスP1の1周期内に入
るパルス数を越えたときに出力が高レベルから低レベル
に変化する。6は記憶部3の表示器制御用端子T11〜T
13・T21〜T23の出力がそれぞれ一方の入力端子に加え
られるとともにカウンタ5の出力が他方の入力端子に共
通に加えられる6個のアンドゲートAN11〜AN13,AN21〜
AN23からなるゲート群である。7は記憶部3のスイッチ
制御用端子T31〜T33の出力がそれぞれ第1の入力端子
に加えられ3進カウンタ4の出力端子T41の出力パルス
が第2の入力端子に共通に加えられカウンタ5の出力が
第3の入力端子に共通に加えられるアンドゲートAN31〜
AN33からなるゲート群である。8はアンドゲートAN11〜
AN13,AN21〜AN23の出力が一方の入力端子にそれぞれ加
えられ3進カウンタの出力端子T41〜T43からのパルス
が他方の入力端に加えられるナンドゲートNA11〜NA13,
NA21〜NA23からなるゲート群である。9はアンドゲート
AN31〜AN33の出力がそれぞれ加えられるインバータIN1
〜IN3からなるドライバ群である。10はナンドゲート
NA11〜NA13,NA21〜NA23の出力に応じて点灯する発光ダ
イオードLED1〜LED6からなる表示器群である。11はイ
ンバータIN1〜IN3の出力でそれぞれ点弧される両方向
性3端子サイリスタSCR1〜SCR3からなる半導体スイッ
チ素子群である。12は発光ダイオードLED1〜LED6の
限流抵抗R1〜R6からなる抵抗群、13は両方向性3端
子サイリスタSCR1〜SCR3のゲート抵抗R7〜R9からな
る抵抗群である。Description of Embodiments FIG. 1 is a circuit diagram of a display control / semiconductor switch element control circuit according to an embodiment of the present invention. Reference numeral 1 is a power supply synchronization pulse generation circuit that generates a power supply synchronization pulse P 1 synchronized with a commercial power supply, and 2 is a clock pulse generation circuit that generates a clock pulse P 2 having a frequency sufficiently higher than the power supply synchronization pulse P 1 . Reference numeral 3 denotes a storage unit for storing the sequential operation, and the display control terminals T 11 to T 13 , depending on the stored contents by inputting the power supply synchronizing pulse P 1 and the clock pulse P 2 .
The output states of T 21 to T 23 and switch control terminals T 31 to T 33 are sequentially changed. 4 is a ternary counter which is set and reset by the power-supply sync pulses P 1 applied through the storage unit 3 counts the clock pulses P 2, and generates a pulse from the output terminal T 41 through T 43 according to the count value. 5 is a power supply synchronizing pulse P 1 applied through the storage unit 3.
A counter that is set / reset by and counts pulses from a specific output terminal of the ternary counter 4, for example, T 41 , and is output when the count value exceeds the number of pulses included in one cycle of the power supply synchronization pulse P 1. Changes from high level to low level. Reference numeral 6 is a display control terminal T 11 to T of the storage unit 3.
Six AND gates AN 11 to AN 13 and AN 21 to which the outputs of 13 · T 21 to T 23 are respectively applied to one input terminal and the output of the counter 5 is commonly applied to the other input terminal
A group of gates consisting of AN 23 . In reference numeral 7, the outputs of the switch control terminals T 31 to T 33 of the storage unit 3 are applied to the first input terminal and the output pulse of the output terminal T 41 of the ternary counter 4 is applied to the second input terminal in common. AND gate AN 31 to which the output of the counter 5 is commonly applied to the third input terminal
It is a gate group consisting of AN 33 . 8 is Andgate AN 11 ~
The outputs of AN 13 , AN 21 to AN 23 are applied to one input terminal respectively, and the pulses from the output terminals T 41 to T 43 of the ternary counter are applied to the other input terminal. NAND gates NA 11 to NA 13 ,
A gate group consisting of NA 21 to NA 23 . 9 and gate
Inverter IN 1 to which outputs from AN 31 to AN 33 are added respectively
~ IN 3 is a driver group. 10 is a NAND gate
NA 11 ~NA 13, a display unit group consisting of light emitting diodes LED 1 ~LED 6 to light up in response to the output of the NA 21 ~NA 23. 11 is a semiconductor switching element group consisting of bidirectional triode thyristor SCR 1 ~SCR 3 are respectively ignition at the output of inverter IN 1 to IN 3. 12 resistor group consisting of current-limiting resistors R 1 to R 6 of the light emitting diodes LED 1 ~LED 6, 13 is a resistance group composed of the gate resistor R 7 to R 9 in the bidirectional triode thyristor SCR 1 ~SCR 3.
第2図は電源同期パルス発生回路1の具体回路図を示し
ている。図において、Eは商用電源であり、トランスT
Rが接続される。トランスTRの2次出力は抵抗R10〜
R11により分割されるとともにダイオードDおよびコン
デンサCにより平滑され、抵抗R10,R11の分割電圧は
トランジスタQのベースに印加され、コンデンサCの両
端電圧は抵抗R12を介してトランジスタQのコレクタ・
エミッタ間に印加される。したがって、トランジスタQ
のコレクタより商用電源Eに同期した電源同期パルスP1
が出力されることになる。FIG. 2 shows a specific circuit diagram of the power supply synchronization pulse generation circuit 1. In the figure, E is a commercial power source and a transformer T
R is connected. The secondary output of the transformer TR is a resistor R 10 ~
It is divided by R 11 and smoothed by diode D and capacitor C, the divided voltage of resistors R 10 and R 11 is applied to the base of transistor Q, and the voltage across capacitor C is applied to the collector of transistor Q via resistor R 12.・
Applied between emitters. Therefore, the transistor Q
Power supply synchronization pulse P 1 synchronized with commercial power supply E from the collector of
Will be output.
なお、第1図において、破線で囲んだ部分はマイクロコ
ンピュータで構成した場合、記憶部3はリードオンリメ
モリで、3進カウンタ4およびカウンタ5はランダムア
クセスメモリに設けたソフトカウンタで、ゲート群6〜
8は内部の論理回路部,リードオンリメモリおよび出力
ポートでそれぞれ実現できる。In FIG. 1, when the portion surrounded by the broken line is composed of a microcomputer, the storage unit 3 is a read only memory, the ternary counter 4 and the counter 5 are soft counters provided in the random access memory, and the gate group 6 is provided. ~
8 can be realized by an internal logic circuit section, a read-only memory and an output port.
つぎに、動作について第3図および第4図を参照して詳
しく説明する。電源同期パルス発生回路1より第3図
(A)に示すような電源同期パルスP1が出力され、この電
源同期パルスP1によりカウンタ2がセット・リセットさ
れてクロックパルス発生回路2からの第3図(B)に示す
ようなクロックパルスP2をカウントし、各カウント値の
出力端子T41〜T43より第3図(C),(D),(E)に示すよ
うな順次1/3周期ずつ位相のずれた1/3デューティのパル
スをそれぞれ出力する。これらのパルスにより発光ダイ
オードLED1〜LED6は時分割給電されて1/3周期で順次間
欠点灯可能な状態となる。このときの3進カウンタ4の
周期、すなわち例えば第3図(C)のパルスの周期は電源
同期パルスP1の周期に比べて十分小さく、電源同期パル
スP1の1周期の中で3進カウンタ4が複数回動作し、発
光ダイオードLED1〜LED6の各々は電源同期パルスP1の1
周期中に複数回点灯可能な状態となる。Next, the operation will be described in detail with reference to FIGS. 3 and 4. Figure 3 from the power supply synchronization pulse generator 1
A power supply synchronizing pulse P 1 as shown in (A) is output, the counter 2 is set / reset by this power supply synchronizing pulse P 1, and the clock pulse from the clock pulse generating circuit 2 as shown in FIG. 3 (B). P 2 is counted, and the output terminals T 41 to T 43 of the respective count values output 1/3 duty whose phases are sequentially shifted by 1/3 cycle as shown in FIGS. 3 (C), (D), and (E). Output each pulse. By these pulses, the light emitting diodes LED 1 to LED 6 are time-dividedly fed, and are brought into a state in which intermittent lighting can be sequentially performed in 1/3 cycle. Ternary period of the counter 4 at that time, that is, for example Figure 3 cycles of pulses (C) is sufficiently smaller than the period of the power-supply sync pulses P 1, ternary counter in one period of the power-supply sync pulses P 1 4 operates multiple times, and each of the light emitting diodes LED 1 to LED 6 is 1 of the power supply synchronizing pulse P 1 .
It can be turned on multiple times during the cycle.
一方、記憶部3は、記憶内容に応じて表示器制御用出力
端子T11〜T13,T21〜T23の出力状態を変化させ、例
えば表示器制御用端子T11の出力が高レベルのときは発
光ダイオードLED1が第3図(C)のパルスのタイミングで
間欠点灯し、同様に他の表示器制御用端子T12,T13,
T21〜T23のいずれかが高レベルのときは発光ダイオー
ドLED2〜LFD6が第3図(C)〜(E)のパルスのいずれかのタ
イミングで間欠点灯する。なお、間欠点灯するとはいっ
ても、その周期は非常に短いため、肉眼で見た場合連続
点灯しているように見える。On the other hand, the storage unit 3 changes the output states of the display control terminals T 11 to T 13 and T 21 to T 23 according to the stored contents, and, for example, the output of the display control terminal T 11 is at a high level. At this time, the light emitting diode LED 1 is intermittently turned on at the timing of the pulse shown in FIG. 3 (C), and similarly, the other display control terminals T 12 , T 13 ,
When any of T 21 to T 23 is at a high level, the light emitting diodes LED 2 to LFD 6 are intermittently turned on at any timing of the pulses of FIGS. 3 (C) to (E). It should be noted that even though intermittent lighting is performed, the cycle is extremely short, and therefore it appears to be continuously lighting when viewed with the naked eye.
また、記憶部3は、記憶内容に応じてスイッチ制御用端
子T31〜T33の出力状態を変化させ、例えばスイッチ制
御用端子T31の出力が高レベルのときは3進カウンタ4
の出力端子T41のパルスがアンドゲートAN31,インバー
タIN1および抵抗R7を介して両方向性3端子サイリスタ
CSR1のゲートに入力され、両方向性3端子サイリスタSC
R1がパルス点弧されて導通する。他のスイッチ制御用端
子T32,T33が高レベルのときも同様である。The storage unit 3 changes the output states of the switch control terminals T 31 to T 33 according to the stored contents. For example, when the output of the switch control terminal T 31 is at a high level, the ternary counter 4 is used.
The pulse at the output terminal T 41 of the bidirectional bidirectional 3-terminal thyristor via the AND gate AN 31 , the inverter IN 1 and the resistor R 7.
Input to the gate of CSR 1 , bidirectional 3-terminal thyristor SC
R 1 is pulse fired and becomes conductive. The same applies when the other switch control terminals T 32 and T 33 are at a high level.
ところが、商用電源Eが瞬時停電すると、正常時は第4
図(A)に示すような波形であった電源同期パルスP1が第
4図(B)に示すように立下がらず高レベル出力状態のま
まとなる。その結果、3進カウンタ4およびカウンタ5
はセット・リセットされなくなり、例えば3進カウンタ
4の出力端子T41のパルスは第4図(C)に示すように電
源同期パルスP1の1周期以上にわたって連続し、この
出力端子T41のパルスをカウンタ5が同じく1周期以上
にわたってカウントすることになり、カウンタ5はカウ
ント値が一定値以上となり、出力が高レベル状態から低
レベル状態となる。その結果、ゲート群6,7の出力が
低レベル状態となり、記憶部3からの制御信号は遮断さ
れ、発光ダイオードLED1〜LED6および両方向性3端子
サイリスタCSR1〜SCR3のゲートへの通電が停止され、
発光ダイオードLED1〜LED6が消灯するとともに両方向
性3端子サイリスタSCR1〜SCR3が遮断する。However, if the commercial power source E momentarily fails, it will be
The power supply synchronizing pulse P 1 having a waveform as shown in FIG. 4 (A) does not fall as shown in FIG. 4 (B) and remains in the high level output state. As a result, the ternary counter 4 and the counter 5
Will no longer be set and reset, for example, the output pulse of the terminal T 41 of the ternary counter 4 is continuous over FIG. 4 (C) in one period or more power-supply sync pulses P 1, as shown, the pulse of the output terminal T 41 The counter 5 also counts over one cycle or more, the count value of the counter 5 becomes a certain value or more, and the output changes from the high level state to the low level state. As a result, the outputs of the gate groups 6 and 7 become low level, the control signal from the storage unit 3 is cut off, and the light-emitting diodes LED 1 to LED 6 and the bidirectional 3-terminal thyristors CSR 1 to SCR 3 are energized. Is stopped,
Is bidirectional triode thyristor SCR 1 ~SCR 3 blocking with light emitting diodes LED 1 ~LED 6 is turned off.
上記両方向性3端子サイリスタSCR1〜SCR3の導通・遮
断によりモータ等の負荷への給電が制御される。Power supply to a load such as a motor is controlled by the conduction and interruption of the bidirectional triode thyristor SCR 1 ~SCR 3.
このように、この実施例は、6個の発光ダイオードLED1
〜LED6に時分割給電できるようにし、記憶部3からの
制御信号に応じて発光ダイオードLED1〜LED6のいずれ
かを周期的に間欠点灯させるようにしたため、発光ダイ
オードLED1〜LED6の消費電力を低減させることがで
き、電源部の負担を軽減できる。また、発光ダイオード
LED1〜LED6を時分割点灯させるための3進カウンタ4
の出力端子T41のパルスを両方向性3端子サイリスタSC
R1〜SCR3の点弧パルスとするようにしたため、別の点
弧回路が不要となり、点弧のための回路構成が簡素化さ
れ、コストダウンを達成できる。さらに、電源同期パル
スP1によりセット・リセットされるカウンタ5が3進カ
ウンタ4の出力を一定値以上カウントしたときに出力を
発生させるようにしたため、簡単で安価に瞬時停電を検
知できる。また、電源同期パルスの幅が一定以上である
ことを検出して瞬時停電と見なすことも考えられるが、
このような構成と比べても構成が簡単である。Thus, this embodiment has six light emitting diodes LED 1
~ LED 6 can be time-divided power supply, and any one of the light emitting diodes LED 1 to LED 6 is intermittently turned on in response to a control signal from the storage unit 3, so that the light emitting diodes LED 1 to LED 6 The power consumption can be reduced, and the load on the power supply unit can be reduced. Also light emitting diode
A ternary counter 4 for lighting LEDs 1 to 6 in a time division manner
Output terminal T 41 pulse is bidirectional 3-terminal thyristor SC
Since the firing pulse of R 1 to SCR 3 is used, another firing circuit is unnecessary, the circuit configuration for firing is simplified, and cost reduction can be achieved. Further, since the counter 5 set / reset by the power supply synchronizing pulse P 1 generates the output when the output of the ternary counter 4 counts a certain value or more, the instantaneous power failure can be detected easily and inexpensively. It is also possible to detect that the width of the power supply synchronization pulse is more than a certain value and consider it as an instantaneous power failure.
The configuration is simple as compared with such a configuration.
なお、上記実施例では3進カウンタ4を用いたが、発光
ダイオードLED1〜LED6の1個数に応じてn進カウンタ
(nは整数)を用いてもよい。また、実施例では3進カ
ウンタ4の出力端子T41のパルスをゲート群7に入力す
るようにしたが、クロックパルスP2を入力してもよい。In the above embodiment it was used ternary counter 4, n-ary counter according to one the number of the light emitting diodes LED 1 ~LED 6 (n is an integer) may be used. Further, in the embodiment, the pulse of the output terminal T 41 of the ternary counter 4 is input to the gate group 7, but the clock pulse P 2 may be input.
発明の効果 この発明によれば、表示器を間欠点灯させて表示器の消
費電力を低減して電源部の負担を軽減することができる
とともに、表示器を間欠点灯させるその回路を半導体ス
イッチ素子の点弧に共用することができ、特別な点弧回
路は不要で、点弧のための回路構成が簡素化され、コス
トダウンを図ることができる。しかも、瞬時停電検出用
カウンタでカウンタの出力をカウントする構成により、
瞬時停電を簡単で安価な構成で検出することができる。EFFECTS OF THE INVENTION According to the present invention, the display can be intermittently lit to reduce the power consumption of the display to reduce the load on the power supply unit, and the circuit for intermittently illuminating the display can be provided as a semiconductor switch element. It can be commonly used for ignition, a special ignition circuit is not required, the circuit configuration for ignition is simplified, and the cost can be reduced. Moreover, with the configuration that counts the output of the counter with the instantaneous power failure detection counter,
Instantaneous power failure can be detected with a simple and inexpensive configuration.
第1図はこの発明の一実施例の表示制御兼用半導体スイ
ッチ素子制御回路のブロック図、第2図はその要部具体
回路図、第3図(A)〜(E)および第4図(A)〜(C)は同じく
その各部の波形図である。 1……電源同期パルス発生回路、2……クロックパルス
発生回路、3……記憶部、4……3進カウンタ、5……
カウンタ、6〜8……ゲート群、10……表示器群、1
1……半導体スイッチ素子群FIG. 1 is a block diagram of a display control / semiconductor switch element control circuit according to an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of its essential parts, FIGS. 3 (A) to (E) and FIG. 4 (A). ) To (C) are waveform charts of the respective parts. 1 ... Power supply synchronization pulse generation circuit, 2 ... Clock pulse generation circuit, 3 ... Storage unit, 4 ... Ternary counter, 5 ...
Counters, 6 to 8 ... Gate group, 10 ... Display group, 1
1 ... Semiconductor switch element group
───────────────────────────────────────────────────── フロントページの続き (72)発明者 玉江 貞之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭58−89064(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Sadayuki Tamae 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) Reference JP-A-58-89064 (JP, A)
Claims (1)
発生回路と、この電源同期パルスより周波数の高いクロ
ックパルスを発生するクロックパルス発生回路と、前記
電源同期パルスでセット・リセットされて前記クロック
パルスを一定数カウントする毎に出力を発生するカウン
タと、このカウンタの出力に応じて点灯する表示器と、
前記カウンタの出力に応じて点弧されて導通する半導体
スイッチ素子と、前記カウンタの出力をカウントし、こ
のカウント値が所定値を越えたときに出力を発生する瞬
時停電検出用カウンタと、この瞬時停電検出用カウンタ
の出力に応答して前記カウンタの出力が前記表示器およ
び半導体スイッチ素子に供給されるのを遮断する遮断手
段とを備えた表示制御兼用半導体スイッチ素子制御回
路。1. A power supply synchronization pulse generation circuit for generating a power supply synchronization pulse, a clock pulse generation circuit for generating a clock pulse having a frequency higher than this power supply synchronization pulse, and the clock pulse set / reset by the power supply synchronization pulse. A counter that generates an output each time a certain number of is counted, and a display that lights according to the output of this counter,
A semiconductor switch element that is ignited in accordance with the output of the counter and becomes conductive, an instantaneous power failure detection counter that counts the output of the counter and generates an output when the count value exceeds a predetermined value, and this instantaneous A display control / semiconductor switch element control circuit, comprising: a shutoff means for shutting off the output of the counter from being supplied to the display and the semiconductor switch element in response to the output of the power failure detection counter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57160167A JPH0636667B2 (en) | 1982-09-14 | 1982-09-14 | Display switching semiconductor switch element control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57160167A JPH0636667B2 (en) | 1982-09-14 | 1982-09-14 | Display switching semiconductor switch element control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5950770A JPS5950770A (en) | 1984-03-23 |
| JPH0636667B2 true JPH0636667B2 (en) | 1994-05-11 |
Family
ID=15709298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57160167A Expired - Lifetime JPH0636667B2 (en) | 1982-09-14 | 1982-09-14 | Display switching semiconductor switch element control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636667B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS635797A (en) * | 1986-06-27 | 1988-01-11 | 日本建鐵株式会社 | Operational control of washing machine |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5889064A (en) * | 1981-11-19 | 1983-05-27 | Matsushita Electric Works Ltd | Display circuit for control phase |
-
1982
- 1982-09-14 JP JP57160167A patent/JPH0636667B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5950770A (en) | 1984-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5916719B2 (en) | discharge lamp starting device | |
| GB1511237A (en) | Circuits for operating electric discharge lamps | |
| US4350903A (en) | Electronic light switch | |
| JPH0636667B2 (en) | Display switching semiconductor switch element control circuit | |
| US3376472A (en) | Thyristor switching means for flashing electrical lamps | |
| US4329628A (en) | Relaxation oscillator type spark generator | |
| US4355264A (en) | Starter circuit for discharge lamp | |
| US4259615A (en) | Photographic flash device | |
| GB1499461A (en) | Electronic flash | |
| EP0405415B1 (en) | Warning system for an engine | |
| JPS5950769A (en) | control circuit | |
| JPS5949590A (en) | Display | |
| JP3184554B2 (en) | Lighting control device | |
| RU2064875C1 (en) | Device for testing functionality and switching incandescent filaments of two-filament lamp of traffic light | |
| US6313618B1 (en) | Method for controlling the dissipation of an electric signal and implementing device | |
| SU144248A1 (en) | Device for controlling the process of seam contact welding | |
| KR820001675B1 (en) | Light control apparatus | |
| SU410563A1 (en) | ||
| JP2816185B2 (en) | Engine warning and stopping device | |
| JPH06624Y2 (en) | Ignition device for internal combustion engine | |
| SU1764129A2 (en) | Power supply for non-linear load | |
| SU767910A1 (en) | Device for phase control of thyristors | |
| JPH04259670A (en) | Failure sensing device for ignition device for internal combustion engine | |
| JPS61163413A (en) | Controller | |
| SU1580316A1 (en) | Device for forced switching on of electromagnetic mechanism |