JPH0638430B2 - Method of manufacturing thin film transistor - Google Patents
Method of manufacturing thin film transistorInfo
- Publication number
- JPH0638430B2 JPH0638430B2 JP60073492A JP7349285A JPH0638430B2 JP H0638430 B2 JPH0638430 B2 JP H0638430B2 JP 60073492 A JP60073492 A JP 60073492A JP 7349285 A JP7349285 A JP 7349285A JP H0638430 B2 JPH0638430 B2 JP H0638430B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- cdse
- film
- oxidizing atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタ、特に半導体膜としてセレ
ン化カドミウム膜(以下、CdSe膜と称する)を用い
た薄膜トランジスタの製造方法に関するものである。TECHNICAL FIELD The present invention relates to a method for manufacturing a thin film transistor, particularly a thin film transistor using a cadmium selenide film (hereinafter referred to as a CdSe film) as a semiconductor film.
近年、半導体製造技術の進歩に伴つて薄膜トランジスタ
をたとえばデイスプレイ用のスイツチング素子として応
用する試みがなされている。この薄膜トランジスタとし
ては種々の構造のものがあるが、CdSe膜を用いた逆
スタガード型が広く使用され、その基本構造を第4図に
示す。In recent years, as semiconductor manufacturing technology has advanced, attempts have been made to apply thin film transistors as switching elements for displays, for example. There are various structures of this thin film transistor, but an inverted staggered type using a CdSe film is widely used, and its basic structure is shown in FIG.
この逆スタガード型薄膜トランジスタは、第4図に示す
ように、絶縁性のガラス基板1上に順次積層して形成さ
れたゲート電極2,ゲート絶縁膜3,半導体膜としての
CdSe膜4と、この膜4に対し所定の間隔をおいて形
成されたソースおよびドレイン電極5,6とから構成さ
れるもので、これらソース,ドレイン電極5,6間のC
dSe膜4中に流れる電流をゲート電極2の電圧により
制御する一種の電界効果形トランジスタとして知られて
いる。As shown in FIG. 4, this inverted staggered thin film transistor has a gate electrode 2, a gate insulating film 3, a CdSe film 4 as a semiconductor film, and a CdSe film 4 as a semiconductor film, which are sequentially stacked on an insulating glass substrate 1. 4 and the source and drain electrodes 5 and 6 which are formed at a predetermined interval with respect to 4, and C between the source and drain electrodes 5 and 6 is formed.
It is known as a kind of field effect transistor in which the current flowing in the dSe film 4 is controlled by the voltage of the gate electrode 2.
ところが、このような従来の逆スタガード型薄膜トラン
ジスタでは、CdSe膜4上にパツシベーシヨン膜とし
てのオーバコート層が被着形成されていないため、薄膜
トランジスタの電気的特性が周囲の温度や湿度の影響を
受けやすく使用条件が著しく限定されていた。そのた
め、第4図に示す薄膜トランジスタ素子の形成後、この
素子をN2のような非酸化雰囲気中でアニールしたう
え、CdSe膜4上に例えばスパツタ法,電子ビーム蒸
着法、プラズマCVD法などによりSiO2,A2O3
などの絶縁物を被着させてオーバーコート層を形成した
ものもあるが、薄膜トランジスタの電気的特性が劣化し
てしまうという欠点を有していた。すなわち、従来の方
法で形成していた逆スタガード型CdSe薄膜トランジ
スタでは、非酸化雰囲気中でのアニール後、CdSe膜
4上にオーバーコート層を形成すると、このCdSe膜
を高抵抗化している該CdSe膜中の酸素がオーバーコ
ート層中にゲツタリングされてCdSe膜は低抵抗とな
り、たとえば薄膜トランジスタをスイツチング素子用ト
ランジスタとして使用する場合などにオフ(OFF)抵抗が
極端に小さくなり、実用に供し得ないという欠点があつ
た。However, in such a conventional inverted staggered thin film transistor, since the overcoat layer as the passivation film is not formed on the CdSe film 4, the electrical characteristics of the thin film transistor are easily affected by the ambient temperature and humidity. The conditions of use were extremely limited. Therefore, after the thin film transistor element shown in FIG. 4 is formed, the element is annealed in a non-oxidizing atmosphere such as N 2 and then SiO 2 is deposited on the CdSe film 4 by, for example, a sputtering method, an electron beam evaporation method, a plasma CVD method or the like. 2 , A 2 O 3
There is also a type in which an overcoat layer is formed by depositing an insulating material such as, but it has a drawback that the electrical characteristics of the thin film transistor are deteriorated. That is, in the inverted staggered CdSe thin film transistor formed by the conventional method, when an overcoat layer is formed on the CdSe film 4 after annealing in a non-oxidizing atmosphere, the CdSe film has a high resistance. Oxygen in the film is gettered in the overcoat layer and the resistance of the CdSe film becomes low. For example, when the thin film transistor is used as a transistor for a switching element, the off resistance becomes extremely small, and it cannot be put to practical use. I got it.
本発明は以上の点に鑑みてなされたもので、その目的は
良好な特性をもつ薄膜トランジスタの製造方法を提供す
ることにある。The present invention has been made in view of the above points, and an object thereof is to provide a method of manufacturing a thin film transistor having good characteristics.
本発明に係る薄膜トランジスタの製造方法は、絶縁基板
上に半導体膜を露出させて薄膜トランジスタ素子を形成
し、次いでこの薄膜トランジスタ素子を空気あるいは酸
素と窒素の混合ガスなどの酸化雰囲気中でアニールした
後、前記半導体膜上の表面に該半導体膜を保護すべく絶
縁物からなるオーバーコート層を被着形成し、さらに非
酸素雰囲気中でアニールすることを特徴とするものであ
る。A method of manufacturing a thin film transistor according to the present invention, a thin film transistor element is formed by exposing a semiconductor film on an insulating substrate, and then the thin film transistor element is annealed in an oxidizing atmosphere such as air or a mixed gas of oxygen and nitrogen, and then, This method is characterized in that an overcoat layer made of an insulating material is deposited on the surface of the semiconductor film to protect the semiconductor film, and then annealed in a non-oxygen atmosphere.
本発明の方法においては、薄膜トランジスタ素子を酸化
雰囲気中でアニールしたうえ、その露出した半導体膜の
表面にオーバーコート層を被着形成することにより、こ
の酸化雰囲気でのアニールによつて形成された半導体膜
表面の酸化物がオーバーコート層による酸素のゲツタリ
ングを防ぐ働きを奏することを見い出したものである。In the method of the present invention, the thin film transistor element is annealed in an oxidizing atmosphere, and then an overcoat layer is deposited on the exposed surface of the semiconductor film to form a semiconductor formed by the annealing in the oxidizing atmosphere. It was found that the oxide on the film surface has a function of preventing gettering of oxygen by the overcoat layer.
以下、本発明を図面に示す実施例に基いて詳細に説明す
る。Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.
第1図は本発明の一実施例による逆スタガード型薄膜ト
ランジスタの製造方法を示す断面図であり、第4図と同
一符号は同一または相当部分を示す。この実施例では、
まずガラス基板1上に例えば厚さ500ÅのAからなる
ゲート電極2を所定形状で形成したうえ、このゲート電
極2を含む全面に例えば厚さ3000ÅのSiO2からなる
ゲート絶縁膜3を形成する。次いで、半導体膜として例
えば2000Åの厚さを有するCdSe膜4を前記ゲート絶
縁層3上のゲート電極2と対向する領域に選択的に形成
する。次にCdSe膜4上に前記ゲート電極2の幅に相
当する間隔をおいて例えば厚さ700ÅのCrからなるソ
ースおよびドレイン電極5,6を被着形成することによ
り、このCdSe膜4の一部が露出した薄膜トランジス
タ素子が形成される。次いで、前記ソースおよびドレイ
ン電極5,6の形成後、例えば空気中の酸化雰囲気で35
0〜450℃、数分〜数時間、代表的な例では400℃、30
分のアニールを行ない上記薄膜トランジスタ素子をアニ
ールする。しかる後、前記CdSe膜4上に例えば厚さ
2000ÅのSiO2からなるオーバーコート層7を被着形
成することにより、第1図に示すような逆スタガード型
薄膜トランジスタを作製したものである。なお、オーバ
ーコート層7をスパツタ法,電子ビーム蒸着法,プラズ
マCVD法などで形成する場合、その被膜時にCdSe
膜4がダメージを受け特性が劣化するので、オーバーコ
ート層形成後、N2のような非酸化雰囲気で350〜500
℃、数分〜数時間、代表的な例では450℃,30分のア
ニールを行なう必要がある。FIG. 1 is a sectional view showing a method of manufacturing an inverted staggered type thin film transistor according to an embodiment of the present invention, and the same reference numerals as those in FIG. 4 indicate the same or corresponding portions. In this example,
First, a gate electrode 2 made of A having a thickness of 500 Å is formed in a predetermined shape on a glass substrate 1, and a gate insulating film 3 made of SiO 2 having a thickness of 3000 Å is formed on the entire surface including the gate electrode 2. Then, as a semiconductor film, a CdSe film 4 having a thickness of 2000 Å, for example, is selectively formed in a region on the gate insulating layer 3 facing the gate electrode 2. Next, the source and drain electrodes 5 and 6 made of Cr having a thickness of 700 Å, for example, are formed on the CdSe film 4 at intervals corresponding to the width of the gate electrode 2 to form a part of the CdSe film 4. A thin film transistor element having an exposed portion is formed. Then, after forming the source and drain electrodes 5 and 6, for example, in an oxidizing atmosphere in air,
0 to 450 ° C, several minutes to several hours, 400 ° C, 30 in a typical example
Then, the thin film transistor element is annealed. Then, on the CdSe film 4, for example, a thickness of
The reverse staggered thin film transistor as shown in FIG. 1 was produced by depositing an overcoat layer 7 of 2000 Å made of SiO 2 . When the overcoat layer 7 is formed by a sputtering method, an electron beam evaporation method, a plasma CVD method, or the like, CdSe is formed at the time of forming the film.
Since the film 4 is damaged and the characteristics are deteriorated, after forming the overcoat layer, 350 to 500 in a non-oxidizing atmosphere such as N 2.
It is necessary to anneal at a temperature of several minutes to several hours, typically 450 ° C. for 30 minutes.
第2図はこのようにして形成された本発明にる薄膜トラ
ンジスタについて、ゲート電極に印加するゲート電圧V
G(VG=0,20V)をパラメータとしたときのドレイ
ン電圧VDに対するドレイン電流IDを測定した結果を
示す特性図であり、この第2図と対応する従来例による
特性図を第3図に示す。ここで、第3図は上述した従来
のソースおよびドレイン電極形成後、N2のような非酸
化雰囲気中で350〜400℃,数分〜数時間の条件でアニー
ルしたうえCdSe膜上にオーバーコート層を被着形成
した逆スタガード型薄膜トランジスタについてドレイン
電圧VDに対するドレイン電流IDを測定したときの特
性図であり、同図よりわかるように、オフ電流((VG
=0V)はmAオーダーであり、例えばスイツチング素
子用としては実用に供し得ないものである。これに対
し、本実施例による薄膜トランジスタは、第2図より明
らかなように、従来のものに比べて良好な飽和特性が得
られており、オフ電流(VD=10V,VG=0V)は2
nA、オン電流(VD=10V,VG=20V)は120μA
であり、オン/オフ比は104以上である。この値は例
えばマトリクス・デイスプレイのスイツチング素子用ト
ランジスタとして使用するのに十分な値である。FIG. 2 shows the gate voltage V applied to the gate electrode of the thin film transistor according to the present invention thus formed.
FIG. 3 is a characteristic diagram showing a result of measuring a drain current I D with respect to a drain voltage V D when G (V G = 0, 20 V) is used as a parameter, and a characteristic diagram according to a conventional example corresponding to FIG. Shown in the figure. Here, FIG. 3 shows that after the above-mentioned conventional source and drain electrodes are formed, they are annealed in a non-oxidizing atmosphere such as N 2 at 350 to 400 ° C. for several minutes to several hours and then overcoated on the CdSe film. a characteristic diagram obtained when measuring a drain current I D with respect to the drain voltage V D on the reverse staggered thin film transistor deposited form a layer, as can be seen from the figure, the off-current ((V G
= 0 V) is on the order of mA, and cannot be put to practical use for a switching element, for example. On the other hand, as is clear from FIG. 2, the thin film transistor according to the present example has better saturation characteristics than the conventional one, and the off current (V D = 10 V, V G = 0 V) is Two
nA, ON current (V D = 10V, V G = 20V) is 120μA
And the on / off ratio is 10 4 or more. This value is sufficient for use as a transistor for a switching element of a matrix display, for example.
このように本発明による薄膜トランジスタが良好な特性
を示す理由につき考察すると、酸化雰囲気でのアニール
がオーバーコート層による酸素のゲツタリングをなぜ防
ぐかについては明確ではないが、酸化雰囲気でのアニー
ル後にCdSe膜表面をオージエ分析で調べたところC
rとOが検出され、非酸化雰囲気でアニールした試料で
はCdSe膜表面にはCrとOはほとんど検出されなか
つた。この結果から、酸化雰囲気でのアニールによつて
形成されたCdSe膜表面のCr酸化物がオーバーコー
ト層による酸素のゲツタリングを防ぐようなバリヤーと
して働いているのではないかと推定される。Considering the reason why the thin film transistor according to the present invention exhibits good characteristics in this way, it is not clear why annealing in an oxidizing atmosphere prevents gettering of oxygen by the overcoat layer, but after annealing in an oxidizing atmosphere, the CdSe film is not clear. When the surface was examined by Auger analysis, C
r and O were detected, and Cr and O were hardly detected on the surface of the CdSe film in the sample annealed in the non-oxidizing atmosphere. From this result, it is presumed that the Cr oxide on the surface of the CdSe film formed by the annealing in the oxidizing atmosphere may act as a barrier for preventing the gettering of oxygen by the overcoat layer.
なお、上述した実施例では半導体膜としてCdSe膜を
用いた逆スタガード型薄膜トランジスタに適用した場合
について示したが、本発明はこれに限定されるものでは
なく、CdSe膜以外の半導体膜を用いたり、あるいは
逆スタガード型以外のものであつても同様に適用できる
ことはいうまでもない。In addition, in the above-described embodiment, the case of applying to the inverted staggered thin film transistor using the CdSe film as the semiconductor film is shown, but the present invention is not limited to this, and a semiconductor film other than the CdSe film may be used, Needless to say, the same applies to other types than the inverted staggered type.
以上説明したように本発明に係る薄膜トランジスタの製
造方法によれば、酸化雰囲気中で薄膜トランジスタ素子
をアニールした後、その素子の露出した半導体膜上にオ
ーバーコート層を被着形成し、さらに非酸素雰囲気中で
アニールすることにより、良好な特性をもつ薄膜トラン
ジスタを得ることができる効果がある。As described above, according to the method for manufacturing a thin film transistor of the present invention, after annealing the thin film transistor element in an oxidizing atmosphere, an overcoat layer is formed on the exposed semiconductor film of the element, and a non-oxygen atmosphere is further applied. By annealing in the inside, it is possible to obtain a thin film transistor having good characteristics.
第1図は本発明に係る薄膜トランジスタの製造方法の一
実施例を示す断面図、第2図は本発明による薄膜トラン
ジスタのドレイン電圧,ドレイン電流特性図、第3図は
従来による薄膜トランジスタのドレイン電圧,ドレイン
電流特性図、第4図は通常周知の逆スタガード型薄膜ト
ランジスタの基本構造を示す断面図である。 1……ガラス基板、2……ゲート電極、3……ゲート絶
縁膜、4……CdSe膜(半導体膜)、5……ソース電
極、6……ドレイン電極、7……オーバーコート層。FIG. 1 is a sectional view showing an embodiment of a method of manufacturing a thin film transistor according to the present invention, FIG. 2 is a drain voltage / drain current characteristic diagram of a thin film transistor according to the present invention, and FIG. 3 is a drain voltage / drain of a conventional thin film transistor. FIG. 4 is a sectional view showing the basic structure of a generally known inverted staggered thin film transistor. 1 ... Glass substrate, 2 ... Gate electrode, 3 ... Gate insulating film, 4 ... CdSe film (semiconductor film), 5 ... Source electrode, 6 ... Drain electrode, 7 ... Overcoat layer.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下条 徳英 三重県伊勢市上野町字和田700番地 伊勢 電子工業株式会社内 (56)参考文献 特開 昭57−109377(JP,A) ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Tokuhide Shimojo 700 Wada, Ueno Town, Ise City, Mie Prefecture, Ise Denshi Kogyo Co., Ltd. (56) Reference JP-A-57-109377 (JP, A)
Claims (2)
ランジスタ素子を形成する工程と、次いで前記薄膜トラ
ンジスタ素子を酸化雰囲気中でアニールする工程と、前
記半導体膜上にオーバーコート層を被着形成する工程
と、しかる後前記薄膜トランジスタを非酸化雰囲気中で
アニールする工程とを具備することを特徴とする薄膜ト
ランジスタの製造方法。1. A step of forming a thin film transistor element by exposing a semiconductor film on an insulating substrate, a step of annealing the thin film transistor element in an oxidizing atmosphere, and an overcoat layer deposited on the semiconductor film. A method of manufacturing a thin film transistor, comprising: a step of annealing the thin film transistor in a non-oxidizing atmosphere.
とを特徴とする特許請求の範囲第1項記載の薄膜トラン
ジスタの製造方法。2. The method of manufacturing a thin film transistor according to claim 1, wherein the semiconductor film is a cadmium selenide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60073492A JPH0638430B2 (en) | 1985-04-09 | 1985-04-09 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60073492A JPH0638430B2 (en) | 1985-04-09 | 1985-04-09 | Method of manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61232674A JPS61232674A (en) | 1986-10-16 |
| JPH0638430B2 true JPH0638430B2 (en) | 1994-05-18 |
Family
ID=13519819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60073492A Expired - Lifetime JPH0638430B2 (en) | 1985-04-09 | 1985-04-09 | Method of manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638430B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589429B2 (en) * | 1977-08-30 | 1983-02-21 | シャープ株式会社 | Matrix type liquid crystal display device |
| JPS5919339B2 (en) * | 1977-08-30 | 1984-05-04 | シャープ株式会社 | Matrix type liquid crystal display device |
-
1985
- 1985-04-09 JP JP60073492A patent/JPH0638430B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61232674A (en) | 1986-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716660B2 (en) | Method for fabricating a wiring line assembly for a thin film transistor array panel substrate | |
| US20190123207A1 (en) | Thin film transistor | |
| US4847211A (en) | Method of manufacturing semiconductor devices and product therefrom | |
| JPH0638430B2 (en) | Method of manufacturing thin film transistor | |
| Kallfass et al. | High voltage thin film transistors manufactured with photolithography and with Ta2O5 as the gate oxide | |
| JPH023308B2 (en) | ||
| JPH0740607B2 (en) | Method of manufacturing thin film transistor | |
| JPS62268161A (en) | Thin-film transistor element | |
| JPH01268060A (en) | Thin film transistor | |
| JPS61105870A (en) | Manufacturing method of thin film transistor | |
| JPS59189676A (en) | Semiconductor device | |
| JPH0763060B2 (en) | Method for manufacturing semiconductor device | |
| Emmanuel et al. | Barrier formation in lead-based tunnel junctions studied by surface techniques | |
| DE2548903A1 (en) | Semiconductor memory element - of long stability with differential insulating layers in field effect structure (NL040576) | |
| US4877968A (en) | Thin layer EL panel | |
| JPS62124530A (en) | Liquid crystal display element | |
| EP0450077A1 (en) | Thin-film electroluminescent element and method of manufacturing the same | |
| JPS61284966A (en) | Thin film transistor | |
| JPS63172469A (en) | Thin film transistor | |
| JPS6081870A (en) | Manufacture of thin film transistor | |
| JPS5832469A (en) | Semiconductor device and its manufacturing method | |
| Eguizabal-Rivas | Tantalum pentoxide, a non conventional gate insulator for MOS devices | |
| JPS58196049A (en) | Manufacture of thin film transistor | |
| JPS6281060A (en) | Thin film transistor | |
| JPS61242077A (en) | Manufacture of thin-film transistor |