JPH0638501B2

JPH0638501B2 - 不揮発性半導体メモリ装置

Info

Publication number: JPH0638501B2
Application number: JP55003251A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1980-01-14
Filing date: 1980-01-14
Publication date: 1994-05-18
Anticipated expiration: 2009-05-18
Also published as: JPS56100474A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＭＥＳ−ＦＥＴ（ショットキ障壁を利用した
金属−半導体構造を有する電界効果トランジスタ）とＭ
ＩＳ−ＦＥＴ（金属−絶縁物−半導体構造を有する絶縁
ゲイト型電界効果トランジスタ）との特徴を兼ね備えた
ものであって、この新たに発明したディプレッション領
域制御型電界効果トランジスタ（以下、ＤＩＳ−ＦＥＴ
と称する）を用いて構成した不揮発性半導体メモリ装置
に関する。

〔発明の概要〕

本発明不揮発性半導体メモリ装置に適用する前記ＤＩＳ
−ＦＥＴは、従来のＭＩＳ−ＦＥＴが単にその素子の大
きさを微細化していったが、ソース、ドレイン間をオフ
状態で不本意に流れてしまうリーク電流が発生するショ
ートチャネル効果よりそのパターンをスケールダウン
（微細化）できない限界すなわち０．１〜１μのチャネ
ル長を有するＭＩＳ−ＦＥＴと同等またはそれ以上のス
ピードを有するものであり、従来には見られない効果を
有する半導体装置である。

本発明不揮発正メモリ装置に用いる前記ＤＩＳ−ＦＥＴ
は、その基本的な特徴として、低電圧動作を行なうこ
と（０．１〜２Ｖ）、バルクモビリティ（μ_ｅ〜1500
cm²/VS，μ_ｉ〜500cm²/VS ）を利用し従来より知られて
いる表面移動度が支配的なＭＩＳ−ＦＥＴより３〜６倍
の速度を同一パターン、スケールにて有する、空乏層
障壁をゲイト電極の仕事関数または不純物レベルにより
制御すること、ＭＥＳ−ＦＥＴに比べて相補型を同一
基板上に製造できること、絶縁膜に窒化珪素を用いる
ことによりＭＥＳ−ＦＥＴに比べて高信頼性、耐熱性を
有すると、セルフアライン型であり従来よりのＭＩＳ
−ＦＥＴの特徴をそのまま利用できること、バルクの
多数キャリアを利用するため、チャネル長が０．１μｍ
にすることもでき、またサブスレッシュホールド電流の
リークがきわめて少ないこと、システム設計に公知の
ＬＳＩ技術、ＣＡＤ技術がそのまま応用できること、
ＤＩＳ−ＦＥＴの領域の耐熱性を有するため多層配線が
可能なこと、不揮発性ＲＡＭへの応用が可能であるこ
と、があげられる。

以上のこれまでのＩＣ、ＬＳＩ、ＶＬＳＩ業界も望んで
いた多くの特徴をすべて兼ね備えることができるという
きわめて大きな効果を有する。

〔従来の技術及びその問題点〕

従来、本発明不揮発性半導体メモリ装置に用いるＤＩＳ
−ＦＥＴと比較的相似の構造を有するトラジスタとして
ＭＥＳ−ＦＥＴが知られている。これを第１図にその縦
断面図を示している。

第１図に示すＭＥＳ−ＦＥＴにおいて、基板半導体
（１）は逆導電型のシリコン半導体領域（２）をソース
（５）ドレイン（６）よりもライトドーピングのイオン
注入法により作成する。さらにこの半導体領域（２）に
対し白金（３）のショットキ障壁を作る。このショット
キ障壁により半導体領域中に空乏層を作りソース（５）
からドレイン（６）に流れる電流を制御しようとするも
のである。

しかし、このＭＥＳ−ＦＥＴ構造において、白金が直接
シリコン半導体半導体領域（２）に接するため、製造ば
らつきを有する。さらに、従来はＰチャネル型ができな
い。加えて耐熱性がない。電極（３）とソース（５）、
ドレイン（６）がショートしやすいため空隙（６０）が
設けなければならない等の多くの欠点があった。

〔本発明が解決すべき課題〕

本発明不揮発性半導体メモリ装置は、前記ＭＥＳ−ＦＥ
Ｔの有する低電圧動作、バルクモビリティを利用してい
るという特徴を生かしつつ前記欠点を除去しようとした
ＤＩＳ−ＦＥＴを用いて構成した不揮発性半導体メモリ
装置を提供する点にある。

〔実施例〕第２図は、本発明不揮発性半導体メモリ装置に用いるＤ
ＩＳ−ＦＥＴの第１の例の縦断面図を示している。

第２図において、半導体例えば珪素（結晶方位（100）
のＰ⁻（ρ≧10Ωcm以上）型を基板（１）として用い
た。さらにこの上面を選択的に窒化珪素等によりマスク
をし、公知の高圧（約10〜15気圧）で800 〜1000℃にて
０．５〜２μｍの厚さに選択酸化をしてフィールド絶縁
物（７）を形成させた。さらにこの基板にＰ型領域（１
０）を０．３〜１μｍの厚さにイオン注入法を用いて形
成せしめ、加えてこの上面に半導体領域（２）を50〜30
00Å特に100 〜500 Åの厚さに第２回目のイオン注入法
を用いて作製した。この半導体領域（２）は空乏層を作
りその空乏層はその下面すなわち半導体領域（２）とＰ
型領域（１０）の接合面にまで容易に電極の電位により
拡がり得る程度にライトドープでなければならない。そ
の不純物濃度は10¹⁴〜３×10¹⁶cm^-3に制御した。さらに
ソース（５）、ドレイン（６）を第３のイオン注入によ
り10¹⁷〜10¹⁹cm^-3の濃度に作製した。この一対の不純物
領域間は、０．１〜１μｍの距離とした。ソース
（５）、ドレイン（６）の製造は、半導体領域（２）及
びその下側のノーマリオフの状態で例えば０．１〜１μ
ｍとチャネル長を短くしたソース、ドレイン間に不本意
の10^-9〜10^-12Aのオーダの前記リーク電流が流れてしま
うショートチャネル効果の発生を予防する半導体層（１
０）の作製とその順序を変更してもよい。

このＤＩＳ−ＦＥＴにおいては、この半導体層の表面を
十分清浄にした後、この上面に窒化珪素被膜を２〜200
Åの厚さに形成させた。この窒化珪素の作製は以下の２
つを使用した。すなわちプラズマ窒化法を用いることが
できる。このプラズマ窒化法は、この半導体を０．１〜
10torrの圧力の雰囲気にひたし、この雰囲気をアンモニ
ア（NH₃）または窒素（N₂）と水素（H₂）との混合気体
にひたし、加えてこの気体を５〜5000ＭＨ_ｚ例えば、１
３．５６ＭＨ_ｚにて誘導プラズマ化した。反応性窒化物
気体を化学的に活性にして半導体表面を窒化したもので
ある。

半導体基板の温度を室温〜300 ℃にて２〜30Åの膜厚
が、300 〜800 ℃において20〜200 Åの膜厚を得ること
ができる。

前記ＤＩＳ−ＦＥＴは、かかる窒化珪素膜を用い、この
窒化被膜トンネル電流を流しうる程度に薄くても実質的
にＭＩＳ−ＦＥＴの変形としてのＤＩＳ−ＦＥＴとして
作用しうることが大きな特徴である。

かかるプラズマ窒化法において形成される被膜はSi₃N₄
の構成を有する窒化珪素膜となるが、半導体表面にナチ
ュラル・オキサイドが存在する場合は、SiO_xN_yの構成に
なる。

プラズマ窒化法ではなくイオン注入法により半導体の表
面近傍に窒化を注入して窒化被膜を作ってもよい。

さらにかかる絶縁膜ではなく、半絶縁膜を用いることも
できる。半絶縁膜は半導体表面上に0.001 〜1torr の圧
力にてSiH₄/NH₃/H₂ ＝1/0.5 〜10/0〜50の割合にて混合
し半導体上の被形成面上に気相成長(500〜800 ℃) させ
た。またプラズマ気相法（室温〜500 ℃）により２〜10
0 Åの膜厚に形成してもよい。かかる場合はSi₃N_4-x(0.
5＜X4)であり、半絶縁膜が形成された。

前記ＤＩＳ−ＦＥＴにおいては、かかる絶縁膜の存する
界面準位密度は３×10¹⁰cm^-2以下、特に１×10¹⁰cm^-2以
下であり、界面電荷によるV_TH のドリフトは０．１Ｖ以
下特に0.01V 以下であることがきわめて重要である。

界面準位が大きい場合は、この準位により基板半導体に
発生させるエネルギバンドの曲がりの方が電極によるそ
れを上まわり、Ｃ／ＤＩＳ−ＦＥＴ（相補型ＤＩＳ−Ｆ
ＥＴ）構成等が作りにくくなってしまう。

前記ＤＩＳ−ＦＥＴの例においては、かかる絶縁または
半絶縁膜（８）上に次の工程としてホウ素を10¹⁸cm^-3以
上ドープした半導体を減圧気相法またはプラズマ気相法
により、0.03〜０．３μｍ特に０．１μｍの厚さに形成
して電極（９）を得た。

前記ＤＩＳ−ＦＥＴの例においては、Ｎチャネルである
ため電極（９）をＰ型にした。そして、その電極直下の
半導体領域（２）には電極（９）に電圧を加えない状態
にて空乏層（１１）(DEPLATION LAYER) が発生する。こ
の空乏層の下面は、その下側（半導体領域の底面）にま
で至っているため、ノーマリ・オフ状態を作ることが重
要である。

さらに、前記ＤＩＳ−ＦＥＴの例においては、絶縁また
は半絶縁膜（８）を窒化珪素にて作製したため、その不
純物に対するきわめてすくれたマスク作用により電極中
のホウ素は、半導体領域（８）の上表面にまで拡散等に
より至っていない。さらに、この不純物が窒化珪素中に
入っていないため、この被膜中の電気伝導は、その膜厚
が薄いためによるトンネル電流またはフロアノードハイ
ム電流によるリーク電流のみであり、その電流値がばら
つくことはなかった。絶縁または半絶縁膜（８）が２〜
200 Å特に30〜80Åと薄いため、初めてゲイト電極の仕
事関数の電位をそのまま半導体領域に及ぼすことができ
た。

特に、この絶縁膜または半絶縁膜（８）が２〜２００
Å、特に３０〜８０Åとしたのは、第５図に示した関係
があるからである。特にゲイト絶縁膜の厚さを可変に
し、半導体電極をＰ^＋型として、Ｎチャネル型ＤＩＳ−
ＦＥＴにおいて、基板のチャネル形成領域の不純物濃度
をＮ⁻の５×１０¹⁵cm^-3とした場合、ゲイト電極のフェ
ルミレベルと基板のフェルミレベルとは０．８Ｖの差が
ある。この差を無くすべく半導体表面のエネルギバンド
が曲がり、お互いの差を無くそうとする。結果として半
導体内部と半導体表面との差は大きい。

しかし、ゲイト電極と半導体表面との間には絶縁膜を介
すると、その厚さが厚くなるにつれてこの誘電体の部分
で電位降下が生じ、結果として半導体の表面でのエネル
ギバンドの曲がりが小さくなる。第５図にこの関係を示
す。

即ち、この厚さの関係より半導体の表面でのエネルギバ
ンドを実用上さしつかえない範囲で曲げるには、２００
Å以下の特に８０Å以下にすると０．３Ｖ以上の差を作
ることができる。しかしその厚さが薄すぎるとゲイト電
極と基板との間にトンネル電流が流れすぎてしまうた
め、トンネル電流が流れない範囲の３０Å以上となれば
よいことが判明した。この厚さは、本発明において界面
準位密度が３×１０¹⁰ｃｍ^-3以下でこの準位の影響が十
分少ないことによって初めて成就できることは明らかで
ある。

前記ＤＩＳ−ＦＥＴの例において絶縁または半絶縁膜
（８）にピンホールがある場合は、そのピンホールを通
じて電極の不純物が半導体領域の上部に拡散し、そこで
PN接合を作る。この場合は局部的に作られたいわゆる接
合型ＦＥＴ(JUNCTION TYPE FETまたはJFET) ができる。
このため空乏層のひろがりに局部性が発生してしまい周
波数特性が悪くなる。しかし、この構造ＤＩＳ−ＦＥＴ
の場合かかるピンホールがあっても、それがこのＤＩＳ
−ＦＥＴの動作を完全に否定するものでないことが特徴
である。

前記ＤＩＳ−ＦＥＴにおいては、この後ソース（５）、
ドレイン（６）に対して電極リード（１５）、（１６）
を同一導電型の半導体または金属にてオーム接触を電極
部で行わしめて作製した。第２図（Ｂ）、第２図（Ｃ）
は第２図（Ａ）のＡ−Ａ′に対してそのエネルギバンド
図を示したものである。

第２図（Ｂ）は、第２図（Ａ）における半導体基板
（１）または（１０）に対応して（１０′）、または半
導体領域（２）に対応して(2′)が、絶縁または半絶縁
膜（８）に対応して（８′）、電極（９）に対応して
（９′）が、それぞれエネルギバンド幅にて示されてい
る。

（１１′）は空乏層である。この空乏層（１１′）があ
るためバンドは上に凸になり、このＤＩＳ−ＦＥＴはＮ
チャネルであり、電子をソース（５）からドレイン
（６）に通すことができない。しかし、第２図（Ｃ）に
示すごとく電極（９）に０．１〜2V例えば0.3Vという電
圧、この電圧はＩＧ−ＦＥＴ（絶縁ゲイト型電界効果ト
ランジスタ）の２〜20V の電圧よりきわめて低い電圧で
あるが、かかる低い正の電圧を加えることにより、エネ
ルギバンドは（２′）の部分が下側に下がり、（１２）
の部分を電流が流れることができる。すなわちディプレ
ッションレイヤーが電気伝導を制御しているノーマリ・
オフ型のＭＩＳ型デバイスであるため、本発明の半導体
装置をＤＩＳ−ＦＥＴ(DEPLETION LAYER CONTROLLED ME
TAL (SEMICONDUCTOR)-INSULATION -SEMICONDUCTOR TYPE
FIELD EFFECT TRANSISTOR) という。

この電子はバルクキャリアであり、その移動度として表
面伝導のＩＧ−ＦＥＴがμ_ｅ≒300 〜500cm²/VS に対
し、μ_ｅ≒1300〜1500cm²/VSと３〜５倍の移動度を有す
る。このバルクモビリティが用いられることが前記ＤＩ
Ｓ−ＦＥＴのきわめて大きな特徴である。

他の特徴として、チャネルを形成するＮ型領域の下側に
Ｐ⁻型の基板よりも高濃度のＰ型半導体領域を形成した
ため、ショートチャネルリークがソース、ドレイン間に
生じることを防ぐことができた。そのため、チャネル長
を１μｍ以下の０．１〜１μｍにまで微細化が可能とな
った。またゲイト電極はＮチャネル型のＤＩＳ−ＦＥＴ
においてはＰ型の半導体電極を用いた。これは、白金、
タングステン、金、モリブデン、タンタル、チタン、ク
ロム、ニッケルまたはこれらの合金または混合物（例え
ばニクロム、モリブデン・シリサイド、タングステン・
シリサイド）であっても同様の効果を期待できる。

従来のＭＥＳ−ＦＥＴが電極に白金しか使えなかった
が、前記ＤＩＳ−ＦＥＴは逆に仕事関数の小さな金属ま
たはＮ^＋型の半導体をも絶縁または半絶縁膜を電極と半
導体領域との間に介在させているため実施が可能であ
る。

この場合は、Ｐチャネル型のＤＩＳ−ＦＥＴができる。
かかる場合の金属としては、アルミニューム、マグネシ
ューム、ベリリュームまたはバリュームのごとき仕事関
数が4eV よりも小さい金属であることが求められる。こ
れらをまとめると表１のようになる。

第３図(A) 、(B) は本発明不揮発性半導体メモリ装置に
適用できる他のＤＩＳ−ＦＥＴの例を示す。

第３図(A) において、Ｎ型の半導体上には選択酸化法等
によりフィールド絶縁物（７）が設けられ、さらに、第
１のイオン注入法により半導体領域（２）がP^-型にて50
〜3000Åの厚さに形成される。

この後、これらの表面に窒化珪素膜を２〜200 Åの厚さ
に前期第１の例と同様に形成した後、ソース（５）、ド
レイン（６）間の開孔をあけ、これらの上面全体にアモ
ルファスまたは多結晶の非単結晶半導体珪素を形成す
る。さらに、この半導体膜(0.03 〜０．３μｍ)を選択
酸化して電極、リードの部分を除き、酸化珪素に変成す
る。

この選択酸化は酸化される部分に対し酸素のイオン注入
を行っても、また電極、リードとなる部分上にマスク作
用を有する窒化珪素膜を形成し、水蒸気等の酸化性気体
により酸化してもよい。

かくして、フィールド絶縁物（１４）が形成される。こ
の後、ソース（５）、ドレイン（６）及びそれぞれのリ
ード（１５）、（１６）に対し、ホウ素の如きＰ^＋型不
純物を10¹⁷〜10²¹cm^-3の濃度に添加してＰ^＋の半導体を
作り、さらに電極（９）に対して選択的にリンを10¹⁸〜
10²²cm^-3の濃度に添加する。この不純物は500 〜1000℃
特に600 〜700 ℃の温度での拡散で十分な程度に電極
（９）、リード（１５）、（１６）は薄く0.05〜０．１
μｍ程度の厚さにすればよい。この後、これら電極、リ
ード上には選択的にその導電性を増すため、多重構造に
金属（１９）、（１９′）を０．１〜０．５μｍの厚さ
に形成した。この金属はタングステン、モリブデンの如
き高融点金属であっても、またアルミニューム、チタン
等の金属であってもよい。

この上面に多重配線を行うためには、この上面にPIQ 等
のポリアミド系の有機被膜を形成し、そのそれぞれの電
極、さらにその上面に第２の配線を行えばよい。

このＤＩＳ−ＦＥＴの例は、Ｐチャネル型ＤＩＳ−ＦＥ
Ｔであるが、ソース（５）、ドレイン（６）及び電極
（９）が一枚のマスクで形成されること、ソース
（５）、ドレイン（６）とそれぞれの電極、リード（１
５）、（１６）が同一主成分材料からなり同一材料より
完全なオームコンタクトが成就されていること、電極、
リードに対しても選択酸化を行っていることが特徴であ
る。

もちろん、この電極（９）の代わりに第１の例における
表１のＰチャネルＤＩＳ−ＦＥＴに対応する材料を用い
てもよいことはいうまでもない。

第３図(B) は第３図(A) の製造工程の一部を修正したも
のである。第３図(B) はＮチャネル型ＤＩＳ−ＦＥＴで
あるが、第３図(A) における半導体領域（２）と同時に
第３図(B) におけるソース（５）、ドレイン（６）及び
その電極、リード（１５）、（１６）にも同一不純物を
添加する。

このようにすることにより第３図(A) 及び(B) を同一基
板（１）上にＰチャネルＤＩＳ−ＦＥＴ（第３図Ａ）及
びＮチャネルＤＩＳ−ＦＥＴ（第３図Ｂ）を同時に一体
化して作ることができる。

以上のように従来のＭＥＳ−ＦＥＴはショットキ構造の
電極を用いるためＮチャネル型のみしか作り得なかった
が、相補型のＤＩＳ−ＦＥＴ（Ｃ／ＤＩＳ−ＦＥＴまた
はＣ／ＤＩＳ）を作ることができた。このＣ／ＤＩＳ−
ＦＥＴはもちろんその回路上の応用により直列接続また
は並列接続をすればよい。

第３図(B) の他の製造方法は第３図(A) と同様である。

以上の半導体装置におて、Ｖ＝０．５とした時、それぞ
れｔｄは０．１〜０．５nsecを得ることができ、きわめ
て高速動作が可能になった。

第４図は、前記第１のＤＩＳ−ＦＥＴを利用した不揮発
性半導体メモリ装置を示している。

第４図(A) は不揮発性半導体メモリ装置の構造を、第４
図(B) は、その等価回路を示している。

第４図(B) において、不揮発性半導体メモリ装置は、フ
ローティング電極（４９′）、制御用電極（４９）が設
けられている。両図において、フローティング電極（４
９′）は不揮発性半導体メモリ装置の第１の電極
（９′）に、制御電極（４９）は第２の電極（９）に対
応している。

第４図(A) に基づいて本発明不揮発性半導体メモリ装置
の構造を説明する。

第４図(A) において、第１の電極（９′）は、Ｐ^＋型で
あり、その上側面に２０〜２００Åの厚さの窒化珪素膜
からなる絶縁膜（３９）で取り囲まれており、該絶縁膜
（３９）の上面には第２の制御用電極（９）が設けられ
ている。

この不揮発性半導体メモリ装置の構造は、これまでの本
発明人による発明の不揮発性半導体メモリ装置（特公昭
５０−３６９５５／第８８６３４３号特許発明）をさら
に発展させたものである。

特に重要なことは、第１の制御電極である浮遊の電極
（９）に不純物がドープされ、そのドーピングによるフ
ェルミレベルによりその直下の半導体領域（２）に空乏
層ができることである。

その空乏層の厚さを制御するために、さらにトンネン電
流により第１の電極（９）に正または負の電位を与える
ことによりオンまたはオフを制御することである。

この不揮発性半導体メモリ装置は、書き込み電圧が３〜
１０Ｖ例えば５Ｖであり、読み出し電圧は０〜２Ｖ例え
ば０．５Ｖであり、従来より知られた電圧の書き込み電
圧は２０〜５０Ｖ、読み出し電圧が８〜１０Ｖに比べて
１／１０になっていることである。さらに書き込み電圧
が２〜１０Ｖも低いために第２の電極（９′）下の被膜
（８）に局部電荷が生まれることがなく、その結果劣化
することがないため不揮発性ＲＡＭとして使用すること
ができる。

また、第２の制御用電極（９）とドレイン（６）とは離
間しており、これまでの不揮発性半導体メモリの劣化が
ドレイン近傍の絶縁膜中に捕獲される電荷の悪い影響を
与えていたが、本発明の不揮発性半導体メモリは、かか
る電荷の捕獲が絶縁膜に窒化珪素膜を用いること及びド
レインが離れて設けられていることにより無いという特
徴を有するものである。

以上の説明より明らかな如く、本発明は構造が公知のＭ
ＩＳ−ＦＥＴまたはＭＥＳ−ＦＥＴと類似であり、また
それらを組み合わせたという感じを与えるかもしれな
い。しかし本発明不揮発性半導体メモリ装置に使用され
るＤＩＳ−ＦＥＴは、それぞれの長所のみ引き出すため
になされたものであって、ゲイト電極はＭＩＳ−ＦＥＴ
と同様に、チャネル領域はＭＥＳ−ＦＥＴと同様にして
形成した。その膜厚はそれぞれの長所のみ引き出すため
絶縁膜または半絶縁膜は２〜200 Å特に30〜80Åときわ
めて薄く形成したこと、このためＭＩＳ−ＦＥＴはスレ
ッシュホールド電圧(V_th) 以下のリーク及び低電圧化
（３〜1V）にすること、V_th の下限が０．８〜1Vである
ことにより現実的にはV_G、V_Eを2V以下にして作ることが
できなかった。

しかし、本発明はかかるV_th を電極の有する材料的な仕
事関数または（電子親和力）＋（フェルミレベル）によ
り実質的に固有的に与えることができた。このため動作
電圧を０．１〜2Vと極めて小さくし得たこと及びそれに
伴いスケーリングが可能になり、さらにショートチャネ
ル効果がないため、チャネル長を０．１〜１μｍにまで
縮めることができるようになった。

このため、ｔｄ≒0.01〜0.5ns をも作ることが可能とな
る極めて工業的に重要な半導体装置である。以上の説明
において、絶縁または半絶縁膜は窒化珪素であっても実
用化可能である。また半導体も珪素に限らず、ゲルマニ
ューム、炭化珪素、GAAlAs、GaP 等III−Ｖ化合物半導
体またはCdS 等のII−VI化合物半導体であってもよいこ
とはいうまでもない。

電極としては半導体であり基板と同一主成分であること
が製造のし易さからいって好ましかった。しかし他の半
導体または酸素または窒素が添加された広いエネルギバ
ンド幅を持つ半導体により、さらに空乏層のまがりを大
きくする半導体を用いてもよいことはいうまでもない。

特に半導体領域が珪素単結晶であり、電極は酸素または
窒素が５〜50モル％添加されたりP⁺またはN⁺型の不純物
が0.01〜３モル％添加された半導体を用いてもエネルギ
バンド幅が1.0eV ではなく１．５〜2.0eV となるため空
乏層をさらに広げることができ、そのため実用上の使用
電圧は０．１〜2Vより０．５〜4Vにも高くすることがで
きた。

【図面の簡単な説明】

第１図は、従来のＭＥＳ−ＦＥＴの縦断面図である。第２図は、本発明不揮発性半導体メモリ装置に使用する
第１のＤＩＳ−ＦＥＴの縦断面図（Ａ）、それを示すエ
ネルギバンド図（Ｂ）及び（Ｃ）である。第３図は、本発明不揮発性半導体メモリ装置に使用する
他の構造のＤＩＳ−ＦＥＴの縦断面図である。第４図は、ＤＩＳ−ＦＥＴを用いた本発明不揮発性半導
体メモリ装置の構造（Ａ）、その等価回路の結線図
（Ｂ）である。第５図は、ゲイト絶縁膜の厚さに対する基板表面と半導
体内部のフェルミレベルの差を示した図である。

Claims

【特許請求の範囲】

【請求項１】半導体基板上部に一対の不純物領域と、前
記不純物領域間に前記不純物領域と同一導電型のチャネ
ル形成領域と、該チャネル形成領域上に20〜200 Åの厚
さの窒化珪素膜と、該窒化珪素上に前記不純物領域とは
逆導電型の不純物が添加された半導体のフローティング
ゲートと該フローティングゲートを絶縁膜で包んでその
上方に制御用電極が設けられたことを特徴とする不揮発
性半導体メモリ装置。
【請求項２】特許請求の範囲第１項において、窒化珪素
膜はＳｉ_３Ｎ_４またはＳｉＯ_ｘＮ_ｙよりなることを特徴
とする不揮発性半導体メモリ装置。