JPH0640704B2 - Inverter parallel operation method - Google Patents
Inverter parallel operation methodInfo
- Publication number
- JPH0640704B2 JPH0640704B2 JP63255398A JP25539888A JPH0640704B2 JP H0640704 B2 JPH0640704 B2 JP H0640704B2 JP 63255398 A JP63255398 A JP 63255398A JP 25539888 A JP25539888 A JP 25539888A JP H0640704 B2 JPH0640704 B2 JP H0640704B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- inverter
- current
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は複数台のインバータの並列運転において、横流
を抑制したインバータの並列運転方式に関する。TECHNICAL FIELD The present invention relates to a parallel operation method of inverters in which a cross current is suppressed in parallel operation of a plurality of inverters.
(従来の技術) 交流電圧を出力する複数台のインバータの並列運転にお
いては、インバータ相互間の負荷分担の制御のみならず
個々のインバータの電圧差及び位相差によって生じる横
流の抑制が重要な課題である。(Prior art) In parallel operation of multiple inverters that output AC voltage, not only control of load sharing between inverters but also suppression of cross current caused by voltage difference and phase difference between individual inverters is an important issue. is there.
従来のインバータの並列運転においては、横流の抑制の
ために非常に複雑な制御方式がとられていた。第5図は
従来のインバータの並列運転方式を説明するためのブロ
ック図である。図は並列運転するインバータの単体を示
すブロック図で、並列運転においては同様の構成のイン
バータが母線に並列に接続される。図において、インバ
ータ1の出力は並列母線2に接続され、他のインバータ
と並列運転され、負荷3に交流電力を供給する。基準正
弦波発生回路4は基準発振器5の出力の基準周波数F0
と基準電圧Vrとで決まる基準正弦波F0を生成する。
この基準正弦波F0と出力電圧V0と誤差増幅回路6に
より比較増幅して正弦波信号F2を生成する。正弦波信
号F2にてPWM(パルス幅変調)ドライブ回路7を制
御し、PWMドライブ回路7はインバータのスイッチン
グ素子をオン・オフしてインバータ1を制御する。In parallel operation of conventional inverters, a very complicated control method has been adopted to suppress cross current. FIG. 5 is a block diagram for explaining a conventional parallel operation method of inverters. The figure is a block diagram showing a single inverter that operates in parallel. In parallel operation, inverters having the same configuration are connected in parallel to the bus bar. In the figure, the output of the inverter 1 is connected to the parallel bus 2 and operated in parallel with other inverters to supply AC power to the load 3. The reference sine wave generation circuit 4 outputs the reference frequency F 0 of the output of the reference oscillator 5.
And a reference sine wave F 0 determined by the reference voltage Vr.
The reference sine wave F 0 , the output voltage V 0 and the error amplification circuit 6 are comparatively amplified to generate a sine wave signal F 2 . The sine wave signal F 2 controls the PWM (pulse width modulation) drive circuit 7, and the PWM drive circuit 7 controls the inverter 1 by turning on / off the switching element of the inverter.
次に、インバータ間の横流の制御は以下のようにして行
われる。有効横流検出回路8は出力電圧V0に対し同位
相または逆位相の有効横流成分を検出し、また無効横流
検出回路9は出力電圧V0と90°位相の進みまたは遅れ
の無効横流成分を検出する。次いで、有効横流検出回路
8で検出された信号はNO.1ダンパー10を介して電圧/
周波数変換回路11により検出された信号に比例した微小
周波数信号△Fに変換され、この微小周波数信号△Fは
周波数加減算回路12を介して基準周波数F0を△Fだけ
変化させる。また、無効横流検出回路9で検出された信
号はNO.2ダンパー13を介して微小電圧信号△Vに変換
され、この微小電圧信号△Vは電圧制御ループの基準電
圧Vrを電圧加減算回路14を介して△Vだけ変化させ
る。Next, the control of the cross current between the inverters is performed as follows. Effective cross current detecting circuit 8 detects the effective lateral current component in phase or antiphase with respect to the output voltage V 0, also disable cross current detection circuit 9 detects an invalid horizontal flow component of the advance or delay of the output voltage V 0 and 90 ° phase To do. Next, the signal detected by the effective cross current detection circuit 8 is applied to the voltage / voltage via the NO.1 damper 10.
It is converted into a minute frequency signal ΔF proportional to the signal detected by the frequency conversion circuit 11, and this minute frequency signal ΔF changes the reference frequency F 0 by ΔF via the frequency addition / subtraction circuit 12. Further, the signal detected by the reactive cross current detection circuit 9 is converted into a minute voltage signal ΔV via the NO.2 damper 13, and this minute voltage signal ΔV is supplied to the voltage adding / subtracting circuit 14 from the reference voltage Vr of the voltage control loop. Change by ΔV.
インバータの内部インピーダンスはほぼ純粋なリアクタ
ンスと考えられるため、インバータの電圧差によって生
じる横流は無効横流となり、インバータの位相差によっ
て生じる横流は有効横流となる。ここで、無効横流より
作られる微小電圧信号△Vは無効横流の進みの場合は基
準電圧Vrに加算する方向に、無効横流が遅れの場合は
基準電圧Vrに減算する方向に設定されている。すなわ
ち他のインバータ間に電圧差が存在し進みの無効横流が
流れた場合、インバータの出力電圧V0を上げ、また遅
れの無効横流が流れた場合インバータの出力電圧V0を
下げ他のインバータとの電圧を合わせ横流補償を行って
いる。次に、有効横流より作られる微小周波数△Fは横
流が同位相の場合は基準周波数F0に減算する方向に、
有効横流が逆位相の場合は基準周波数F0に加算する方
向に設定してある。すなわち他のインバータ間に位相差
があり同位相の横流が流れているとインバータの周波数
を下げ他インバータとの位相を合わせ、また、逆位相の
横流が流れた場合インバータの周波数を上げ他インバー
タとの位相を合わせ横流補償を行っている。Since the internal impedance of the inverter is considered to be almost pure reactance, the cross current caused by the voltage difference of the inverter becomes an ineffective cross current, and the cross current caused by the phase difference of the inverter becomes an effective cross current. Here, the minute voltage signal ΔV generated from the invalid cross current is set to be added to the reference voltage Vr when the invalid cross current is advanced, and is set to be subtracted from the reference voltage Vr when the invalid cross current is delayed. That is, when there is a voltage difference between the other inverters and a forward reactive cross current flows, the output voltage V 0 of the inverter is raised, and when a delayed reactive cross current flows, the output voltage V 0 of the inverter is lowered and that of the other inverter. The voltage of is matched and the cross current is compensated. Next, the minute frequency ΔF generated from the effective cross current is subtracted from the reference frequency F 0 when the cross currents have the same phase,
When the effective cross current has the opposite phase, the direction is set to be added to the reference frequency F 0 . That is, if there is a phase difference between the other inverters and a cross current of the same phase is flowing, the frequency of the inverter will be lowered to match the phase with the other inverter, and if a cross current of the opposite phase will be raised, the frequency of the inverter will be increased and The phase of is matched and the cross current is compensated.
(発明が解決しようとする課題) 従来技術では横流の有効成分と無効成分とをそれぞれ検
出する必要があり、さらに、有効横流の補償は電圧/周
波数変換回路,周波数加減算回路のように複雑な回路が
必要である。従って、装置が高価となる欠点がある。(Problems to be Solved by the Invention) In the prior art, it is necessary to detect the effective component and the ineffective component of the cross current, and the compensation of the effective cross current is a complicated circuit such as a voltage / frequency conversion circuit and a frequency addition / subtraction circuit. is necessary. Therefore, there is a drawback that the device is expensive.
本発明は上記問題点を解決し、簡易にして安価なインバ
ータの並列運転方式を提供することを目的とする。It is an object of the present invention to solve the above problems and provide a simple and inexpensive inverter parallel operation system.
(課題を解決するための手段) 上記の目的を達成するため、本発明は出力電圧と正弦波
の基準信号とを比較する誤差増幅回路の出力をPWMド
ライブ回路を介して制御される複数台のインバータを並
列接続して運転するインバータの並列運転において、イ
ンバータの出力電流の検出信号を前記誤差増幅回路の入
力または出力に加算または減算する手段を設け、これに
よって、インバータの出力電圧を下げる場合には、出力
電流の検出信号を、正弦波発生回路よりの信号を加えた
後、出力電圧の検出信号と共に誤差増幅回路に与え、イ
ンバータの出力電圧を上げる場合は、電流検出信号と電
圧検出信号とを加え、正弦波発生回路よりの信号を誤差
増幅回路に与え、インバータ相互間における横流の制御
を行うことを特徴とするインバータ並列運転方法を発明
の要旨とするものである。(Means for Solving the Problems) In order to achieve the above object, the present invention provides a plurality of error control circuits for controlling the output of an error amplification circuit for comparing an output voltage with a sine wave reference signal via a PWM drive circuit. In the parallel operation of the inverters in which the inverters are connected in parallel, a means for adding or subtracting the detection signal of the output current of the inverter to the input or the output of the error amplification circuit is provided, thereby reducing the output voltage of the inverter. The output current detection signal is applied to the error amplification circuit together with the output voltage detection signal after adding the signal from the sine wave generation circuit. When increasing the inverter output voltage, the current detection signal and the voltage detection signal In addition, the signal from the sine wave generation circuit is given to the error amplification circuit to control the cross current between the inverters. The method of transfer is the gist of the invention.
(作用) 本発明は第1図に示すようにインバータ1の出力は並列
母線2に接続され、図示されない他のインバータも並列
母線2に接続され、複数台のインバータが並列運転され
て負荷3に交流電力を供給する。さらに、出力電力V0
及び出力電流A0を検出し、基準正弦波発生回路4とと
もに、誤差増幅回路6,PWMドライブ回路7を経てイ
ンバータ1が制御される。(Operation) In the present invention, the output of the inverter 1 is connected to the parallel bus 2 as shown in FIG. 1, other inverters (not shown) are also connected to the parallel bus 2, and a plurality of inverters are operated in parallel to load 3. Supply AC power. Furthermore, the output power V 0
And the output current A 0 are detected, and the inverter 1 is controlled through the error amplification circuit 6 and the PWM drive circuit 7 together with the reference sine wave generation circuit 4.
本来PWMインバータにおいては、インバータの出力の
電圧波形が、PWM制御に用いられる基準信号と同一波
形となるように制御されるものである。従って以下の説
明では、出力波形と基準信号の波形とを対比して説明す
ることにする。Originally, in the PWM inverter, the voltage waveform of the output of the inverter is controlled so as to have the same waveform as the reference signal used for the PWM control. Therefore, in the following description, the output waveform and the waveform of the reference signal will be compared and described.
このインバータの並列運転方式の動作について、第2図
(a)及び(b)のベクトル図を用いて説明する。例えば2台
のインバータを並列運転を行うと、インバータ相互間に
は横流が流れる。従って、インバータの出力電流A0に
は横流成分が含まれている。第2図(a)に示すように出
力電流A0は負荷電流成分A1と横流成分A2の合成電
流である。すなわち出力電流A0は負荷電流成分A1と
θ1だけ位相がずれている。ここでは簡単のために負荷
は抵抗負荷としている。Fig. 2 shows the operation of this inverter in parallel operation mode.
This will be described with reference to the vector diagrams of (a) and (b). For example, when two inverters are operated in parallel, a cross current flows between the inverters. Therefore, the output current A 0 of the inverter includes a cross current component. As shown in FIG. 2 (a), the output current A 0 is a combined current of the load current component A 1 and the cross current component A 2 . That is, the output current A 0 is out of phase with the load current component A 1 by θ 1 . Here, for simplicity, the load is a resistive load.
次に、インバータの制御回路内の基準正弦波信号は第2
図(b)に示すB1で負荷電流成分A1と同位相である。
つまり出力電流A0の検出信号A′0(第1図で変流器
15よりえられる信号)は基準正弦波信号B1とθ1だけ
位相がずれる。これを基準正弦波信号B1から減算θ2
だけすると基準信号B2となり、θ2だけ位相のずれた
信号となる。また、同時に基準信号B2のレべルも変化
している。本発明ではこの基準信号B2(横流成分を取
り除いた信号)でインバータを制御するため、インバー
タの出力電圧位相及び出力電圧レべルが横流に対応して
制御されたものとなる。Next, the reference sine wave signal in the control circuit of the inverter is the second
B 1 shown in FIG. 3B has the same phase as the load current component A 1 .
That output current A 0 detection signal A '0 (current transformer in Figure 1
The signal obtained from 15) is out of phase by the reference sine wave signal B 1 and θ 1 . This is subtracted from the reference sine wave signal B 1 θ 2
Then, the reference signal B 2 is obtained , and the signal is out of phase by θ 2 . At the same time, the level of the reference signal B 2 also changes. In the present invention, since the inverter is controlled by this reference signal B 2 (the signal from which the cross current component is removed), the output voltage phase and the output voltage level of the inverter are controlled corresponding to the cross current.
PWMインバータにおいては、インバータの出力電圧波
形が基準信号と同一波形となるように制御されるもので
あり、ここで検出信号をこの基準信号に出力電流が増え
たら出力電圧を下げる。つまりこの基準信号を検出信号
を下げる方向に加えるため、出力電流である検出信号の
中に含まれる横流成分においても同じように、横流が増
えたらそれが減る方向に基準信号が変化し、インバータ
の出力電圧が制御されるものである。また横流は有効分
と無効分に分離でき、有効分はインバータの出力電圧位
相により変化し、無効分は出力電圧レべルにより変化す
るため、検出信号の中に含まれる横流成分により、この
横流が小さくなるように基準信号の電圧位相および電圧
レべルが制御され、よってインバータの出力電圧位相お
よび出力電圧レべルがその横流に対応して制御されるも
のである。In the PWM inverter, the output voltage waveform of the inverter is controlled so as to have the same waveform as the reference signal. Here, when the output current increases with the detection signal as the reference signal, the output voltage is lowered. In other words, since this reference signal is added in the direction of decreasing the detection signal, the reference signal changes in the same direction for the cross current component included in the detection signal, which is the output current, and when the cross current increases, the reference signal changes so that it decreases. The output voltage is controlled. In addition, the cross current can be separated into the effective component and the reactive component.The effective component changes according to the output voltage phase of the inverter, and the reactive component changes according to the output voltage level.Therefore, the cross current component included in the detection signal The voltage phase and the voltage level of the reference signal are controlled so as to be smaller, and thus the output voltage phase and the output voltage level of the inverter are controlled corresponding to the cross current.
このように出力電流検出信号A′0を基準正弦波B1か
ら減算することにより、インバータの出力電圧位相及び
出力電圧レべルが横流に対応して制御され、横流を抑制
することができる。By subtracting the output current detection signal A ′ 0 from the reference sine wave B 1 in this way, the output voltage phase and the output voltage level of the inverter are controlled corresponding to the cross current, and the cross current can be suppressed.
(実施例) 以下、図面に沿って本発明の実施例について説明する。
なお、実施例は一つの例示であって、本発明の精神を逸
脱しない範囲で種々の変更あるいは改良を行い得ること
は言うまでもない。(Examples) Examples of the present invention will be described below with reference to the drawings.
Needless to say, the embodiment is merely an example, and various modifications and improvements can be made without departing from the spirit of the present invention.
第1図は本発明の一実施例を示すブロック図である。図
において、1は半導体スイッチング素子をオン・オフ制
御して直流を交流に変換するインバータ、2は複数台の
インバータ1(他のインバータは図示せず)の出力は並
列母線2に接続されて、他のインバータと負荷3に電力
を供給する。また、15は出力電流検出の変流器である。FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, reference numeral 1 is an inverter for controlling on / off of a semiconductor switching element to convert direct current into alternating current, and 2 is an output of a plurality of inverters 1 (other inverters are not shown) connected to a parallel bus 2. Power is supplied to the other inverters and the load 3. Reference numeral 15 is a current transformer for detecting the output current.
本実施例のインバータの並列運転方法は出力電圧V0及
び出力電流A0を検出し、出力電圧信号V′0と出力電
流信号A′0を求め、基準正弦波発生回路4によって作
られた基準正弦波B1から出力電流検出信号A′0を減
算し、これと出力電圧信号V′0を誤差増幅回路6にて
比較増幅し、誤差増幅回路6の出力の正弦波信号はPW
Mドライブ回路7にてPWM信号となり、これによって
インバータのスイッチング素子を制御している。In the parallel operation method of the inverters of this embodiment, the output voltage V 0 and the output current A 0 are detected, the output voltage signal V ′ 0 and the output current signal A ′ 0 are obtained, and the reference generated by the reference sine wave generation circuit 4 is used. 'subtracted 0, this output voltage signal V' output current detection signal a from the sinusoidal wave B 1 0 compared amplified by the error amplifier circuit 6, a sine wave signal at the output of the error amplifier circuit 6 PW
The M drive circuit 7 produces a PWM signal, which controls the switching element of the inverter.
ここで、基準正弦波B1から出力電流検出信号A′0を
減算することにより、インバータの出力電圧V0の位相
及び電圧レべルが横流に対応して制御でき、横流の抑制
が可能となる。Here, by subtracting the output current detection signal A ′ 0 from the reference sine wave B 1 , the phase and voltage level of the output voltage V 0 of the inverter can be controlled corresponding to the cross current, and the cross current can be suppressed. Become.
次に、第3図及び第4図はそれぞれ本発明の他の実施例
を示すブロック図である。Next, FIGS. 3 and 4 are block diagrams showing other embodiments of the present invention.
第3図及び第4図の実施例のそれぞれの基本構成は第1
図の基本構成と同様の構成からなっていて、出力検出電
流の加算あるいは減算処理を異にするものである。The basic structure of each of the embodiments shown in FIGS. 3 and 4 is the first.
It has the same configuration as the basic configuration in the figure, but differs in the addition or subtraction processing of the output detection current.
第3図に実施例においては、出力電圧検出信号V′0と
出力電流検出信号A′0との加算処理を行ったのち、基
準正弦波発生回路4の基準正弦波B1とともに誤差増幅
回路6に入力し、その出力によりPWMドライブ回路7
を介してインバータ1を制御する。この場合、基準正弦
波B1から減算する出力電流検出信号A′0と出力電圧
検出信号V′0との極性を合わせるために、出力電圧検
出信号V′0と出力電流検出信号A′0とを加算してい
る。In the embodiment shown in FIG. 3, after the addition processing of the output voltage detection signal V ′ 0 and the output current detection signal A ′ 0 is performed, the error amplification circuit 6 together with the reference sine wave B 1 of the reference sine wave generation circuit 4 are processed. To the PWM drive circuit 7
The inverter 1 is controlled via. In this case, in order to match the polarity of "0 output voltage detection signal V 'output current detection signal A to be subtracted from a reference sine wave B 1 and 0,' and the 0 output current detection signal A 'output voltage detection signal V with 0 Is being added.
また、第4図の実施例においては、誤差増幅回路6の出
力の正弦波信号から出力電流検出信号A′0を減算して
いる。この場合、誤差増幅回路6の出力の正弦波信号か
ら出力電流検出信号A′0を減算しているため、出力電
流検出信号A′0に誤差増幅回路6のゲインが影響しな
いという利点がある。Further, in the embodiment of FIG. 4, which subtracts the output current detection signal A '0 from the sinusoidal signal at the output of the error amplifier circuit 6. In this case, since the output current detection signal A ′ 0 is subtracted from the sine wave signal output from the error amplification circuit 6, there is an advantage that the gain of the error amplification circuit 6 does not affect the output current detection signal A ′ 0 .
(発明の効果) 本発明によれば出力電圧と正弦波の基準信号とを比較す
る誤差増幅回路の出力により制御する複数台のインバー
タを並列接続して運転するインバータの並列運転におい
て、インバータの出力電流の検出信号を前記誤差増幅回
路の入力または出力に加算または減算する手段を設けた
ことによりインバータ複数台の並列運転において、簡単
な回路でインバータの出力電圧の位相及び電圧レべルが
制御できるため、インバータ間の電圧平衡を保持するこ
とができる。(Effect of the invention) According to the present invention, in the parallel operation of the inverters in which a plurality of inverters controlled by the output of the error amplification circuit for comparing the output voltage and the sine wave reference signal are connected in parallel, By providing means for adding or subtracting the current detection signal to the input or output of the error amplification circuit, the phase and voltage level of the output voltage of the inverter can be controlled by a simple circuit in parallel operation of a plurality of inverters. Therefore, the voltage balance between the inverters can be maintained.
第1図は本発明の一実施例を示すブロック図、第2図は
本発明を説明するためのベクトル図、第3図及び第4図
はそれぞれ本発明の他の実施例を示すブロック図、第5
図は従来のインバータの並列運転方式を示すブロック図
である。 1……インバータ 2……並列母線 3……負荷 4……基準正弦波発生回路 6……誤差増幅回路 7……PWMドライブ回路 15……変流器FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a vector diagram for explaining the present invention, and FIGS. 3 and 4 are block diagrams showing other embodiments of the present invention. Fifth
The figure is a block diagram showing a parallel operation method of conventional inverters. 1 ... Inverter 2 ... Parallel bus 3 ... Load 4 ... Reference sine wave generation circuit 6 ... Error amplification circuit 7 ... PWM drive circuit 15 ... Current transformer
Claims (1)
誤差増幅回路の出力をPWMドライブ回路を介して制御
される複数台のインバータを並列接続して運転するイン
バータの並列運転において、インバータの出力電流の検
出信号を前記誤差増幅回路の入力または出力に加算また
は減算する手段を設け、これによって、インバータの出
力電圧を下げる場合には、出力電流の検出信号を、正弦
波発生回路よりの信号を加えた後、出力電圧の検出信号
と共に誤差増幅回路に与え、インバータの出力電圧を上
げる場合は、電流検出信号と電圧検出信号とを加え、正
弦波発生回路よりの信号を誤差増幅回路に与え、インバ
ータ相互間における横流の制御を行うことを特徴とする
インバータ並列運転方法。Claims: 1. In parallel operation of inverters in which a plurality of inverters controlled by a PWM drive circuit are connected in parallel to operate an output of an error amplification circuit for comparing an output voltage with a sine wave reference signal A means for adding or subtracting the detection signal of the output current of is added to or subtracted from the input or output of the error amplification circuit, so that when the output voltage of the inverter is lowered, the detection signal of the output current is output from the sine wave generation circuit. After adding the signal, it is given to the error amplification circuit together with the output voltage detection signal, and when raising the output voltage of the inverter, the current detection signal and the voltage detection signal are added, and the signal from the sine wave generation circuit is sent to the error amplification circuit. A method for parallel operation of inverters, characterized in that a cross current is controlled between the inverters.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255398A JPH0640704B2 (en) | 1988-10-11 | 1988-10-11 | Inverter parallel operation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63255398A JPH0640704B2 (en) | 1988-10-11 | 1988-10-11 | Inverter parallel operation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101932A JPH02101932A (en) | 1990-04-13 |
| JPH0640704B2 true JPH0640704B2 (en) | 1994-05-25 |
Family
ID=17278209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63255398A Expired - Lifetime JPH0640704B2 (en) | 1988-10-11 | 1988-10-11 | Inverter parallel operation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640704B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019068559A (en) * | 2017-09-29 | 2019-04-25 | 富士電機株式会社 | Power converter and power conversion system |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2887013B2 (en) * | 1991-04-25 | 1999-04-26 | 三菱電機株式会社 | Parallel operation control device for three-phase AC output converter |
| CN1305199C (en) | 2000-09-29 | 2007-03-14 | 山洋电气株式会社 | Uniterruption power supply unit, changer and parallet work type changer |
| JP2006054953A (en) * | 2004-08-11 | 2006-02-23 | Densei Lambda Kk | Uninterruptible power supply device and system, and control method for uninterruptible power supply device |
| JP5255851B2 (en) | 2008-01-21 | 2013-08-07 | 山洋電気株式会社 | Parallel operation inverter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54182816U (en) * | 1978-06-15 | 1979-12-25 |
-
1988
- 1988-10-11 JP JP63255398A patent/JPH0640704B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019068559A (en) * | 2017-09-29 | 2019-04-25 | 富士電機株式会社 | Power converter and power conversion system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02101932A (en) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001026B1 (en) | Circuit and method for controlling output current balance between parallel drive feeder type PWM inverters | |
| JPH0640704B2 (en) | Inverter parallel operation method | |
| JPH08331860A (en) | Power converting apparatus | |
| JP3580048B2 (en) | Inverter dead time compensation circuit | |
| JP3488320B2 (en) | Inverter synchronous switching circuit | |
| JP2674402B2 (en) | Parallel operation control device for AC output converter | |
| JP3222489B2 (en) | Control method of three-phase three-wire neutral point-clamped inverter | |
| JP2903444B2 (en) | PWM inverter device | |
| JPH11225477A (en) | Sine wave converter with filtering function | |
| JPS58105315A (en) | Controlling method of pwm converter | |
| JP2560963Y2 (en) | AC motor control device | |
| JP3590175B2 (en) | PWM converter | |
| JP3597306B2 (en) | Static power converter | |
| JPH0667200B2 (en) | Control method of current source PWM converter | |
| JP2560962Y2 (en) | AC motor control device | |
| JPH0433574A (en) | Inverter | |
| JP2658620B2 (en) | Power converter control circuit | |
| JPH0715350Y2 (en) | Inverter device | |
| JPH0937554A (en) | Control device of pwm converter and uninterruptible power supply device using the control device | |
| JPH0713400Y2 (en) | Power Supply Active Filter | |
| JPH0767286B2 (en) | Constant voltage, constant frequency power supply | |
| JPH0937552A (en) | Pwm converter | |
| JPH0491628A (en) | Inverter unit | |
| JPS61295877A (en) | Pwm inverter | |
| JP3394529B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 15 |