JPH0642492B2

JPH0642492B2 - ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法

Info

Publication number: JPH0642492B2
Application number: JP2177657A
Authority: JP
Inventors: マリアルナーデリーダ; ジョンマリクロジャー; ウィリアムライアンロバート
Original assignee: American Telephone and Telegraph Co Inc; AT&T Corp
Current assignee: AT&T Corp
Priority date: 1989-07-11
Filing date: 1990-07-06
Publication date: 1994-06-01
Anticipated expiration: 2009-06-01
Also published as: US5001534A; EP0408252A2; EP0408252A3; JPH0353563A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ヘテロ接合バイポーラトランジスタ、このよ
うなトランジスタまたはトランジスタ類からなる半導体
装置及びこのような半導体装置の製造方法に関する。

（従来の技術）従来少なくとも幾つかのヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）が非常に高速の可能性を有することは周
知であって、ＨＢＴの開発に多くの努力が払われた。例
えば、米国特許第４、７９４、４４０号明細書はトラン
ジスタの３つの領域（エミッタ、ベース、コレクタ）の
少なくとも１つのキャリヤ移動性を変えるための手段か
らなるＨＢＴを開示している。また米国特許第４，８２
９，３４３号明細書も参照。

ＨＢＴが広い用途に使われ、特に大規模集積回路に組み
込まれるためには、デバイス動作に付随する全電流（電
力）を最小にするために横方向デバイス寸法を一定比率
で縮小できることが重要である。横方向デバイスの大き
さを示すのにエミッタストライプ幅が従来用いられてい
る。

従来ＨＢＴ用におそらく最も注目を浴びた材料系はＡｌ
ＧａＡｓ／ＧａＡｓ系である。しかしながら非常な努力
にも拘らずエミッタストライプ幅が小さくかつ電流利得
が大きいＡｌＧａＡｓ／ＧａＡｓのＨＢＴを製造できる
信頼性のある方法を開発することができなかった。少な
くとも１部分は横方向寸法が小さい（例えばエミッタス
トライプ幅が１μｍ以下の）ＨＢＴを製造できる能力が
欠けているため、ＡｌＧａＡｓ／ＧａＡｓのＨＢＴの集
積規模はシリコンバイポーラ技術で得られたものよりは
るかに遅れている。

電流利得が大きくかつ横方向寸法が小さいＡｌＧａＡｓ
／ＧａＡｓのＨＢＴを製造する場合の上記の困難性の主
な理由の一つは、ＧａＡｓの表面再結合速度の値が大き
いことであるる。エミッタストライプ幅の小さいＨＢＴ
のＧａＡｓ外因性ベース領域においては、表面再結合電
流が一般的に全ベース電流を支配し、トランジスタの電
流利得を減少する。同様の影響は他の化合物半導体系を
用いるＨＢＴの場合にも起こり易い。

上記の問題を解決するために異なる方法が報告されてい
るが、これは未だ十分に満足のいくものではない。例え
ば、シ・ジェイ・サンドロフ(Sandroff)らの「アプライ
ドフィジックスレターズ(Applied Phjysics Letter
s)」、第５１(1)巻、３３−３５頁に加工後にデバイス
上にＮａ₂Ｓ・９Ｈ₂Ｏのスピンコーティング薄膜の外因
性ベース領域のパッシベーションが記載されている。し
かしながら、このような硫化物被膜は吸湿性であり、一
般的に利得を増大できても１時的なものに過ぎない。エ
ッチ・エッチ・リン(Lin)らの「アプライドフィジッ
クスレターズ」、第４７(8)巻、８３９−８４１頁に
異なる方法が記載されている。即ちこの報告によると比
較的厚いエミッタ層の１部をエッチングにより薄くし、
薄くされた部分がＧａＡｓベース上にパッシベーション
層を形成する。このエッチングは重要な工程で干渉計に
よるモニタを必要としこの方法を製造環境において実施
するのに幾らよく見ても困難にさせているものである。
従って、エッチングされたベースパッシベーション層を
有するＧａＡｓ系ＨＢＴは許容できる収率で製造できる
ようなものではない。

ベースパッシベーション層を有するＧａＡｓ系ＨＢＴは
またエス・ティワリ(Tiwari)の、「ＩＥＥＥトランザ
クションズオンエレクトロンデバイシス(Transac
tions on Electron Devices」、第ＥＤ−３４(2)巻、１
８５−１９７頁、及びダフリュ・エス・リー(Lee)ら
の、「ＩＥＥＥエレクトロンデバイスレターズ(E
lectron Device Letters)」、第１０(5)巻、２００−２
０２頁に開示されている。後者の報告は例えばＧａＡｓ
ベースの１部を不動態化するのに使われる空乏ＡｌＧａ
Ａｓエミッタ層からなるＧａＡｓ系ＨＢＴを開示するも
ので、ＡｌＧａＡｓエミッタ層により覆われていないベ
ース表面の１部にベース接触が置かれたものである。こ
のような構造体はまた比較的製造が難しいものであり、
エッチング及びデポジションの工程を厳密に制御するこ
とが必要であるがそれでも未だＧａＡｓベース表面のか
なりの部分が不動態化されないまま残る。

経済的に重要な意義をＨＢＴに有しさらにＧａＡｓ系及
びその他のＨＢＴにおける縮小化の達成が大きな意味を
持つ点からみて、電流利得が大きく、エミッタストライ
プ幅が非常に小さいデバイスが容易に製造できるならば
これは非常に重要なことであり、本明細書はこのような
デバイスとその製造法を開示するものである。

ここで、“ヘテロ結合バイポーラ”トランジスタとは交
互導電形の通常エミッタ、ベース及びコレクタの領域と
呼ばれる３領域からなる３端子デバイスであって、少な
くとも２つの接触する領域（例えばエミッタとベース領
域）を有し、これらは（ドーピングの相違以外に）組成
が異なるものである。またエミッタ“ストライプ幅”と
はエミッタ構造の電気的活性部の最小横方向寸法をい
う。

さらに、“外因性”ベース領域とはエミッタストライプ
の下にないベース部分をいう。本明細書においては“外
因性”はドーピングによりキャリヤ濃度が変わる半導体
材料をいうのではなく、その代わりに純粋に幾何学的状
態をいうものである。

ここで、“縮小化”とはバイポーラトランジスタの横方
向と縦方向の寸法変化の適当な組合わせの結果より小さ
いデバイスが、重要な点は、対応するより大きいデバイ
スと同じ電流利得を有する場合を理想的にはいう。

また単結晶半導体材料の“バンドギャップ”とは材料の
伝導帯と価電子帯との間の最小エネルギー差をいう。

［発明の概要］本発明の主要目的は、請求範囲に示すＨＢＴの構成を提
供するものである。本発明のＨＢＴは先行技術のＨＢＴ
が有する問題点、例えば縮小化の欠如、を解決できるも
のであり、かつ一般的には先行技術のＨＢＴよりさらに
容易に製造できるＨＢＴを提供するものである。別の特
徴として本発明は先行技術の方法と比較して製造環境に
おいてより容易に実施できる製造法を提供する。本発明
による好ましいＨＢＴの特に重要な特徴はベースの主要
表面を実質上完全に覆いかつ外因性ベース領域を不動態
化する薄いエミッタ層であることでありその薄いエミッ
タ層上にベース接触があることである。

本発明の好ましいＨＢＴはエミッタ領域、コレクタ領
域、及びエミッタとコレクタの領域の間のベース領域か
らなる半導体本体からなり、並びにさらにエミッタ、ベ
ース、及びコレクタの領域をそれぞれ電気的に接続する
ための手段からなる。エミッタ領域はベース領域材料よ
り大きいバンドギャップを有しかつベース領域材料と逆
の導電形である第１の半導体材料からなる。またエミッ
タ領域はエミッタストライプ幅Ｗを有し、ベース領域は
“外因性”ベース領域からなるものである。

さらに、好ましいＨＢＴのエミッタ領域は第１の半導体
材料層からなり、これは事実上全てのベース領域の上に
ある。（即ち、これはベース領域の主要表面の事実上全
てと接続する）ものであり、この層の厚さは外因性ベー
ス領域の上にある層の１部がトランジスタの正常動作範
囲内で全てのバイアス電圧において伝導電子が事実上完
全に空乏であるように選択される。さらにまた、ベース
領域を電気的に接触するため手段はベース領域とオーム
接触を形成する第１の半導体材料層上の領域（例えばメ
タライズ領域）を含むものである。本発明によるＨＢＴ
はかなり縮小しうるものであり、その結果ＩＣチップ上
比較的高いデバイス密度を与えるものである。

本発明はまたＨＢＴからなる半導体装置の製造法におい
て実施されるものである。このＨＢＴは順次エミッタ領
域、コレクタ領域、及びエミッタとコレクタ領域の間の
ベース領域とからなる半導体本体からなり、並びにさら
にエミッタ、ベース、及びコレクタの領域をそれぞれ電
気的に接続するための手段からなる。好ましい実施例に
おいて本発明の方法はその上に複数の半導体層を有する
半導体基板を形成することからなる。この複数とは順次
第１の導電形のコレクタ層、第２の導電形のベース層、
第１の導電形のエミッタ層及びエミッタ層上の少なくと
も１種のさらなる層からなるものであって、エミッタ層
の材料はベース層の材料よりバンドギャップが大きいよ
うに選択される。好ましい本発明の方法はさらに選択し
た領域における少なくとも１種のさらなる層を除去する
ことからなり、これによって半導体本体におけるエミッ
タ層の選択した部分を暴露させ、エミッタ、ベース及び
コレクタの領域と電気的に接続するための手段を形成す
る。

さらにまた、好ましい本発明の方法はエミッタ層及びベ
ース層の選択した部分を除去することを含み、この除去
はエミッタ層が半導体本体におけるベース層の実質上全
てにわたるように行われる。さらにまた好ましい本発明
の方法はベース層とエミッタ層上の領域との間にオーム
接触を形成させることからなる方法、例えばエミッタ層
上にメタライズ領域を形成することからなる方法、によ
りベースと電気的に接続するための手段を形成すること
を含むものである。

現時点において本発明の幾つかの好ましい実施例はＧａ
Ａｓ系トランジスタであるとしても、本発明はそれに限
定するものではない。事実、本発明によるＨＢＴは、単
結晶ベース層上の単結晶エミッタ層のエピタキシャル成
長できるいずれの材料系においても実施可能であり、こ
こでエミッタ層がベース層より大きいバンドギャップを
有するようにエミッタ層の材料はベース層のそれと組成
が異なるものである。このような材料系の例として、Ａ
ｌＧａＡｓ／ＧａＡｓ、ＡｌＧａＡｓ／ＩｎＧａＡｓ、
ＡｌＧａＳｂ／ＧａＳｂ、ＩｎＰ／ＩｎＧａＡｓ、Ｉｎ
ＡｌＡｓ／ＩｎＧａＡｓ、ＧａＡｓＰ／ＧａＡｓ、Ｓｉ
／ＳｉＧｅ、ＧａＰ／Ｓｉ、ＧａＡｓ／Ｇｅ、及びＣｄ
Ｔｅ／ＨｇＴｅをあげることができる。上記の材料の組
合わせで第１記載の材料はエミッタ層材料で第２に記載
の材料はベース材料を示すものである。また上記は従来
技術的に通常使われているように各種材料系構成原子の
みを示したものである。つまり例えばＡｌＧａＡｓとは
Ａｌ_1-xＧａ_xＡｓ、但し０＜ｘ＜１、の組成の材料を示
すものと認識される。

本発明による方法は従来当業者に周知の多数の工程から
なり、従ってそれらについてはさらに詳細な説明は不要
である。このような工程の例として、基板ウエハの調
整；その上に例えばＭＢＥ、ＣＶＤ、またはＭＯＣＶＤ
のような適当な方法による各種組成、導電形及び／また
はドーピングレベルの複数の単結晶半導体層の成長；メ
タライズ層のデポジション；フォトリソグラフィ；及び
ウェットエッチングまたは例えば、ＲＩＥのようなドラ
イエッチングによるパターン付けをあげることができ
る。

［実施例の説明］以下図面を参照しながら本発明をさらに詳細に説明す
る。

第１図は本発明によるＨＢＴの１例の１０の模式的断面
図である。例として、トランジスタ１０は半絶縁性（１
００）ＧａＡｓ基板１１上に形成されたヒ化ガリウム系
ＨＢＴである。基板上にあるサブコレクタ１２、例えば
ｎ⁺ＧａＡｓ層は、その上にエピタキシャル成長したも
のである。サブコレクタ層１２上には順次エッチング停
止層２０、コレクタ１３、ベース１４、及びエミッタ１
５がある。これら全ては当業者には容易に察知されるよ
うに、基板上にエピタキシャル成長としたものである。
エミッタ１５上には接触層１９があり、その上にキャッ
プ層１８がある。パターン付けされたメタライズ領域２
３、１６及び１７はエミッタ１５、ベース１４、及びコ
レクタ１３をそれぞれ電気的に接続を形成するのに使用
され、その最後の接続があるのはホール２１を経由して
いる。イオン注入領域２２は同一基板上に形成される他
のデバイスから電気的にトランジスタ１０を分離するの
に使用される。このような分離及びそれを形成するため
の手段は当業者にとって周知のことである。

エミッタ層１５は好都合には非常に薄く例えば約５乃至
２５ｎｍである。さらに一般的には、許容できる厚さの
下限は正常動作条件下で逆トンネル電流（即ち、ベース
１４から接触層１９への正孔トンネリング）が無視でき
るような場合である。エミッタ層１５の許容できる厚さ
の最高レベルはエミッタ層１５の材料がトランジスタの
正常動作範囲内で全てのバイアスレベルにおける伝導電
子が実質上完全に空乏にある条件により求められ、例え
ばＶ_beは０．５−２．０Ｖの範囲にある。

重要なことは、第１図に見ることができるように、ベー
ス接触１６はエミッタ層１５上に置かれている。さら
に、エミッタ層１５は外因性ベース領域においては真性
ベース領域の場合、即ち接触層１９の下にある部分、と
殆ど同じ厚さのものである。

第１図に例示の種類のＨＢＴは、先行技術のデバイスに
まさる重要な利点を有する。例えば、エミッタ層１５は
エッチング停止層としてかつパッシベーション層として
役立つ。この構造体は自己整合的に製造することがで
き、これにより重要な整合工程をなくすことができる。
エミッタ層１５の厚さからエミッタ１５を介してベース
層１４にオーム接触を形成することは容易にできる。上
記の全てから本発明のＨＢＴは比較的容易にかつ信頼性
をもって製造することができる。さらに、ベース接触１
６はエミッタ層１５を介して形成されるので事実上いか
なる厚さのベース層１４とも信頼性をもって接触するこ
とができ、これは例えば米国特許第４，８２５，２６５
号明細書に開示のようなドーパント原子のサブモノレイ
ヤからなるベースを含むものである。表１に本発明によ
るＨＢＴの特定例のエピタキシャル成長層構造体の詳細
を示すが、表中の第１の欄の符号は第１図のそれを表わ
し、記号ｎとｐは通常通りの層材料の導電形を表わし及
び“ｉ”は“真性”を表わす。

表１に見ることができるように、ベース層はＡｌが線形
傾斜で混入され準電場を形成してこの領域における移動
を増加する。このことは任意に選択できる特徴である。
ＨＢＴの１例のエミッタ層１５のドーピングと厚さはエ
ミッタ層１５の材料層がＡｌＧａＡｓ表面のフェルミ準
位ピン止めのための外因性ベース領域上完全に空乏にな
るように設計されたものである。表１に示す１例の層シ
ーケンスはベースの電子の熱イオン放出を用いるＨＢＴ
に対応するが、本発明はこれに限定するものではない。
特に、本発明は当業者に認識されるように、トンネル放
出のＨＢＴにおいて実施できるものである。

本発明によるデバイスは広い範囲の横方向の寸法を有す
ることができる。しかしながら、本発明は横方向寸法が
比較的小さいデバイス、一般的には５μｍ未満エミッタ
ストライプ幅、しばしば１μｍ未満の場合に非常に好都
合に実施される。

第２図は本発明によるエミッタの大きさの異なる２種類
のＨＢＴについて電流利得のコレクタ電流への依存性を
示し、曲線２５は０．３×４μm²のエミッタを有するデ
バイス及び曲線２６は２．３×１０μm²のエミッタを有
するデバイスを表わす。これらの曲線はほぼ平行で両ト
ランジスタは共に約２５の最高電流利得を示す。事実
上、電流利得は同一コレクタ電流密度で両トランジスタ
について同一であり、電流利得を事実上悪化することな
く本発明のＨＢＴは縮小化できることを表わしている。

本発明によるＨＢＴを例えば次のように製造する。（１
００）面方位半絶縁性ヒ化ガリウム基板上にに所望の
層、例えば表１に示す層をＭＢＥにより成長させる。当
業者に周知のように、活性デバイス領域はフォトレジス
タにより決められ残りの領域を、線量とエネルギーのシ
ーケンスを用い、イオンの注入法により半絶縁性にす
る。次に薄いタングステン層を全ウエハ上に付着する。
エミッタ層の選択した領域をＴｉ／Ａｕ／Ｎｉの金属デ
ポジションとリフトオフと次にＳＦ₆をエッチングガス
として使用する露出タングステンのＲＩＥとからなる方
法により露出する。さらにこの方法はＩｎＧａＡｓキャ
ップ層の露出領域のウェット化学エッチングとＣＣｌ₂
Ｆ₂を用いるＲＩＥにより下部ＧａＡｓの選択除去を含
む。最後の工程におけるアンダカット量のＲＩＥ条件の
調節により制御する。これらのうちの各工程は個別には
従来からの当業者には周知のものである。ベース接触は
エミッタフィンガ上に直接ＡｕＢｅの蒸着とリフトオフ
により生成され自己整合性エミッタ−ベース接触を形成
する。次のＡｕＧｅＮｉ／Ａｕは蒸着されコレクタ接触
に対しリフトオフされる。ベースとコレクタの接触は急
速加熱アニール炉により１０秒間４２０℃でウエハを加
熱することにより同時に形成される。この加熱処理はベ
ース層に低抵抗オーム接触が形成されるように薄いエミ
ッタ層を介してベースメタライゼーションの拡散を起こ
す。最終的に、Ｔｉ／Ａｕの蒸着により接触パッドが形
成される。

幾つかの現時点で好ましい実施例においては、Ｐ形ドー
パントはＣであるが、その理由はこの原子はＢｅのよう
な先行技術のドーパントよりＧａＡｓ（及び他のIII−
Ｖ半導体）においてかなり小さい拡散係数を有するため
である。Ｃドーピングを行うための特に好都合な技術は
ＭＢＥ成長チャンバ中の加熱した炭素フィラメントから
のＣの昇華からなるものである。例えばこのフィラメン
トはグラファイトシートから加工されサーペンタイン形
になるように切断され、フィラメントの両末端には電流
接触パッドを有するようにされる。このフィラメントは
好都合な抵抗値、例えば約１オームになるように寸法が
決められる。高いドーパント濃度を得るためにフィラメ
ントは一般的に約２０００℃以上にに加熱される。

第３図はＣをドービングしたＧａＡｓ（速度１μｍ／ｈ
ｒで成長した）におけるグラファイトフィラメント電流
の関数としての正孔濃度のデータの１例を示す。第４図
はＣをドーピングしたＧａＡｓにおける層表面からの距
離の関数としてキャリヤ濃度のデータの１例を示すが、
但しここで成長させたまま（曲線４０）の場合と８００
℃５秒間急熱アニール後（曲線４１）の場合との両者を
示し、炭素の拡散の不存在の比較を表わす。

上記の説明したＣをドーピングしたIII−Ｖ半導体を使
用してベースを接続するためのＢｅ注入法からなる新規
加工技術が可能となり、Ｃドーピングベースと注入Ｂｅ
ベース接触手段とを有するＨＢＴを企画したものであ
る。

［発明の効果］以上説明したように、本発明の方法による薄いエミッタ
層とその上のベース接触により、電流利得が大きくエミ
ッタストライプ幅の小さいデバイスを容易に製造でき
る。

【図面の簡単な説明】

第１図は、本発明によるＨＢＴの１例の模式的断面を示
す図、第２図、本発明による２種類のＨＢＴの電流利得対コレ
クタ電流のデータの１例を示す図、第３図は、グラファイトフィラメントを通る電流の関数
として正孔濃度のデータの１例を示す図、及び第４図は、炭素をドーピングしたＧａＡｓの深さの関数
としての正孔濃度のデータの１例を示す図である。１０…トランジスタ１１…基板１２…サブコレクタ（層）１３…コレクタ（層、領域）１４…ベース（層、領域）１５…エミッタ（層、領域）１６…メタライズ領域（ベース接触）１７…メタライズ領域１８…キャップ層１９…接触層２０…エッチング停止層２１…ホール２２…イオン注入領域２３…メタライズ領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者ロバートウィリアムライアンアメリカ合衆国，08854 ニュージャージィピスカタウェイ，アンソニーアヴェニュー 439

Claims

【特許請求の範囲】

【請求項１】エミッタ領域、コレクタ領域、及びエミッ
タとコレクタの領域の間のベース領域を有する半導体本
体からなり、並びにさらにエミッタ、ベース、及びコレ
クタの領域をそれぞれ電気的に接続するための手段から
なるヘテロ接合バイポーラトランジスタからなる半導体
装置であって、エミッタ領域はベース領域材料より大き
いバンドギャップを有しかつベース領域材料と逆の導電
形である第１の半導体材料からなり、エミッタ領域とベ
ース領域は互いの上に並びにコレクタ領域の上にエピタ
キシャル成長され、トランジスタに付随するバイアス電
圧はトランジスタの正常動作範囲内にあり、エミッタ領
域はエミッタストライプ幅Ｗを有し、ベース領域は外因
性ベース領域を有するヘテロ接合バイポーラトランジス
タからなる前記半導体装置において、該半導体装置は、（ａ）エミッタ領域はベース領域の実質上全ての上にあ
る第１の半導体材料の層からなり、その層の厚さは外因
性ベース領域の上にある層の部分がトランジスタの正常
動作範囲内で全てのバイアス電圧において伝導電子が実
質上完全に空乏にあるように選択され；及び（ｂ）ベース領域を電気的に接続するための手段はベー
ス領域とオーム接触を形成する第１の半導体材料の層の
上にある領域からなることを特徴とするヘテロ接合バイ
ポーラトランジスタからなる半導体装置。
【請求項２】第１の材料の層の厚さが５乃至２５ｎｍ範
囲内にあり及びＷ≦１μｍであることを特徴とする請求
項１記載の半導体装置。
【請求項３】第１の材料の層がベース表面パッシベーシ
ョン層として使用され及びベース領域の実質上全てを接
触的に覆うことを特徴とする請求項１記載の半導体装
置。
【請求項４】第１の層の材料がドーピングされたＡｌＧ
ａＡｓ、ＡｌＧａＳｂ、ＩｎＰ、ＩｎＡｌＡｓ、ＧａＡ
ｓＰ、Ｓｉ、ＧａＰ、ＧａＡｓ、及びＣｄＴｅからなる
群から選択され、かつベース領域材料がドーピングされ
たＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＳｂ、
ＳｉＧｅ、Ｓｉ、Ｇｅ、及びＨｇＴｅからなる群から選
択されることを特徴とする請求項１記載の半導体装置。
【請求項５】第１の半導体材料の層の上にある領域がメ
タライズ領域であることを特徴とする請求項１記載の半
導体装置。
【請求項６】ベース領域は炭素がドーピングされ及び第
１の半導体材料の層の上の領域がＢｅ注入材料からなる
ことを特徴とする請求項１記載の半導体装置。
【請求項７】エミッタ領域、コレクタ領域、及びエミッ
タとコレクタの領域の間のベース領域を有する半導体本
体からなり、並びにさらにエミッタ、ベース、及びコレ
クタの領域をそれぞれ電気的に接続するための手段から
なるヘテロ接合バイポーラトランジスタからなる半導体
装置の製造方法であって；該方法は、（ａ）半導体基板上に複数の半導体層を形成し、この複
数とは順次第１の導電形のコレクタ層、第２の導電形の
ベース層、第１の導電形のエミッタ層、及びエミッタ層
上の少なくとも１種のさらなる層からなり、エミッタ層
の材料はベース層の材料より大きいバンドギャップを有
するように選択され；（ｂ）選択された領域における少なくとも１種のさらな
る層を除去し、それにより半導体本体におけるエミッタ
層の選択された部分を露出し；及び（ｃ）エミッタ、ベース及びコレクタの領域を電気的に
接続する手段を形成することからなり；前記方法はさらに、（ｄ）エミッタ層の及びベース層の選択された部分をエ
ミッタ層が半導体本体におけるベース層の実質上全てを
覆うように除去し；及び（ｅ）前記（ｃ）工程がエミッタ層上の領域とベース領
域との間にオーム接触を形成するようにさせることを特
徴とするヘテロ接合バイポーラトランジスタからなる半
導体装置の製造方法。
【請求項８】前記（ａ）工程が炭素の１部分が昇華する
ように炭素部材を加熱することを含み、昇華炭素の若干
が複数の半導体層の少なくとも１つに組み込まれること
を特徴とする請求項７記載の方法。