Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0642495B2 - Electronic device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JPH0642495B2 - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof

Info

Publication number
JPH0642495B2
JPH0642495B2 JP63261961A JP26196188A JPH0642495B2 JP H0642495 B2 JPH0642495 B2 JP H0642495B2 JP 63261961 A JP63261961 A JP 63261961A JP 26196188 A JP26196188 A JP 26196188A JP H0642495 B2 JPH0642495 B2 JP H0642495B2
Authority
JP
Japan
Prior art keywords
molding material
organic resin
plasma
electronic device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63261961A
Other languages
Japanese (ja)
Other versions
JPH02106940A (en
Inventor
舜平 山崎
一男 浦田
到 小山
慎二 今任
三憲 土屋
茂則 林
直樹 広瀬
麻里 佐々木
典也 石田
航平 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP63261961A priority Critical patent/JPH0642495B2/en
Publication of JPH02106940A publication Critical patent/JPH02106940A/en
Priority to US07/667,231 priority patent/US5147822A/en
Priority to US08/161,859 priority patent/US6191492B1/en
Publication of JPH0642495B2 publication Critical patent/JPH0642495B2/en
Priority to US09/698,055 priority patent/US6756670B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01515Forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体集積回路等の電子部品を覆って形成
される保護膜を有する電子装置及びその作製方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device having a protective film formed to cover an electronic component such as a semiconductor integrated circuit and a method for manufacturing the electronic device.

「従来の技術およびその問題点」 第4図に、従来における電子部品(IC)(28)の電極引
出し部分の様子を示す。
“Prior Art and Problems Thereof” FIG. 4 shows a state of an electrode lead-out portion of a conventional electronic component (IC) (28).

第4図において、有機樹脂モールド(41)がなされたフレ
ームのリード(35)、およびフレームのダイ(35′)が示さ
れている。
In FIG. 4, the lead (35) of the frame and the die (35 ') of the frame molded with the organic resin mold (41) are shown.

図面において、この有機樹脂(41)は1×1017Ωcm以上の
高い比抵抗(固有抵抗ともいう)をもつ絶縁材料である
ため、SMT(サーフェイス・マウント・テクノロジー
表面実装技術)において、アッセンブルをする際のジグ
表面の接触により、または保存中において、モールド材
(41)の表面に局部的に静電気が溜まってしまうという問
題があった。
In the drawing, this organic resin (41) is an insulating material with a high specific resistance (also called specific resistance) of 1 × 10 17 Ωcm or more, so SMT (surface mount technology)
In surface mounting technology), the mold material may be contacted with the jig surface during assembly or during storage.
There was a problem that static electricity was locally accumulated on the surface of (41).

この静電気は有機樹脂の厚さが厚い時は相対的にその電
界強度も電子部品にとっては小さくなり、電子部品の静
電破壊をもたらすことは少ないが、モールド材の厚さが
1.5mmまたはそれ以下になると、相対的に静電気による
電界強度が大きくなり、電子部品の信頼性保障上問題で
あった。
When the thickness of the organic resin is large, this static electricity causes the electric field strength to be relatively small for the electronic component, and it is unlikely to cause electrostatic breakdown of the electronic component, but the thickness of the molding material is small.
When the thickness is 1.5 mm or less, the electric field strength due to static electricity becomes relatively large, which is a problem in ensuring the reliability of electronic parts.

さらに電子部品であるICチップ(28)がダイアタッチされ
るダイ(35′)は、銅、42アロイ等の金属よりなり、この
表面(裏面)には、電子部品(28)をダイアタッチ(24)さ
せる際の100〜450℃の熱処理で形成される低級酸化物(3
2)が存在する。
Further, the die (35 ') to which the IC chip (28) which is an electronic component is die-attached is made of metal such as copper or 42 alloy, and the electronic component (28) is die-attached (24 (3) a lower oxide (3
2) exists.

このため、この後、ただちに有機樹脂のモールド材(41)
によるモールド処理を行うと、モールド材と銅または42
アロイとの間にきわめてはがれやすい酸化物層(32)が残
存することになり、モールド材(41)の密着性が低下する
という問題が生じてしまう。
Therefore, immediately after this, the organic resin molding material (41)
Molded with copper or copper or 42
The oxide layer (32), which is very easily peeled off from the alloy, remains, which causes a problem that the adhesiveness of the molding material (41) deteriorates.

そして、この電子装置を長期間保存しておくと、大気よ
りの水分をモールド材が吸収し、酸化物層(32)の近傍に
集まってしまい、その後の工程(ICの実装工程)におけ
る260℃、3〜10秒の半田付の際の加熱において、急激
な熱衝撃によってダイの周辺部のモールド材にクラック
(33),(33′)が発生したり、またダイの裏面にたまった
水分が蒸気化してボイド(42)ができ、裏面のモールド材
にふくれ(41′)が発生したりするという問題が生じてし
まう。
Then, if this electronic device is stored for a long period of time, the mold material absorbs moisture from the atmosphere and collects in the vicinity of the oxide layer (32), resulting in 260 ° C in the subsequent process (IC mounting process). During heating during soldering for 3 to 10 seconds, the mold material around the die is cracked by a sudden thermal shock.
(33) and (33 ') are generated, and the moisture accumulated on the back surface of the die is vaporized to form voids (42), which causes blistering (41') on the molding material on the back surface. Will occur.

そして上記のような問題が生じる結果、実装され状態で
の長期間の使用に対し、クラック箇所よりの水、不純物
の侵入による半導体装置の特性劣化、信頼性低下を誘発
してしまっていた。
As a result of the problems described above, deterioration of the characteristics and reliability of the semiconductor device due to the intrusion of water and impurities from the cracked portion have been induced for long-term use in the mounted state.

「発明の目的」 本発明は以上のような従来の電子装置の問題を解決する
ために、電子装置の実装における熱衝撃の問題、長期の
使用において生じるモールド材の劣化の問題、不純物の
電子装置内への侵入の問題、等々を解決することを発明
の目的とする。
[Object of the Invention] In order to solve the problems of the conventional electronic device as described above, the present invention solves the problems of thermal shock in mounting the electronic device, the problem of deterioration of the molding material caused by long-term use, and the electronic device of impurities. It is an object of the invention to solve the problem of invasion into the inside and the like.

「発明の構成」 (第1の発明) 本発明の第1は、 「有機樹脂モールドで被覆された電子部品を覆ってダイ
ヤモンド構造を有する炭素被膜が形成されていることを
特徴とする電子装置」 を要旨とするものである。
"Structure of the Invention" (First Invention) The first aspect of the present invention is "an electronic device characterized in that a carbon coating having a diamond structure is formed so as to cover an electronic component covered with an organic resin mold". Is the gist.

有機樹脂モールドで電子部品を被服する構成は、従来よ
り知られた構成である。
The structure in which the electronic component is covered with the organic resin mold is a conventionally known structure.

本発明はさらに有機樹脂モールドを覆ってダイヤモンド
構造を有する炭素被膜を形成したことを特徴としたもの
である。
The present invention is further characterized in that a carbon coating having a diamond structure is formed so as to cover the organic resin mold.

このダイヤモンド構造を有する炭素被膜というのは、ダ
イヤモンドと同じSP3結合を有する炭素であり、DLC(ダ
イヤモンドライクカーボン)とも呼ばれる炭素被膜であ
る。(本明細書中では以下DLCと略記する) (第2の発明) 本発明の第2は、 「電子部品表面を覆って、有機樹脂モールド材を形成す
る工程と、 前記有機樹脂モールド材中の不純物を真空中で脱気する
ことによって除去する工程と、 前記有機樹脂モールド材を覆ってダイヤモンド構造を有
する炭素被膜を形成する工程と、 を有することを特徴とする電子装置の作製方法」 を要旨とするものである。
The carbon coating having the diamond structure is carbon having the same SP 3 bond as diamond and is also called DLC (diamond-like carbon). (Hereinafter, abbreviated as DLC in the present specification.) (Second invention) The second aspect of the present invention is "a step of covering an electronic component surface to form an organic resin molding material, and And a step of removing impurities by deaeration in a vacuum, and a step of forming a carbon film having a diamond structure by covering the organic resin molding material ”. It is what

上記発明において、有機樹脂モールド材中の不純物を真
空中で脱気するのは、モールド材中に存在する有機物気
体、塩素、水分等の不純物をDLCの形成の前において予
め除去するためである。
In the above invention, the reason why the impurities in the organic resin molding material are degassed in a vacuum is to remove impurities such as organic gas, chlorine, and water existing in the molding material in advance before forming DLC.

これは、モールド材中に上記不純物が存在すると、後の
加熱工程において、これら不純物の膨張や活性化によっ
て不都合が生じるのを防ぐためである。
This is to prevent the occurrence of inconvenience due to the expansion and activation of these impurities in the subsequent heating step if the impurities are present in the molding material.

ダイヤモンド構造を有する炭素被膜を形成するには、プ
ラズマを用いた気相法を用いることによって行なう。
A carbon film having a diamond structure is formed by using a gas phase method using plasma.

「作用」 電子部品を覆ってダイヤモンド構造を有する炭素被膜を
形成することによって、水分が有機樹脂モールド材中に
侵入することを防ぐ構造とすることができ、加熱工程に
従う前述の問題の発生を抑制することができる。
"Function" By forming a carbon film having a diamond structure to cover electronic parts, it is possible to prevent water from entering the organic resin molding material, and suppress the occurrence of the above-mentioned problems due to the heating process. can do.

また、ダイヤモンド構造を有する炭素被膜は1×106
5×1013Ωcmの比抵抗を有するので、静電気による影響
を排除することができる。
Moreover, the carbon coating having a diamond structure is 1 × 10 6 to
Since it has a specific resistance of 5 × 10 13 Ωcm, it is possible to eliminate the influence of static electricity.

さらに、有機樹脂モールド材中の水分等の不純物を真空
脱気によって除去し、しかる後にダイヤモンド構造を有
する炭素被膜を形成することによって、有機樹脂モール
ド材中に予め存在する水分等の不純物の影響を排除する
ことができる。
Furthermore, impurities such as water in the organic resin molding material are removed by vacuum deaeration, and then a carbon coating having a diamond structure is formed, so that the influence of impurities such as water existing in advance in the organic resin molding material is eliminated. Can be eliminated.

以下本発明を利用した実施例を示す。Hereinafter, examples using the present invention will be shown.

「実施例1」 本実施例は、炭化物気体を用いたプラズマCVD法を用
い、熱伝導度がよく、かつ有機樹脂モールド材との密着
性に優れた炭素または炭素を主成分とする被膜(以下DL
Cとも略記する)を有機樹脂モールド材によって被服さ
れた電子部品上に被覆形成した例である。
Example 1 In this example, a plasma CVD method using a carbide gas was used, and carbon or a coating film containing carbon as a main component (hereinafter referred to as “carbon” having good thermal conductivity and excellent adhesion to an organic resin molding material) DL
(Also abbreviated as C) is formed by coating on an electronic component covered with an organic resin molding material.

DLCの厚さは、0.05〜5μm好ましくは0.1〜1μmの厚
さに形成する。
The DLC is formed to have a thickness of 0.05 to 5 μm, preferably 0.1 to 1 μm.

この被膜を形成するため、モールドされた電子装置を予
め真空引きし、モールド材中の水分を真空脱気する。
In order to form this film, the molded electronic device is evacuated in advance, and the moisture in the molding material is deaerated in vacuum.

そしてその上面に耐静電気対策の弱絶縁性を有し、かつ
外部からの水の侵入を防ぐ作用を有するダイヤモンド構
造を有する炭素または炭素を主成分とする被膜(DLC
膜)をプラズマCVD法により形成し保護膜とする。
Then, carbon or a carbon-based film (DLC) having a diamond structure, which has a weak insulating property against static electricity and has a function of preventing water from invading from the outside, is formed on the upper surface thereof.
Film) is formed by a plasma CVD method to form a protective film.

そしてこの成膜の際、スパッタ効果を伴わせつつ成膜す
るプラズマ気相反応を行なうことを特徴とする。
The characteristic feature of this film formation is that a plasma gas phase reaction is carried out while forming a film with a sputtering effect.

第1図は本実施例におけるプラスチックDIP(デュアル
インライン型パッケイジ)またはフラットパックパッケ
イジの縦断面図を示す。
FIG. 1 shows a vertical cross-sectional view of a plastic DIP (dual in-line package) or flat pack package in this embodiment.

図面において、リードフレームのダイ(35′)に有機樹脂
系銀ペースト(24),ガラス系銀ペーストまたは金−シリ
コン合金法等で密着させた電子部品チップ(28)と、この
チップのアルミニューム・パッド(38)と金属リード(ス
テム)(35)との間に形成された金線(39)のワイヤボンド
が示されている。
In the drawing, an electronic component chip (28) adhered to the die (35 ') of the lead frame with an organic resin silver paste (24), a glass silver paste, a gold-silicon alloy method or the like, and an aluminum A wire bond of gold wire (39) formed between pad (38) and metal lead (stem) (35) is shown.

第1図に示す構成を得るために、まずチップ(28)表面、
パッド(38)表面、ワイヤ(39)表面およびダイ(35′)の裏
面に対し、非生成物気体のプラズマ処理を行い、ダイア
タッチの際発生した低級酸化物およびナチュラルオキサ
イドを除去し、金属表面を露呈(30)させ、これらの上に
劣化防止用保護膜、特に窒化珪素膜(27),(27′)をプラ
ズマCVD法によりコーティングする。
In order to obtain the structure shown in FIG. 1, first, the surface of the chip (28),
The surface of the pad (38), the surface of the wire (39) and the back surface of the die (35 ') are plasma-treated with a non-product gas to remove the lower oxides and natural oxides generated during die attach, and the metal surface Is exposed (30), and a protective film for preventing deterioration, particularly silicon nitride films (27) and (27 '), is coated on these by a plasma CVD method.

かくの如くして、窒化珪素膜の如き劣化防止用保護膜を
300〜5000Å、一般には約1000Åの厚さに形成した後、
公知のインジェクション・モールド法により有機樹脂例
えばエポキシ(例えば410B)(41)を注入・封止させ、さ
らにフレームをリード部(37)にて曲げ、かつタイバーを
切断する。
In this way, a protective film for preventing deterioration such as a silicon nitride film is formed.
After forming to a thickness of 300 to 5000Å, generally about 1000Å,
An organic resin such as epoxy (for example, 410B) (41) is injected and sealed by a known injection molding method, the frame is bent at the lead portion (37), and the tie bar is cut.

そして、リード部の酸洗いを行った後、リードにハンダ
メッキを行う。
Then, after pickling the leads, the leads are solder-plated.

モールド材(41)中には信頼性低下をさせる不純物である
有機物気体、塩素、水分がモールドの際存在する。
In the molding material (41), impurities such as organic gas, chlorine, and water that reduce reliability are present during molding.

これらを除去するため、真空引きをした真空装置内に電
子装置を配置することによって、上記不純物を除去す
る。
In order to remove these, the impurities are removed by placing an electronic device in a vacuum device that has been evacuated.

さらに有機樹脂モールド表面を活性化させるために、ア
ルゴン、ネオン、ヘリウム、クリプトン等の不活性物気
体、または窒素により有機樹脂モールド表面をプラズマ
スパッタして活性化を行なう。
Further, in order to activate the surface of the organic resin mold, the surface of the organic resin mold is activated by plasma sputtering with an inert gas such as argon, neon, helium, krypton or nitrogen.

この後、1017Ωcm以上の比抵抗をもつ絶縁性有機樹脂モ
ールド材(41)の表面および裏面全体に対し、比抵抗が1
×106〜5×1013Ωcmを有するDLC(43)を0.05〜5μmの
厚さに形成する。
After that, the specific resistance of the insulating organic resin molding material (41) having a specific resistance of 10 17 Ωcm or more is 1
DLC (43) having a density of 10 6 to 5 × 10 13 Ωcm is formed to a thickness of 0.05 to 5 μm.

このDLC膜の如き保護膜は、室温または室温近傍(外部
加熱を積極的に行うことなく、プラズマスパッタにより
自己発熱する程度の温度)において、炭素弗素化物(C2F
6,C3F8,CHF3,CH2F2等CとFとの結合を有するもの)と
水素との混合気体、またはこれら炭素弗化物とエチレン
(C2H4)とを1/4〜4/1例えば1/1に混合し、これをプラズ
マ反応炉に導入し、そこに電気エネルギを供給するいわ
ゆるプラズマ気相法により形成せしめた。
This protective film such as the DLC film has a carbon fluoride (C 2 F) content at or near room temperature (a temperature at which self-heating is caused by plasma sputtering without actively performing external heating).
6 , C 3 F 8 , CHF 3 , CH 2 F 2 and the like, which has a bond of C and F) and hydrogen, or carbon fluorides and ethylene
(C 2 H 4 ) was mixed in a ratio of 1/4 to 4/1, for example, 1/1, and this was introduced into a plasma reactor and formed by a so-called plasma vapor phase method in which electric energy was supplied thereto.

DLC膜の比抵抗の制御のためには、エチレン等の炭素の
水素化物に加えてB2H6,B(CH3)3,BF3,NH3,NF3,N(CH3)3,N
(C2H2)3,PH3,P(CH3)3等のIII価またはV価の不純物を添
加する方法または直流バイアスの位置を可変する方法が
有効である。
In order to control the specific resistance of the DLC film, in addition to carbon hydride such as ethylene, B 2 H 6 , B (CH 3 ) 3 , BF 3 , NH 3 , NF 3 , N (CH 3 ) 3 , N
A method of adding a III-valent or V-valent impurity such as (C 2 H 2 ) 3 , PH 3 , P (CH 3 ) 3 or a method of varying the position of the DC bias is effective.

また2つの方法を用いることにより、下地モールド材と
の間の熱膨張の調整をも行うことができた。
Further, by using the two methods, it was possible to adjust the thermal expansion with the base molding material.

第2図に、本実施例におけるチップがフレームにボンデ
ィングされモールド材のコートがなされたフラットパッ
ク構造の基板およびそれを複数個集合させた基体(1)
(基板および基体をまとめて基体とも以下では略記す
る)を複数配設させ、プラズマ処理方法により有機樹脂
モールドの表面活性化およびプラズマCVD法により、DLC
膜のコーティングを行うための装置の概要を示す。
FIG. 2 shows a flat-pack structure substrate in which the chips are bonded to a frame and a mold material is coated in the present embodiment, and a base body (1) in which a plurality of the flat pack structures are assembled.
A plurality of substrates (both the substrate and the substrate will be abbreviated below) are arranged, the surface of the organic resin mold is activated by the plasma treatment method, and the DLC is performed by the plasma CVD method.
1 shows an outline of an apparatus for performing film coating.

図面において、反応系(50),ドーピング系(20)を有して
いる。
In the drawing, it has a reaction system (50) and a doping system (20).

反応系は、反応室(7)とゲート弁(9)とを有している。The reaction system has a reaction chamber (7) and a gate valve (9).

反応室(8)において、反応性気体はノズル(25)より下方
向に吹き出し、プラズマ反応を反応空間(8)で生成させ
る。そして、基板または基体(1)上での真空乾燥、モー
ルド材表面の活性化および保護膜形成を行う。
In the reaction chamber (8), the reactive gas blows downward from the nozzle (25) to generate a plasma reaction in the reaction space (8). Then, vacuum drying on the substrate or the substrate (1), activation of the surface of the molding material and formation of a protective film are performed.

排気は、排気口(6)を経てバルブ(21),ターボ分子ポン
プ(22),真空ポンプ(23)に至る。
The exhaust gas reaches the valve (21), the turbo molecular pump (22), and the vacuum pump (23) through the exhaust port (6).

プラズマを生成させるためのエネルギは、一対をなす高
周波電源(15-1),(15-2)よりマッチングボックス(16-1),
(16-2)さらにはパス(4-1),(4-2)を経て、一対の同じ大
きさの網状電極(3-1),(3-2)より加えられる。
Energy for generating plasma is generated by a pair of high frequency power supplies (15-1), (15-2) from a matching box (16-1),
(16-2) Further, it passes through the paths (4-1) and (4-2) and is added from a pair of mesh electrodes (3-1) and (3-2) having the same size.

印加される周波数は、1〜500MHz例えば13.56MHzが用い
られる。
The applied frequency is 1 to 500 MHz, for example 13.56 MHz.

それぞれの電極からの高周波電力の位相は0°±30°以
内または180°±30°以内に位相調整器(26)により制御
する。
The phase of the high frequency power from each electrode is controlled by the phase adjuster (26) within 0 ° ± 30 ° or within 180 ° ± 30 °.

周辺の枠構造のホルダ(40)が導体の場合は、ここを接地
レベルとする。しかしながら、ホルダ(40)は絶縁体であ
ってもよい。
If the holder (40) of the peripheral frame structure is a conductor, this is the ground level. However, the holder 40 may be an insulator.

プラズマ処理およびプラズマCVD法において、被形成体
(1-1),(1-2)……(1-n)即ち(1)(以下基体という)はサ
ポータ(20)上に配設され、枠構造(40)内において一対の
電極間の電界の方向に平行に配置される。さらに、いず
れの電極(3-1),(3-2)からも、また反応反応容器(7)から
もコンデンサ(19)等で直流的には離間させている。
In plasma processing and plasma CVD method, the object to be formed
(1-1), (1-2) ... (1-n), that is, (1) (hereinafter referred to as the substrate) is disposed on the supporter (20), and between the pair of electrodes in the frame structure (40). It is arranged parallel to the direction of the electric field. Furthermore, the electrodes (3-1) and (3-2) and the reaction reaction container (7) are separated from each other by a capacitor (19) in terms of direct current.

複数の基体(1)は互いに一定の間隔(2〜13cm例えば6cm)
または概略一定の間隔を有して配設されている。
The plurality of substrates (1) are at regular intervals (2 to 13 cm, for example 6 cm)
Alternatively, they are arranged with a substantially constant interval.

この基体(1)へは50〜100KHzの周波数の交流バイアスが
(17-1)より加えられ、-50〜-2000Vの直流バイアスが(17
-2)より加えられる。
AC bias with a frequency of 50 to 100 KHz is applied to this substrate (1).
DC bias of -50 to -2000V is added from (17-1).
-2) added.

このバイアスはDLCの形成の際、スイッチ(10)を(11-2)
に連結することによって加える。
This bias turns the switch (10) to (11-2) when forming the DLC.
Add by connecting to.

硬質の1×106〜5×1013Ωcmの比抵抗を有するDLCを作
るには、このバイアスの印加がきわめて重要である。ま
た以上の電源の他端は接地(5-1),(5-2),(5-3)されてい
る。
The application of this bias is extremely important for making a DLC having a hard specific resistance of 1 × 10 6 to 5 × 10 13 Ωcm. The other end of the above power source is grounded (5-1), (5-2), (5-3).

この多数の基体(1)は、グロー放電により作られるプラ
ズマ中の陽光柱内に配設される。
The large number of substrates (1) are arranged in a positive column in a plasma created by glow discharge.

第3図(A)は基体(1)においてステム(35)およびダイ(3
5′)(第1図を参照)を複数個一体化した金属リードフ
レーム上(45)に、電子部品(29)がボンディングされ、モ
ールド処理(41)がされた後の電子装置(29)が5〜25ケ
ユニット化された様子を示す。
FIG. 3 (A) shows the stem (35) and the die (3) in the substrate (1).
The electronic device (29) after the electronic component (29) is bonded to the metal lead frame (45) on which a plurality of 5 ') (see FIG. 1) are integrated and the molding process (41) is performed is performed. 5 to 25 units are shown.

1本のフレーム(45)における1つの電子装置のある部分
のフレーム(基板)を第3図(B)に示し、このA-A′での
縦断面図を第3図(C)の(29)に示す。
The frame (board) of one electronic device in one frame (45) is shown in Fig. 3 (B), and the vertical sectional view taken along line AA 'is shown in Fig. 3 (C) (29). Show.

第3図(C)において、リードフレーム(35),ダイ(3
5′),半導体チップ(28),金属ワイヤ(39)、モールド材
(41)よりなる電子装置(29)を5〜25ケユニット化したフ
レーム(45-1),(45-2)……をさらに5〜300本集めて、ジ
グ(44)により一体化し、基体(1)として構成させてい
る。
In FIG. 3 (C), the lead frame (35) and the die (3
5 '), semiconductor chip (28), metal wire (39), molding material
Further collect 5 to 300 frames (45-1), (45-2), etc. in which 5 to 25 units of the electronic device (29) consisting of (41) are united and integrated by a jig (44) to form a base ( It is configured as 1).

このジグにより外部接続部にDLCがコートされないよう
に覆っておくことは有効である。この基体(1)が第2図
における基体(1-1),(1-2)……(1-n)のそれぞれに対応し
ている。これをさらに5〜50枚(図面では7枚)陽光
柱内に第2図では配設している。
It is effective to cover the external connection part with DLC so that it is not coated with this jig. This substrate (1) corresponds to each of the substrates (1-1), (1-2) ... (1-n) in FIG. In FIG. 2, 5 to 50 sheets (7 sheets in the drawing) are arranged in a positive column.

第2図において、反応性気体は、フード(13-1)より枠構
造のホルダ(40)の内側およびフード(13-2)により囲まれ
た内側にてプラズマ活性状態を呈し、モールド材上をプ
ラズマ処理して緻密層を形成する。このモールド材上に
保護膜としての緻密層形成がなされる。
In FIG. 2, the reactive gas is in a plasma activated state inside the holder (40) having a frame structure and inside the hood (13-2) from the hood (13-1), and the reactive gas is present on the molding material. Plasma treatment is performed to form a dense layer. A dense layer as a protective film is formed on this molding material.

またDLC膜の形成に際し、バイアス印加により外部より
加熱をしなくても充分に緻密な層を作ることができる。
Further, when forming the DLC film, a sufficiently dense layer can be formed without applying external bias to heat the layer.

本実施例においては、プラズマCVD法によるDLC膜の形成
に先立って、室温中のアルゴンプラズマによるモールド
材表面のプラズマ活性化を行なった。
In this example, prior to the formation of the DLC film by the plasma CVD method, plasma activation of the mold material surface was performed with argon plasma at room temperature.

この活性化は、非生成物気体の陽光柱プラズマ領域に基
体を保持することによって行なうものである。
This activation is performed by holding the substrate in the positive column plasma region of the non-product gas.

以下においてさらなる実施例を示す。Further examples are given below.

「実施例2」 第2図のプラズマCVD装置において、ドーピング系(20)
より、炭素弗化物であるC2F6またはC3F8を(20-1)から、
窒化物気体であるN(CH3)3を(20-4)から、B(CH3)3は(20-
3)から、エチレンは(20-2)から、プラズマ処理用の非生
成物気体である水素またはアルゴンを(20-5)から供給す
る。
[Example 2] In the plasma CVD apparatus of FIG. 2, the doping system (20)
Therefore, carbon fluoride C 2 F 6 or C 3 F 8 from (20-1),
N (CH 3 ) 3 which is a nitride gas is converted from (20-4) to B (CH 3 ) 3 (20-
From 3), ethylene is supplied from (20-2), and hydrogen or argon, which is a non-product gas for plasma treatment, is supplied from (20-5).

それらは流量計(19),バルブ(18)により制御される。They are controlled by a flow meter (19) and a valve (18).

基板温度は外部加熱を特に積極的に行わない室温(プラ
ズマによる自己加熱を含む)とした。
The substrate temperature was set to room temperature (including self-heating by plasma) in which external heating was not particularly actively performed.

まず反応空間(1)に第3図に示したモールド処理後の基
体を保持し、アルゴンを導入した。
First, the substrate after the mold treatment shown in FIG. 3 was held in the reaction space (1), and argon was introduced.

そして、これら全体を1×10-3torr以下(10〜30分)に
真空引きをし、モールド材中の有機ガス、塩素、水分を
脱気した。
Then, the whole of these was evacuated to 1 × 10 −3 torr or less (10 to 30 minutes) to degas the organic gas, chlorine, and water in the molding material.

つぎに基体(1)の特にモールド材(41)表面のプラズマ処
理を行った。またここにB(CH3)3またはN(CH3)3/(C2H4+C
2F6)=0.0013〜0.03を同時に添加した。
Next, plasma treatment was performed on the substrate (1), especially on the surface of the molding material (41). Also here B (CH 3 ) 3 or N (CH 3 ) 3 / (C 2 H 4 + C
2 F 6 ) = 0.0013 to 0.03 were added simultaneously.

そして、13.56MHzの周波数により1KWの出力を一対の電
極(3-1),(3-2)に10〜30分供給してプラズマ処理を行な
った。
Then, an output of 1 KW was supplied to the pair of electrodes (3-1) and (3-2) for 10 to 30 minutes at a frequency of 13.56 MHz for plasma treatment.

このプラズマ処理を行った基体に対し、さらにDLCの保
護膜形成を行った。
A DLC protective film was further formed on the plasma-treated substrate.

上記プラズマ処理がなされた被形成面上にDLC膜を形成
する場合、反応性気体は、例えば、C2H4/C2F6/H2=1/1/
5とした。
In the case of forming a DLC film on the formation surface subjected to the plasma treatment, the reactive gas is, for example, C 2 H 4 / C 2 F 6 / H 2 = 1/1 /
It was set to 5.

そしてこれらの気体に対して、13.56MHzの周波数により
1KWの出力を一対の電極(11),(11′)に供給しプラズマ気
相反応を行い成膜を行なった。
And for these gases, the frequency of 13.56MHz
An output of 1 KW was supplied to the pair of electrodes (11) and (11 ') to carry out plasma vapor phase reaction to form a film.

かくして平均5000Å(5000ű200Å)に約30分(平均
速度3A/秒)の被膜形成を行った。
Thus, a film was formed on an average of 5000Å (5000Å ± 200Å) for about 30 minutes (average speed 3 A / sec).

DLC膜は交流バイアス(50KHz,±300V)および直流バイ
アス電圧(-50V〜-2000V)と大きくすることにより、比
抵抗は1×106〜5×1013Ωcmにまで制御することがで
きる。
The resistivity of the DLC film can be controlled to 1 × 10 6 to 5 × 10 13 Ωcm by increasing the AC bias (50 KHz, ± 300 V) and the DC bias voltage (-50 V to -2000 V).

さらにここにNH3,B(CH3)3等を添加することにより、基
体との密着性を高め、かつビッカース硬度も500〜3000K
g/mm2とモールド材の200〜400Kg/mm2より大きくするこ
とができる。
By further addition of NH 3, B (CH 3) 3 or the like here, improving the adhesion between the substrate and the Vickers hardness 500~3000K
It can be greater than g / mm 2 and 200-400 Kg / mm 2 of the molding material.

こうして得られた電子装置に対し、ノイズ研究所ESS-62
35の静電破壊試験機を用いて耐静電気特性をテストし
た。ICはC/MOSメモリ256KDRAM,有機樹脂モールドは厚
さ1.4mmとした。DLCは0.5μmの厚さに、比抵抗は109
1011Ωcmとした。
Noise Research Laboratory ESS-62
The electrostatic resistance characteristics were tested using 35 electrostatic breakdown testers. The IC has a 256K DRAM C / MOS memory, and the organic resin mold has a thickness of 1.4 mm. DLC is 0.5 μm thick and specific resistance is 10 9 ~
10 11 Ωcm.

テストは、出力電圧20KVとし、これをDLC上に900回繰り
返し加えることによって行なった。
The test was performed by setting the output voltage to 20 KV and repeatedly applying this to the DLC 900 times.

しかし何らの静電破壊もみられなかった。However, no electrostatic breakdown was observed.

なおサンプル数は20とした。The number of samples was 20.

他方、本発明のDLCを形成しないものはサンプル数20の
内、同一条件ではすべてが入力ピン等を破壊してしまっ
ていた。
On the other hand, in the sample which does not form the DLC of the present invention, all of the 20 samples had destroyed the input pins and the like under the same conditions.

本発明の電子装置に対し、85℃/85%(相対温度)で1000
時間放置した後、半田付けを260℃5秒行った。しかし
この電子装置にはサンプル数20ケにおいていずれにも何
らのクラックもまたふくれも発生しなかった。
1000 ° C at 85 ° C / 85% (relative temperature) for the electronic device of the present invention
After left for a while, soldering was performed at 260 ° C. for 5 seconds. However, in this electronic device, no crack or swelling occurred in any of the 20 samples.

もちろん本発明のDLCコートをしないものはすべて第4
図に示す欠陥を有していた。
Of course, all those which do not have the DLC coat of the present invention are the fourth
It had the defects shown in the figure.

なお本実施例においては、プラズマ処理方法およびPCVD
法において、電気エネルギのみならず、10〜15μmの波
長の遠赤外線または300nm以下の紫外光を同時に加える
光エネルギを用いるフォトCVD(またはフォトFPCVD)法
を併用することは有効である。
In this example, the plasma processing method and PCVD
In the method, it is effective to use a photo CVD (or photo FPCVD) method in which not only electric energy but also far infrared rays having a wavelength of 10 to 15 μm or ultraviolet light having a wavelength of 300 nm or less are simultaneously applied.

「効果」 本発明において、モールド上の緻密膜として1×106
5×1013Ωcmに比抵抗のDLC膜をブロッキング膜として
形成することによって、有機樹脂モールドに水分が侵入
することを防ぐことができた。
[Effect] In the present invention, as a dense film on the mold, 1 × 10 6 to
By forming a DLC film having a specific resistance of 5 × 10 13 Ωcm as a blocking film, it was possible to prevent water from entering the organic resin mold.

加えてプラズマ処理を行う際、モールド材中の不純物ガ
ス、水分の真空脱気工程を有するため、有機樹脂中の水
分、塩素とダイの金属との間で反応が起きて低級酸化物
ができ、信頼性を低下させるという欠点も防ぐことがで
きた。
In addition, when performing the plasma treatment, since there is a vacuum degassing step of the impurity gas in the molding material and moisture, a reaction occurs between the moisture in the organic resin, chlorine and the metal of the die to form a lower oxide, We were able to prevent the drawback of reducing reliability.

またこの電子装置の実装の際、モールド材が加熱により
膨れてしまうことを防ぐことができた。
Further, when the electronic device was mounted, it was possible to prevent the molding material from swelling due to heating.

そして、高品質、高信頼性を有する電子装置を提供する
ことができた。
Then, it is possible to provide an electronic device having high quality and high reliability.

本発明において、電子部品チップは半導体素子として示
したが、その他、抵抗、コンデンサであってもよく、ボ
ンディングもワイワボンディングのみならずフリップチ
ップボンディング、ハンダバンプボンディングでもよ
い。
In the present invention, the electronic component chip is shown as a semiconductor element, but it may be a resistor or a capacitor, and the bonding may be not only wire bonding but also flip chip bonding or solder bump bonding.

本発明において、チップが大きくなって、ダイを用いる
ことなしにモールドする場合がある。しかしその場合
も、基体としてのリードフレーム、チップのすべてを覆
って本発明のDLC保護膜を設けることは有効である。
In the present invention, the chip may become larger and may be molded without using a die. However, even in that case, it is effective to provide the DLC protective film of the present invention so as to cover all of the lead frame as the substrate and the chip.

上述した説明においては、リードフレーム上に半導体チ
ップを埋置した場合について述べているが、本発明は特
に金属リードフレーム上に限ることなく、ハイブリッド
IC、膜厚IC等基体上に能動素子または受動する素子をマ
ウントし、これら全体に有機樹脂モールド処理をした基
板または基体に対しても、同様の効果が期待できる。
In the above description, the case where the semiconductor chip is embedded in the lead frame has been described, but the present invention is not limited to the metal lead frame, and the hybrid
The same effect can be expected for a substrate or a substrate in which an active element or a passive element such as an IC or a film thickness IC is mounted on a substrate and an organic resin molding process is performed on the entire element.

【図面の簡単な説明】[Brief description of drawings]

第1図は本実施例の耐湿テストおよび半田付けテストを
した後のプラスチック・パッケージ半導体装置の縦断面
部の要部を示す。 第2図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第3図は第2図の装置のうちの基体部の拡大図を示す。 第4図は従来例のプラスチックパッケイジを耐湿テスト
および半田付けテストをした後の縦断面図の要部を示
す。
FIG. 1 shows an essential part of a vertical cross section of a plastic package semiconductor device after a moisture resistance test and a soldering test according to this embodiment. FIG. 2 shows an outline of a plasma gas phase reaction apparatus for carrying out the method of the present invention. FIG. 3 shows an enlarged view of the base portion of the apparatus shown in FIG. FIG. 4 shows an essential part of a vertical cross-sectional view after a moisture resistance test and a soldering test are performed on a conventional plastic package.

フロントページの続き (72)発明者 土屋 三憲 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 林 茂則 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 広瀬 直樹 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 佐々木 麻里 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 石田 典也 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 和田 航平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 審査官 加藤 浩一 (56)参考文献 特開 昭62−2557(JP,A) 特開 昭57−53968(JP,A) 特開 昭56−49530(JP,A)Front page continued (72) Inventor Mitsunori Tsuchiya 398 Hase, Atsugi, Kanagawa Prefecture, Semiconducting Energy Laboratory Ltd. (72) Inventor Shigenori Hayashi, 398, Hase, Atsugi, Kanagawa Prefecture, Semiconducting Energy Laboratory Ltd. (72) Inventor Naoki Hirose 398 Hase, Atsugi, Kanagawa Prefecture, Semiconducting Energy Laboratory Co., Ltd. (72) Inventor, Mari Sasaki 398, Hase, Atsugi, Kanagawa Prefecture, Semiconducting Energy Laboratory, Ltd. (72) Inventor, Noriya Ishida Atsugi, Kanagawa 398, Hase, Hachinohe Co., Ltd., Semiconductor Energy Laboratory Co., Ltd. (72) Inventor, Kohei Wada, 398, Hase, Atsugi, Kanagawa Pref., Semiconductor Co., Ltd., Semiconductor Energy Laboratory Co., Ltd. Koichi Kato (56) Reference JP 62-2557 (JP) , A) JP-A-57-53968 (JP, A) JP-A-56-49530 (JP, A)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】有機樹脂モールドで被覆された電子部品を
覆ってダイヤモンド構造を有する炭素被膜が形成されて
いることを特徴とする電子装置。
1. An electronic device, wherein a carbon coating having a diamond structure is formed to cover an electronic component covered with an organic resin mold.
【請求項2】電子部品表面を覆って、有機樹脂モールド
材を形成する工程と、 前記有機樹脂モールド材中の不純物を真空中で脱気する
ことによって除去する工程と、 前記有機樹脂モールド材を覆ってダイヤモンド構造を有
する炭素被膜を形成する工程と、 を有することを特徴とする電子装置の作製方法。
2. A step of forming an organic resin molding material so as to cover a surface of an electronic component, a step of removing impurities in the organic resin molding material by deaeration in a vacuum, and the organic resin molding material. And a step of forming a carbon film having a diamond structure so as to cover it, and a method of manufacturing an electronic device.
JP63261961A 1988-08-26 1988-10-17 Electronic device and manufacturing method thereof Expired - Lifetime JPH0642495B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63261961A JPH0642495B2 (en) 1988-10-17 1988-10-17 Electronic device and manufacturing method thereof
US07/667,231 US5147822A (en) 1988-08-26 1991-02-25 Plasma processing method for improving a package of a semiconductor device
US08/161,859 US6191492B1 (en) 1988-08-26 1993-12-06 Electronic device including a densified region
US09/698,055 US6756670B1 (en) 1988-08-26 2000-10-30 Electronic device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63261961A JPH0642495B2 (en) 1988-10-17 1988-10-17 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH02106940A JPH02106940A (en) 1990-04-19
JPH0642495B2 true JPH0642495B2 (en) 1994-06-01

Family

ID=17369060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63261961A Expired - Lifetime JPH0642495B2 (en) 1988-08-26 1988-10-17 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0642495B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014122892A1 (en) * 2013-02-06 2014-08-14 三菱電機株式会社 Semiconductor module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5649530A (en) * 1979-09-28 1981-05-06 Fujitsu Ltd Semiconductor device
JPS5753968A (en) * 1980-09-17 1982-03-31 Nec Corp Semiconductor device
JPS622557A (en) * 1985-06-27 1987-01-08 Mitsubishi Electric Corp Method for preventing static breakdown of semiconductor device

Also Published As

Publication number Publication date
JPH02106940A (en) 1990-04-19

Similar Documents

Publication Publication Date Title
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
US5057900A (en) Electronic device and a manufacturing method for the same
US5013688A (en) Method of manufacturing a semiconductor using plasma processing
US6191492B1 (en) Electronic device including a densified region
US3585461A (en) High reliability semiconductive devices and integrated circuits
US5208467A (en) Semiconductor device having a film-covered packaged component
US5096851A (en) Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step
US5205036A (en) Method of manufacturing a semiconductor device with selective coating on lead frame
US5276351A (en) Electronic device and a manufacturing method for the same
US5192995A (en) Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material
US6756670B1 (en) Electronic device and its manufacturing method
JP2684387B2 (en) Electronic device and manufacturing method thereof
JPH0642495B2 (en) Electronic device and manufacturing method thereof
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
JPH02106952A (en) Electronic device
JP2681167B2 (en) Electronic device manufacturing method
JP2802650B2 (en) Electronic equipment
JPH0276249A (en) Electronic device and manufacture thereof
JP2683694B2 (en) Method of manufacturing electronic device
EP0363936B1 (en) Method of manufacturing electric devices
JPH02181450A (en) Manufacture of electronic device
JPH0521693A (en) Electronic device member and manufacturing method thereof
JPH0260154A (en) Lead frame and manufacture of electronic device incorporating the same
JP2727605B2 (en) Semiconductor device and manufacturing method thereof
JP2674144B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 15