Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0642785B2 - Driver circuit for transistor inverter - Google Patents
[go: Go Back, main page]

JPH0642785B2 - Driver circuit for transistor inverter - Google Patents

Driver circuit for transistor inverter

Info

Publication number
JPH0642785B2
JPH0642785B2 JP59181298A JP18129884A JPH0642785B2 JP H0642785 B2 JPH0642785 B2 JP H0642785B2 JP 59181298 A JP59181298 A JP 59181298A JP 18129884 A JP18129884 A JP 18129884A JP H0642785 B2 JPH0642785 B2 JP H0642785B2
Authority
JP
Japan
Prior art keywords
transistor
transformer
voltage
current
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59181298A
Other languages
Japanese (ja)
Other versions
JPS6158480A (en
Inventor
寿一 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Sharp Corp
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC, Sharp Corp filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP59181298A priority Critical patent/JPH0642785B2/en
Publication of JPS6158480A publication Critical patent/JPS6158480A/en
Publication of JPH0642785B2 publication Critical patent/JPH0642785B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 <技術分野> 本発明はトランジスタインバータの駆動回路に関するも
のである。
TECHNICAL FIELD The present invention relates to a drive circuit for a transistor inverter.

一般にトランジスタインバータは直流電源のプラス・マ
イナス間に直列に接続された2個のトランジスタを交互
にオン状態とし(これを転流と呼ぶ)、2個のトランジ
スタの接続点を出力端子として、そこに直流電源電圧を
振幅とする方形波を得ることを基本としており、これを
単位インバータと呼んでいる。単位にインバータを多数
用い、それぞれの出力方形波の位相を適当に設定し、ま
たは出力方形波のパルス幅を時間とともに変化し(パル
ス幅変調、以下PWMと称す)、多相交流や正弦波に近
い電圧波形を得るなど応用されている。
Generally, a transistor inverter alternately turns on two transistors connected in series between the positive and negative sides of a DC power source (this is called commutation), and the connection point of the two transistors is used as an output terminal. It is based on obtaining a square wave whose amplitude is a DC power supply voltage, which is called a unit inverter. Using a large number of inverters for each unit, set the phase of each output square wave appropriately, or change the pulse width of the output square wave with time (pulse width modulation, hereafter referred to as PWM) to create a multi-phase AC or sine wave. It is applied to obtain close voltage waveforms.

単位インバータを構成する2個のトランジスタは、転流
の時、一方がオンからオフに変わると同時に他方のトラ
ンジスタがオフからオンに変化するのが望ましい。トラ
ンジスタの一般的な特性として、ベース電流を方形波状
に流した場合、オフからオンは速かに行なわれるが、オ
フからオンへの変化はキャリァ蓄積効果のため非常に遅
く、10倍以上に達することもある。したがって、2個
のトランジスタに一方をオン、他方をオフとするような
ベース電流を同時に与えると、一瞬両トランジスタが共
にオンの状態が生じ電源を短絡した状態となるのでトラ
ンジスタには過大な電流が流れ、トランジスタ発熱の原
因となる。これを短絡モードと呼んでいる。
It is desirable that one of the two transistors forming the unit inverter changes from on to off and the other transistor changes from off to on during commutation. As a general characteristic of a transistor, when a base current is made to flow in a square wave, off-to-on is performed quickly, but the change from off-to-on is very slow due to a carrier accumulation effect and reaches 10 times or more. Sometimes. Therefore, when a base current that turns on one of the transistors and turns off the other is applied to the two transistors at the same time, both transistors are momentarily turned on and the power supply is short-circuited. Flow and cause heat generation in the transistor. This is called short circuit mode.

従来、インバータを構成するトランジスタのベース駆動
は、それぞれのトランジスタに1個のパルストランスを
使用する。その場合はそれぞれの単位インバータが短絡
モードを作らないように、転流時に両トランジスタ共に
駆動しない期間、すなわち遊び時間を設ける必要があ
る。
Conventionally, one pulse transformer is used for each transistor to drive the bases of the transistors forming the inverter. In that case, it is necessary to provide a period in which neither transistor is driven during commutation, that is, a play time, so that each unit inverter does not create a short circuit mode.

単位インバータにおける2個のパルストランスを結合し
て1個とし、トランジスタのベースエミッタ間に接続す
るトランスの2次巻線を2個のトランジスタで逆極性に
すると、等価的に2個のトランジスタのベース・エミッ
タを逆並列接続したことになる。トランスの1次巻線を
定電流駆動すると、転流時に、一方のトランジスタがオ
フとなるまで他方のトランジスタは駆動されないので、
短絡モードを作らない。しかし、トランスの巻線には正
負対称形の電圧が加わるので、トランスの励磁電流を大
きくしないためには、単位インバータのデューティ比を
1対1から変更できないので実用的でない。
If two pulse transformers in a unit inverter are combined into one and the secondary winding of the transformer connected between the bases and emitters of the transistors is reversed in polarity with two transistors, the bases of the two transistors are equivalently equivalent.・ The emitters are connected in anti-parallel. When the primary winding of the transformer is driven with a constant current, at the time of commutation, the other transistor is not driven until one transistor is turned off.
Do not create short circuit mode. However, since positive and negative symmetrical voltages are applied to the windings of the transformer, the duty ratio of the unit inverter cannot be changed from 1: 1 in order to increase the exciting current of the transformer, which is not practical.

第4図には従来一般のトランジスタインバータとして用
いられている単位インバータと1個のパルストランスに
よるベース駆動回路を示す。ここで単位インバータは交
互にオンとなる一対のトランジスタTRとTRで構
成され、その接続点Aが出力端子である、負荷Rは出
力端子Aと電流E,Eの中点Bに接続してあるが、
単位インバータを多数持つ場合は出力端子間に接続され
るので、電源の中点は必要でない。ダイオードDF1,DF2
はそれぞれTR,TRに逆並列に接続された逆並列
ダイオードで、誘導性負荷により発生する逆電流の経路
を与えるものである。トランジスタTRとTRは入
力信号eによって交互にオンとなり、電源+Vccか
ら抵抗Rを通じて流れる電流を、極性を変えてトラン
スTの1次巻線に供給する。第5図は第4図の回路の各
部電圧電流波形を、第6図(a)(b)はトランジスタTR
からTRへの転流動作説明用回路図である。
FIG. 4 shows a base drive circuit including a unit inverter used as a conventional general transistor inverter and one pulse transformer. Here, the unit inverter is composed of a pair of transistors TR 1 and TR 2 that are alternately turned on, and the connection point A is the output terminal. The load R L is the output terminal A and the midpoint B of the currents E 1 and E 2 . Connected to
When a large number of unit inverters are included, they are connected between output terminals, so the middle point of the power supply is not necessary. Diode D F1 , D F2
Is an anti-parallel diode connected in anti-parallel to TR 1 and TR 2 , respectively, and provides a path for the reverse current generated by the inductive load. The transistors TR 3 and TR 4 are alternately turned on by the input signal e 0 , and the current flowing from the power source + Vcc through the resistor R 1 is supplied to the primary winding of the transformer T with the polarity changed. FIG. 5 shows the voltage / current waveforms of the respective parts of the circuit of FIG. 4, and FIGS. 6 (a) and 6 (b) show the transistor TR 2
FIG. 3 is a circuit diagram for explaining a commutation operation from the IC to TR 1 .

まず時刻t11以前はトランジスタTRがオンの定常状
態で、このとき1次電流はi12であってトランジスタT
を流れている。2次電流はi22でトランジスタTR
のベースを駆動している。負荷電流はトランジスタT
を流れている。時刻t11で入力信号eが正になる
とトランジスタTRはオフ、トランジスタTRがオ
ンとなり1次電流は直ちにi11となり極性が反転する。
この場合の動作回路は第6図(a)となる。トランスTの
2次電流i22も直ちに極性が反転するが、トランジスタ
TRのベース・エミッタ間電圧はキャリァ蓄積効果の
ため、時刻t11以前の電圧+Eを保ち、トランジスタ
TRは負荷電流-iCを流しつづける。トランスTの各
巻線には-EBが現われるのでトランジスタTRのベー
ス電位は逆であり、電流は流れず駆動されない。トラン
ジスタTRはオフのままである。この状態はトランジ
スタTRのベースから蓄積キャリァによってきまる所
定の電荷が引き出される時刻t12まで続く。トランジス
タTRのベースから所定電荷が引き出されるとトラン
ジスタTRのベース・エミッタは逆回復すると同時に
コレクタ電流も遮断される。時刻t12以後はトランスT
の1次電流i11に対して、2次電流はi21となってトラン
ジスタTRのベースに流れる。トランジスタTR
オンとなってコレクタ電流+icを流し、またベース・
エミッタ間電圧+EBがトランスTの巻線電圧となる。ダ
イオードD12は時刻t11〜t12の間にトランジスタTR
のコレクタに逆電圧が加わるのを防いでいる。なお、
第5図の負荷電流波形icの実線は抵抗負荷に対するも
の、点線は誘導負荷に対するものである。誘導負荷で
は、TRのオン期間t12〜t22の間の前半は+icの値
は負で、+icはダイオードDF1を通じて流れ、後半
は値が正でトランジスタTRを流れる。icがどれだ
けの期間正であるかは負荷の状態によって異なる。例え
ば一転流周期にわたってicが正であれば、t12〜t22
間+icはTRを流れ、t22〜t32の間−icはDF
を流れる。一転流周期にわたってicが負であれば、t
22〜t32の間−icはTRを流れ、t12〜t22の間+i
cはDFを流れる。逆並列ダイオードに電流が流れて
いる間も、トランジスタのベースには電流が供給され、
オンに駆動されているのでキャリァ蓄積が生じ、転流時
の短絡モードは同様に生じ、また先の説明と同様の作用
でトランスTによって短絡モードの発生が防がれる。こ
のように第4図の接続において、トランジスタTR
TRの転流は順序よく行なわれ短絡モードも生じない
が、第5図のようにトランスTの巻線電圧としては常に
+Eまたは−Eが加わることになる。周知のように
トランス巻線の電圧時間積分はトランスの磁束変化量に
等しいので、巻線電圧波形の正,負半サイクルの面積が
等しくなければ磁束は著しく増加して、ついにはトラン
スが飽和する。トランスが飽和するとその励磁電流が著
しく増加し、短絡に近い状態となって所定の出力が得ら
れなくなる。したがって+Eと−Eが等しければト
ランジスタTRとTRのデューティ比は1対1のみ
で動作可能で、それ以外の値に変えることはできない。
First, before time t 11, the transistor TR 2 is in a steady state of being on, and at this time, the primary current is i 12 and the transistor T 2 is
Flowing through R 4 . The secondary current is i 22 and the transistor TR
Driving the base of 2 . Load current is transistor T
It is flowing through R 2. When the input signal e 0 becomes positive at time t 11 , the transistor TR 4 is turned off, the transistor TR 3 is turned on, and the primary current immediately becomes i 11 and the polarity is inverted.
The operation circuit in this case is shown in FIG. 6 (a). Secondary current i 22 of the transformer T is also immediately polarity is reversed, the base-emitter voltage of the transistor TR 2 is for Kyaria cumulative effect, keeping the time t 11 the previous voltage + E B, the transistor TR 2 is the load current - Continue to flow i C. Since -E B appears in each winding of the transformer T, the base potential of the transistor TR 1 is opposite and no current flows and it is not driven. The transistor TR 1 remains off. This state continues until time t 12 when a predetermined charge determined by the storage carrier is extracted from the base of the transistor TR 2 . The base and emitter of a predetermined charge from the base of the transistor TR 2 is pulled out transistor TR 2 is also cut off at the same time the collector current when reverse recovery. After time t 12, transformer T
Secondary current i 11 , the secondary current becomes i 21 and flows to the base of the transistor TR 1 . The transistor TR 1 is turned on to allow collector current + ic to flow, and the base
Emitter voltage + E B is the winding voltage of the transformer T. The diode D 12 is the transistor TR between the times t 11 and t 12.
The reverse voltage is prevented from being applied to the collector of No. 4 . In addition,
The solid line of the load current waveform ic in FIG. 5 is for a resistive load, and the dotted line is for an inductive load. In the inductive load, the value of + ic is negative in the first half of the ON period t 12 to t 22 of TR 1 , and + ic flows through the diode D F1 and the value of positive + ic flows in the transistor TR 1 in the second half. How long ic is positive depends on the load condition. For example, if positive ic is over reversal flow period, during + ic a t 12 ~t 22 flows through TR 1, -ic between t 22 ~t 32 is DF 2
Flowing through. If ic is negative over one commutation period, t
From 22 to t 32 , −ic flows through TR 2 , and from t 12 to t 22 + i
c flows through DF 1 . While the current flows through the anti-parallel diode, the current is supplied to the base of the transistor,
Since it is driven on, carrier accumulation occurs, a short circuit mode similarly occurs at the time of commutation, and the transformer T prevents the short circuit mode from being generated by the same operation as described above. Thus, in the connection of FIG. 4, the transistors TR 1 ,
Commutation TR 2 is not caused orderly conducted short mode, so that the applied always + E B or -E B as winding voltage of the transformer T as in the fifth view. As is well known, the voltage-time integral of the transformer winding is equal to the amount of change in the magnetic flux of the transformer, so if the areas of the positive and negative half cycles of the winding voltage waveform are not equal, the magnetic flux will increase significantly and eventually the transformer will saturate. . When the transformer saturates, its exciting current remarkably increases, and it becomes a state close to a short circuit, and a predetermined output cannot be obtained. Therefore, if + E B and −E B are equal, the transistors TR 1 and TR 2 can operate with a duty ratio of only 1: 1 and cannot be changed to other values.

<目的> 本発明は上記従来回路の欠点を除去することを目的とし
たものであり、それぞれのトランスでベースを駆動する
単位インバータにおいて、短絡モードを作らず且つデュ
ーティ比を変更できるトランス駆動回路を提供するもの
である。
<Purpose> The present invention is intended to eliminate the above-mentioned drawbacks of the conventional circuit, and in a unit inverter that drives a base by each transformer, a transformer drive circuit that does not create a short circuit mode and can change the duty ratio is provided. It is provided.

<実施例> 以下図面に示す本発明の実施例に従って説明する。<Example> An example of the present invention shown in the drawings will be described below.

第1図に本発明によるトランジスタインバータの駆動回
路の一実施例の回路図を示し、ここで第4図に示す従来
回路と同一回路素子には同一符号を付している。なおD
,DFは省略してある。
FIG. 1 shows a circuit diagram of an embodiment of a drive circuit for a transistor inverter according to the present invention, in which the same circuit elements as those in the conventional circuit shown in FIG. 4 are designated by the same reference numerals. Note that D
F 1 and DF 2 are omitted.

ここでは特に2つのトランジスタTRとTRの駆動
用にそれぞれパルストランスTとTとを使用し、こ
れら各トランスT,Tにそれぞれ3次巻線を設け、
両3次巻線をダイオードDを介して片方の極性でのみ
結合させたものである。キャリァ蓄積時間で、相手側の
トランジスタの駆動を阻止すべき極性ではトランス
,TがダイオードDを通じて結合し、トランス
,Tがオン期間中に偏った磁束をリセットする極
性ではダイオードDが逆電圧となって両トランスは結
合しない。
Here, in particular, pulse transformers T 1 and T 2 are used for driving the two transistors TR 1 and TR 2 , respectively, and a tertiary winding is provided in each of these transformers T 1 and T 2 ,
Both tertiary windings are coupled to each other via the diode D 2 with only one polarity. In the carrier accumulation time, the transformers T 1 and T 2 are coupled through the diode D 2 in the polarity that should prevent the driving of the other transistor, and the transformers T 1 and T 2 are in the polarity that resets the biased magnetic flux during the ON period. The diode D 2 becomes a reverse voltage and the two transformers are not coupled.

第2図は第1図の実施例の各部の電圧電流波形を示し、
第3図(a)(b)はトランジスタTRからTRへの転流
時における動作説明用回路図を示している。時刻t11
前はトランジスタTRがオンの定常状態にあり、トラ
ンジスタTRはトランジスタTR,トランスT
通じてベースを駆動されている。入力信号eの極性が
変った時点t11以後トランジスタTRはオフ、トラン
ジスタTRがオンとなり、電源+Vccから抵抗R
を通じて流れていた電流はダイオードD11トランジス
タTRを流れるようになり、トランスTの1次電流
i11となる。トランスTの巻線は正の電圧になろうと
するが、次の理由で正にならない。トランジスタTR
のベースにはキャリァが蓄積されているので正の電圧E
B12となったままであり、トランスTの2次巻線,
3次巻線も同じ電圧である。トランスTの巻線が正に
なろうとするとダイオードDが順電圧となり、結局電
流i11はi31となり、電流i31はi32となってトランスT
を流れ、i22となってトランジスタTRのベース・エ
ミッタを逆方向に流れ(逆電流)、トランジスタTR
のベースに蓄積された電荷を放電するように流れる。第
3図(a)の動作回路図となる。トランスTの巻線電圧
υとダイオードDの電圧降下はほとんど同じである
から、トランスTの巻線電圧はほぼ0Vより上昇する
ことはなく、トランジスタTRのベースは駆動されな
い。時刻t11〜t12の間はトランジスタTRのキャリァ
蓄積時間を表わす。この間はトランジスタTRはオン
の状態のままである。時刻t12においてキャリァ蓄積
時間が終るとコレクタ電流−iが遮断されると共にト
ランジスタTRのベース・エミッタ間は逆回復し、逆
電流が流れなくなる。トランスTの巻線電圧は上昇
し、電圧i11はi21としてトランジスタTRのベースを
駆動し、トランジスタTRはオンとなってコレクタ電
流+iを流す。トランスTの巻線電圧υはトラン
ジスタTRのベース電圧EB11になる。トランスT
は励磁電流によって電流i22を流しつづけようとしト
ランスTの巻線電圧は大きな負電圧となる。ただし、
励磁電流がi11よりずっと小さい。トランスTの励磁
電流はダイオードDに対しては逆方向であるから流れ
ることができず一番耐圧の低いトランジスタTRのベ
ース・エミッタ逆降服電流として流れる。この場合動作
回路図は第3図(b)に示す通りとなる。ベース・エミッ
タ逆降服電圧EB22は順電圧EB12に比べて10倍以上大き
いので、トランスTの巻線には大きな逆電圧が加わ
り、速かに励磁電流は減少する。同時にトランスT
磁束の偏りもリセットされる。時刻t13の後はトランジ
スタTRがオン、トランジスタTRはオフの定常状
態となる。時刻t21以後はトランジスタTRからトラ
ンジスタTRへの転流が行なわれ、まったく同様な動
作となるので詳細な説明は省略する。トランスの励磁電
流について述べると、トランスTに関しては時刻t
12〜t22の間に正の巻線電圧が加って、第2図に示
すようにその電圧時間積分に比例して時間とともに増加
し、時刻t22以後逆電圧によって減少し、t12〜t22の間
と等しい電圧時間積分に達した時点t23において消滅す
る。トランジスタTRがオンの時間、すなわち時刻t
12〜t22が長いとリセット時間t22〜t23も長くなる。リ
セット期間は次のトランジスタTRがオンとなる時点
まで、すなわち時刻t23がt31に達するまで可能である。
したがってトランジスタTRとトランジスタTR
デューティ比は1:10乃至10:1程度まで変化でき
る。ダイオードDをトランジスタのベース・エミッタ
降服電圧より低い電圧の定電圧ダイオードとし、トラン
スのリセット電流を相手側トランジスタのベース電流に
加算させることもできる。なお、トランスTに関して
も、その動作は上述したトランスTの場合と同様で時
刻のみ異なる。
FIG. 2 shows voltage / current waveforms of various portions of the embodiment shown in FIG.
3 (a) and 3 (b) are circuit diagrams for explaining the operation at the time of commutation from the transistor TR 2 to TR 1 . Time t 11 previously located transistor TR 2 is in a steady ON state, the transistor TR 2 is transistor TR 4, are driven base through transformer T 2. After time t 11 when the polarity of the input signal e 0 changes, the transistor TR 4 is turned off, the transistor TR 3 is turned on, and the power source + Vcc changes to the resistor R 1
The current flowing through the diode D 11 transistor TR 3 comes to flow, and the primary current of the transformer T 1
i becomes 11 . The winding of the transformer T 1 tries to become a positive voltage, but it does not become positive for the following reasons. Transistor TR 2
Since the carrier is stored in the base of the positive voltage E
Remains a B12, 2 winding of the transformer T 2,
The tertiary winding has the same voltage. Diode D 2 becomes forward voltage when winding of the transformer T 1 is intends to become positive, eventually the current i 11 is next i 31, the transformer T 2 becomes current i 31 is i 32
Stream flows through the base and the emitter of the transistor TR 2 in the opposite direction becomes i 22 (reverse current), the transistor TR 2
It flows to discharge the electric charge accumulated in the base of the. The operation circuit diagram of FIG. 3 (a) is obtained. Since the voltage drop across the transformer T winding voltage upsilon 2 of 2 and diode D 2 are almost the same, the winding voltage of the transformer T 1 is not able to substantially higher than 0V, the base of the transistor TR 1 is not driven. Between time t 11 ~t 12 represents Kyaria storage time of the transistor TR 2. During this period, the transistor TR 2 remains on. Between the base and the emitter of the transistor TR 2 with the Kyaria accumulation time is over collector current -i c is cut off at time t 12 and the reverse recovery, reverse current does not flow. The winding voltage of the transformer T 1 rises, the voltage i 11 drives the base of the transistor TR 1 as i 21 , the transistor TR 1 turns on, and the collector current + i c flows. Winding voltage upsilon 1 of the transformer T 1 becomes the base voltage E B11 of the transistor TR 1. Transformer T
2, the winding voltage of the transformer T 2 becomes a large negative voltage because the exciting current causes the current i 22 to continue to flow. However,
Excitation current is much smaller than i 11 . The exciting current of the transformer T 2 cannot flow because it is in the opposite direction to the diode D 2 , and flows as a base-emitter reverse breakdown current of the transistor TR 2 having the lowest breakdown voltage. In this case, the operation circuit diagram is as shown in FIG. 3 (b). Since the base-emitter reverse breakdown voltage E B22 is more than 10 times larger than the forward voltage E B12 , a large reverse voltage is applied to the winding of the transformer T 2 and the exciting current decreases rapidly. At the same time, the bias of the magnetic flux of the transformer T 2 is reset. After time t 13 , the transistor TR 1 is on and the transistor TR 2 is off. Time t 21 subsequent commutation from transistor TR 1 to the transistor TR 2 is performed, a detailed description will be exactly the same operation will be omitted. Explaining the exciting current of the transformer, regarding the transformer T 1 , the time t
What positive winding voltage during the 12 ~t 22 is pressurized, in proportion to the voltage time integral, as shown in FIG. 2 increased with time, reduced by the time t 22 Thereafter reverse voltage, t 12 ~ It disappears at time t 23 reaches a voltage equal time integral and between t 22. Time when the transistor TR 1 is on, that is, time t
12 ~t 22 is long and the reset time t 22 ~t 23 becomes longer. The reset period is possible until the next transistor TR 3 is turned on, that is, until the time t 23 reaches t 31 .
Therefore, the duty ratio of the transistors TR 1 and TR 2 can be changed to about 1:10 to 10: 1. The diode D 2 may be a constant voltage diode having a voltage lower than the base-emitter breakdown voltage of the transistor, and the reset current of the transformer may be added to the base current of the counterpart transistor. The operation of the transformer T 2 is similar to that of the transformer T 1 described above, and only the time is different.

<効果> 以上のように本発明によれば、単位インバータ駆動用の
2個のパルストランスをダイオードを介して3次巻線で
結合することによって、トランスの磁束リセット動作を
損なうことなく短絡モードの発生を防止することがで
き、デューティ比可変駆動を効果的に行なうことができ
る。
<Effect> As described above, according to the present invention, two pulse transformers for driving a unit inverter are coupled by a tertiary winding via a diode, so that the magnetic flux reset operation of the transformer is prevented from being impaired. This can be prevented from occurring, and variable duty ratio drive can be effectively performed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のトランジスタインバータの駆動回路の
一実施例の回路図、第2図は同実施例の各部電圧電流波
形図、第3図(a)(b)は同実施例の転流動作説明用回路
図、第4図は従来のトランジスタインバータ駆動回路の
回路図、第5図は同従来回路の各部電圧電流波形図、第
6図(a)(b)は同従来回路の転流動作説明用回路図であ
る。 TR,TR…トランジスタ T,T…パルストランス D…ダイオード
FIG. 1 is a circuit diagram of an embodiment of a transistor inverter drive circuit of the present invention, FIG. 2 is a voltage / current waveform diagram of each portion of the embodiment, and FIGS. 3 (a) and 3 (b) are commutations of the embodiment. Circuit diagram for explaining operation, Fig. 4 is a circuit diagram of a conventional transistor inverter drive circuit, Fig. 5 is a voltage / current waveform diagram of each part of the conventional circuit, and Fig. 6 (a) and (b) are commutations of the conventional circuit. It is a circuit diagram for operation explanation. TR 1 , TR 2 ... Transistor T 1 , T 2 ... Pulse transformer D 1 ... Diode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】直流電源より交互にオンとなる2個のトラ
ンジスタによって負荷に方形波パルス電圧を供給するト
ランジスタインバータにおいて、2次巻線をそれぞれの
トランジスタのベース・エミッタ間に接続した2個のパ
ルストランスにそれぞれ3次巻線を設け、両トランスの
3次巻線をダイオードを介して直列に接続して閉回路を
形成し、上記一方のパルストランスに1次電流が与えら
れたとき、上記3次巻線,ダイオードを通じて他方のパ
ルストランスの2次巻線からトランジスタのベース逆電
流を供給できるようにしたトランジスタインバータの駆
動回路。
1. In a transistor inverter for supplying a square wave pulse voltage to a load by two transistors which are alternately turned on from a DC power supply, two secondary windings are connected between the base and emitter of each transistor. A tertiary winding is provided in each of the pulse transformers, and the tertiary windings of both transformers are connected in series via a diode to form a closed circuit. When a primary current is applied to the one pulse transformer, A transistor inverter drive circuit that can supply the base reverse current of the transistor from the secondary winding of the other pulse transformer through the tertiary winding and diode.
JP59181298A 1984-08-28 1984-08-28 Driver circuit for transistor inverter Expired - Fee Related JPH0642785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59181298A JPH0642785B2 (en) 1984-08-28 1984-08-28 Driver circuit for transistor inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59181298A JPH0642785B2 (en) 1984-08-28 1984-08-28 Driver circuit for transistor inverter

Publications (2)

Publication Number Publication Date
JPS6158480A JPS6158480A (en) 1986-03-25
JPH0642785B2 true JPH0642785B2 (en) 1994-06-01

Family

ID=16098232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181298A Expired - Fee Related JPH0642785B2 (en) 1984-08-28 1984-08-28 Driver circuit for transistor inverter

Country Status (1)

Country Link
JP (1) JPH0642785B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758941A (en) * 1987-10-30 1988-07-19 International Business Machines Corporation MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit
GB2528894B (en) * 2014-08-01 2017-05-10 Eisergy Ltd Power factor correction stages in power conversion

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5296316A (en) * 1976-02-09 1977-08-12 Densetsu Kiki Kogyo Kk Inverter circuit
JPS5740379A (en) * 1980-08-21 1982-03-05 Yaskawa Electric Mfg Co Ltd Igniting device for transistor inverter

Also Published As

Publication number Publication date
JPS6158480A (en) 1986-03-25

Similar Documents

Publication Publication Date Title
US3986052A (en) Power switching control circuit with enhanced turn-off drive
US3624485A (en) Surge current limiting circuitry for direct current to direct current chopper inverters
JPH0379957B2 (en)
US5541487A (en) Driving circuit for stepping motor
JPH0642785B2 (en) Driver circuit for transistor inverter
JPS6333386B2 (en)
JPS6314517A (en) Transistor base drive circuit
JPS59156022A (en) Drive circuit
JPS5814713Y2 (en) transistor inverter
JPS631592Y2 (en)
JPH031914B2 (en)
JPS6040217B2 (en) Semiconductor switch element drive circuit
JPH0715213Y2 (en) Switching transistor drive circuit
JPS63257311A (en) Self oscillating circuit
KR940008908B1 (en) Frequency stable self-contained inverter circuit
JPS6361870B2 (en)
JPH0241275B2 (en)
JPS6377384A (en) Power converter
JPH01126166A (en) Switching power circuit
JPH036741B2 (en)
JPS6027273B2 (en) inverter circuit
JPH06105565A (en) DC-AC converter
JPS61257035A (en) Led driving circuit
JPH082184B2 (en) PWM inverter
JPS59144376A (en) Inverter device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees