Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0646373B2 - Memory backup circuit - Google Patents
[go: Go Back, main page]

JPH0646373B2 - Memory backup circuit - Google Patents

Memory backup circuit

Info

Publication number
JPH0646373B2
JPH0646373B2 JP62019339A JP1933987A JPH0646373B2 JP H0646373 B2 JPH0646373 B2 JP H0646373B2 JP 62019339 A JP62019339 A JP 62019339A JP 1933987 A JP1933987 A JP 1933987A JP H0646373 B2 JPH0646373 B2 JP H0646373B2
Authority
JP
Japan
Prior art keywords
switch
circuit
memory
voltage
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62019339A
Other languages
Japanese (ja)
Other versions
JPS63186314A (en
Inventor
伸次 高田
清博 石積
守文 奥川
達次郎 川北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
NTT Inc
Original Assignee
Anritsu Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp, Nippon Telegraph and Telephone Corp filed Critical Anritsu Corp
Priority to JP62019339A priority Critical patent/JPH0646373B2/en
Publication of JPS63186314A publication Critical patent/JPS63186314A/en
Publication of JPH0646373B2 publication Critical patent/JPH0646373B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 <本発明の産業上の利用分野> 本発明は、装置電源からの電源供給が停止するとき、装
置電源に代って装置のメモリに電源を供給してメモリの
記憶内容を保持させるメモリのバックアップ回路に関
し、特にメモリの記憶内容を揮発するための機械接点式
のスイッチを備えたメモリのバックアップ回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Field of Use of the Present Invention> The present invention relates to storage of memory by supplying power to the memory of the device instead of the device power when the power supply from the device power is stopped. The present invention relates to a memory backup circuit for holding contents, and more particularly to a memory backup circuit including a mechanical contact type switch for volatilizing stored contents of a memory.

<従来技術と問題点>(第7〜8図) メモリに記憶されたプログラムやデータ等に基づいて各
種の制御を行なう装置において、そのプログラムやデー
タの漏洩を防ぐために、スイッチ操作等によって記憶内
容を揮発できるメモリ(例えば、RAM)を用いる場合
がある。このような装置では、装置電源がオフされた
り、停電時にメモリの記憶内容を保持させるためのバッ
クアップ回路が必要となる。
<Prior Art and Problems> (FIGS. 7 to 8) In an apparatus that performs various controls based on programs and data stored in a memory, stored contents are controlled by a switch to prevent leakage of the programs and data. There is a case where a memory (for example, RAM) that can volatilize the memory is used. In such a device, a backup circuit for holding the stored contents of the memory is required when the device power is turned off or a power failure occurs.

第7図は、このような揮発用のスイッチを有するメモリ
のバックアップ回路の一例を示す図である。
FIG. 7 is a diagram showing an example of a backup circuit of a memory having such a volatilizing switch.

図において、装置を制御するためのプログラムやデータ
が記憶された読み書き可能なメモリ1(以下RAMと記
す)の電源端子1aには、順方向に直列接続されたダイ
オード2を介して、装置電源Aが接続されている。
In the figure, a power supply terminal 1a of a readable / writable memory 1 (hereinafter referred to as a RAM) in which programs and data for controlling the device are stored is connected to a device power supply A through a diode 2 connected in series in the forward direction. Are connected.

このRAM1は、電源端子1aに供給される電圧が規定
値(例えば2ボルト)以下になると、その記憶内容が揮
発されるメモリである。
The RAM 1 is a memory in which the stored contents are volatilized when the voltage supplied to the power supply terminal 1a becomes a specified value (for example, 2 volts) or less.

また、バックアップ回路3には、バックアップ電池4の
正極側に順方向にダイオード5が直列接続され、そのダ
イオード5とRAM1の電源端子1aの間には、RAM
1の記憶内容を揮発させるための機械接点式のスイッチ
6が設けられている。このスイッチ6は、装置の扉(図
示せず)等に連動して接点6a、6b間を開閉する。
Further, in the backup circuit 3, a diode 5 is connected in series in the forward direction on the positive electrode side of the backup battery 4, and between the diode 5 and the power supply terminal 1 a of the RAM 1, a RAM is connected.
A mechanical contact type switch 6 for volatilizing the stored contents of No. 1 is provided. The switch 6 opens and closes between the contacts 6a and 6b by interlocking with a door (not shown) of the apparatus.

この揮発スイッチ6は、コネクタ7を介して接続されて
おり、装置の通常動作時には、接点6a、6bが閉じら
れた状態になっている。
The volatilization switch 6 is connected through the connector 7, and the contacts 6a and 6b are in a closed state during normal operation of the device.

ここで、例えば、装置電源Aの電圧は5.6ボルト、バ
ックアップ電池4の電圧は3.6ボルト、ダイオード
2、ダイオード5の電圧降下は、それぞれ0.6ボル
ト、0.3ボルトであるとし、RAM1の読み書き時の
動作電流は数10ミリアンペア程度であるものとする
と、装置電源Aが供給されているときには、RAM1の
電源端子1aの電圧は約5ボルトとなり、ダイオード5
は逆バイアスされ、RAM1は装置電源Aのみによって
駆動されることになる。
Here, for example, assume that the voltage of the device power supply A is 5.6 volts, the voltage of the backup battery 4 is 3.6 volts, and the voltage drops of the diodes 2 and 5 are 0.6 volts and 0.3 volts, respectively. Assuming that the operating current at the time of reading and writing of the RAM1 is about several tens of milliamperes, the voltage of the power supply terminal 1a of the RAM1 becomes about 5 volts and the diode 5 when the device power A is supplied.
Is reverse-biased, and RAM1 is driven only by the device power supply A.

装置電源Aがオフされたり、停電したりすると、装置電
源AからRAM1の電源端子1aへ供給される電圧が約
5ボルトから降下して、その電圧が約3.3ボルトに達
すると、ダイオード5が導通状態になり、スイッチ6を
介してバックアップ電池4からRAM1の電源端子1a
に電源が供給され、RAM1に記憶されたプログラムや
データが保持されることになる。
When the device power supply A is turned off or a power failure occurs, the voltage supplied from the device power supply A to the power supply terminal 1a of the RAM 1 drops from about 5 V, and when the voltage reaches about 3.3 V, the diode 5 Is turned on, and the power source terminal 1a of the RAM 1 is switched from the backup battery 4 via the switch 6.
Is supplied with power, and the programs and data stored in the RAM 1 are retained.

このとき、ダイオード2は逆バイアスされ、バックアッ
プ電池4から装置電源A側への電流が遮断されている。
At this time, the diode 2 is reverse biased, and the current from the backup battery 4 to the device power supply A side is cut off.

また、この記憶保持中に、不当な操作によって、扉が開
かれると、スイッチ6の接点間が開いてRAM1への電
源供給が遮断されて、RAM1の記憶内容が揮発されて
プログラムやデータの漏洩が防止される。
Further, when the door is opened by an improper operation while the memory is being held, the contacts of the switch 6 are opened, the power supply to the RAM 1 is cut off, and the stored contents of the RAM 1 are volatilized and the programs and data are leaked. Is prevented.

しかしながら、このようにスイッチの接点間にRAM1
の記憶保持用の電流、即ち数マイクロアンペア程度の微
小電流を長時間にわたって安定に流す回路では、各接的
が金メッキ処理等されたスイッチを使用しないと接点間
の接触不良等によって記憶内容が揮発されてしまうた
め、極めて高価なスイッチが必要になるという問題があ
った。
However, in this way RAM1 is placed between the contacts of the switch.
In a circuit for stably supplying a memory holding current, that is, a minute current of about several microamperes, for a long period of time, the stored contents are volatilized due to contact failure between contacts unless a switch with gold plating is used for each contact. Therefore, there is a problem that an extremely expensive switch is required.

これを解決するために、第9図に示すように、スイッチ
6の接点間が開いた状態でRAM1の記憶内容を保持さ
せ、スイッチ6の接点間が閉じた時にRAM1の記憶内
容を揮発させるバックアップ回路3′を用いることも考
えられる。この回路では、バックアップ電池4とダイオ
ード5との間に抵抗8が直列挿入され、抵抗8とダイオ
ード5との接続部に抵抗9の一端が接続され、その他端
側がスイッチ6に接続されているため、スイッチ6が開
いているときには、抵抗8を介してRAM1に規定電圧
以上の電源を供給してその記憶内容を保持させ、スイッ
チ6が閉じているときには、抵抗8、8で分確された規
定電圧より低い電圧をRAM1に供給してその記憶内容
を揮発させる。
In order to solve this, as shown in FIG. 9, a backup is performed in which the memory contents of the RAM 1 are held in a state where the contacts of the switch 6 are opened and the memory contents of the RAM 1 are volatilized when the contacts of the switch 6 are closed. It is also conceivable to use the circuit 3 '. In this circuit, the resistor 8 is inserted in series between the backup battery 4 and the diode 5, one end of the resistor 9 is connected to the connecting portion between the resistor 8 and the diode 5, and the other end side is connected to the switch 6. , When the switch 6 is open, the RAM 1 is supplied with a power source having a voltage equal to or higher than a specified voltage via the resistor 8 to hold the stored content, and when the switch 6 is closed, the specified value is determined by the resistors 8 and 8. A voltage lower than the voltage is supplied to the RAM 1 to volatilize its stored contents.

ところが、このような回路では、記憶保持時の抵抗8に
よる電圧降下を小さくする必要から、抵抗8の抵抗値を
大きくすることができないため(例えば数キロオーム程
度)、スイッチ6が開じられている間中、バックアップ
電池4から抵抗8、9及びスイッチ6に非常に大きな電
流(例えば、7〜800マイクロアンペア)が常時流
れ、バックアップ電池4が著しく消耗するという問題が
ある。
However, in such a circuit, the switch 6 is opened because the resistance value of the resistor 8 cannot be increased (for example, about several kilo-ohms) because the voltage drop due to the resistor 8 at the time of storage is required to be small. During this period, a very large current (for example, 7 to 800 microamperes) constantly flows from the backup battery 4 to the resistors 8 and 9 and the switch 6, which causes a problem that the backup battery 4 is significantly consumed.

<本発明の目的> 本発明は、上記の問題点を解決するためになされたもの
で、特別に高価なスイッチを用いないでも安定な記憶保
持と確実な揮発ができ、しかもバックアップ電池の消耗
が小さく済むメモリのバックアップ回路を提供すること
を目的としている。
<Objects of the Present Invention> The present invention has been made to solve the above problems, and enables stable memory retention and reliable volatilization without using a particularly expensive switch, and also consumes a backup battery. It is an object of the present invention to provide a memory backup circuit that can be made small.

<本発明の手段> 上記目的を達成するために、本発明のメモリのバックア
ップ回路は、 装置電源に代ってメモリの記憶内容を保持するためのバ
ックアップ電池と、 前記メモリの記憶内容を揮発させるための機械接点式の
スイッチと、 直列に接続された抵抗とコンデンサからなり、前記バッ
クアップ電池の正負両極間に前記スイッチの接点を介し
て接続され、該スイッチの接点間が閉じたとき、該接点
間に所定値以上の電流を所定時間過渡的に流すCR直列
回路と、 前記バックアップ電池と前記メモリの電源端子との間に
設けられ、前記スイッチの接点間に流れる電流が前記所
定値以上か否かを、前記CR直列回路の抵抗とコンデン
サの接続点の電圧によって検知し、前記接点間の電流が
前記所定値より小の間、前記メモリに前記バックアップ
電池の電源を供給し、前記接点間の電流が前記所定値以
上の間、前記メモリに対する前記バックアップ電池の電
源供給を停止する半導体スイッチング回路とを具備して
いる。
<Means of the Present Invention> In order to achieve the above object, a backup circuit for a memory of the present invention includes: a backup battery for holding the stored content of the memory instead of the power source of the device; and a volatilized storage content of the memory. A switch of a mechanical contact type, and a resistor and a capacitor connected in series, connected between the positive and negative electrodes of the backup battery via the contact of the switch, and when the contact between the switches is closed, the contact Whether or not the current flowing between the contacts of the switch, which is provided between the backup battery and the power supply terminal of the memory, is provided between the CR series circuit for transiently flowing a current of a predetermined value or more for a predetermined time or more Is detected by the voltage at the connection point of the resistor and capacitor of the CR series circuit, and the back-up voltage is stored in the memory while the current between the contacts is smaller than the predetermined value. Powers of up battery, the current between the contacts is provided between the predetermined value or more, and a semiconductor switching circuit for stopping the power supply of the backup battery to the memory.

<作用> このように構成したため、本発明のメモリのバックアッ
プ回路では、スイッチが開いている間およびスイッチが
閉じてから所定時間が経過している間は、スイッチの接
点間に流れる電流が所定以下となり、バックアップ電池
の電源が半導体スイッチング回路を介してメモリに供給
される。またスイッチが閉じてから所定時間が経過する
までの間は、スイッチの接点間に所定以上の電流が流
れ、その間メモリに対する電源の供給が停止される。
<Operation> With this configuration, in the memory backup circuit of the present invention, the current flowing between the contacts of the switch is equal to or less than the predetermined value while the switch is open and during the predetermined time after the switch is closed. Then, the power of the backup battery is supplied to the memory via the semiconductor switching circuit. In addition, a predetermined amount of current or more flows between the contacts of the switch until the predetermined time elapses after the switch is closed, during which the supply of power to the memory is stopped.

<本発明の一実施例>(第1図) 以下、図面に基づいて本発明の一実施例を説明する。<One Embodiment of the Present Invention> (FIG. 1) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示しており、スイッチン
グ回路としてC−MOS型のオア回路を用いた例を示す
図である。
FIG. 1 shows an embodiment of the present invention, and is a diagram showing an example in which a C-MOS type OR circuit is used as a switching circuit.

図において、10は、電源端子10aへの供給電圧が規
定電圧(例えば2ボルト)以下になると記憶内容が揮発
されるRAM、11はRAM10に記憶されているプロ
グラムがデータに従って、装置の制御を行なうCPUで
ある。
In the figure, 10 is a RAM in which the stored contents are volatilized when the supply voltage to the power supply terminal 10a becomes equal to or lower than a specified voltage (for example, 2 volts), and 11 is a program stored in the RAM 10 that controls the device according to the data. It is a CPU.

装置電源Aの電圧は、例えば5.6ボルトに設定されて
おり、この装置電源Aからダイオード12、13を介し
て、RAM10、CPU11及び他の回路(図示せず)
に、約5ボルトの電圧が供給されている。
The voltage of the device power supply A is set to, for example, 5.6 volts, and the RAM 10, the CPU 11, and other circuits (not shown) are connected from the device power supply A through the diodes 12 and 13.
Is supplied with a voltage of about 5 volts.

メモリのバックアップ回路15のC−MOS型のオア回
路16は、この実施例の半導体スイッチング回路を構成
するもので、その出力端子は、RAM10の電源端子1
0aに接続されている。
The C-MOS type OR circuit 16 of the memory backup circuit 15 constitutes the semiconductor switching circuit of this embodiment, and the output terminal thereof is the power supply terminal 1 of the RAM 10.
0a.

オア回路16の一方の入力端子16aには、このオア回
路16の電源電圧より僅かに低い入力電圧を与えるよう
に、装置電源Aの電圧を抵抗17、18で分割して、論
理レベル“H”に対応する電圧(例えば4.5ボルト)
が入力されている。
The voltage of the device power supply A is divided by the resistors 17 and 18 so that an input voltage slightly lower than the power supply voltage of the OR circuit 16 is applied to one input terminal 16a of the OR circuit 16, and the logic level "H" is set. Corresponding voltage (eg 4.5V)
Has been entered.

オア回路16の他方の入力端子16bは、CR直列回路
19に接続されている。
The other input terminal 16b of the OR circuit 16 is connected to the CR series circuit 19.

CR直列回路19は、直列に接続された抵抗20とコン
デンサ21によって構成され、オア回路16の入力端子
16bは、抵抗20とコンデンサ21の接続部に接続さ
れている。
The CR series circuit 19 is composed of a resistor 20 and a capacitor 21 which are connected in series, and the input terminal 16b of the OR circuit 16 is connected to the connection portion of the resistor 20 and the capacitor 21.

コンデンサ21の他端側には、コネクタ22を介して、
機械接点式の揮発用のスイッチ23の一方の接点23a
が接続されている。スイッチ23の他方の接点23は接
地されている。
On the other end side of the capacitor 21, through the connector 22,
One contact 23a of the mechanical contact type volatilization switch 23
Are connected. The other contact 23 of the switch 23 is grounded.

スイッチ23は、この装置の扉(図示せず)に連通して
接点間を開閉するものであり、不当な手段で扉が開かれ
ているとき接点間を閉じ、通常動作時には、接点間を開
いている。
The switch 23 communicates with a door (not shown) of this device to open and close the contacts, closes the contacts when the door is opened by an improper means, and opens the contacts during normal operation. ing.

また、CR直列回路19の抵抗20の他端側は、バック
アップ電池(例えば出力電圧が3.6ボルトの電池)2
5の正極側に、逆流防止用のダイオード26を介して接
続されている。
The other end of the resistor 20 of the CR series circuit 19 has a backup battery (for example, a battery whose output voltage is 3.6 V) 2
5 is connected to the positive electrode side through a backflow preventing diode 26.

なお、CR直列回路19の抵抗20の抵抗値とコンデン
サ21の容量は、バックアップ電池25からの電源を受
けている状態で、スイッチ23が閉じてから所定時間が
経過するまでの間、スイッチ23の接点間に充分な電流
を過渡的に流すように予め決められている。また、ダイ
オード26には、順方向の電圧降下が小さい(例えば
0.3ボルト)ショットキー型のものが用いられてい
る。
The resistance value of the resistor 20 and the capacity of the capacitor 21 of the CR series circuit 19 are set in the switch 23 until the predetermined time elapses after the switch 23 is closed while receiving the power from the backup battery 25. It is predetermined to transiently pass sufficient current between the contacts. Further, as the diode 26, a Schottky type diode having a small forward voltage drop (for example, 0.3 V) is used.

ダイオード26の出力側は、装置電源Aと順方向に直列
接続されたダイオード27の出力側に接続されており、
この接続部にオア回路16の電源端子が接続されてい
る。
The output side of the diode 26 is connected to the output side of the diode 27 which is connected in series with the device power supply A in the forward direction,
The power supply terminal of the OR circuit 16 is connected to this connection portion.

<上記実施例の動作>(第2〜3図) 次に上記実施例の動作について説明する。<Operation of the Embodiment> (FIGS. 2-3) Next, the operation of the embodiment will be described.

装置電源Aが供給されているとき(即ち、装置の動作
時)には、RAM10の電源端子10aには、ダイオー
ド12を介して、約5ボルトの電圧が供給される。
When the device power supply A is being supplied (that is, when the device is operating), a voltage of about 5 V is supplied to the power supply terminal 10a of the RAM 10 via the diode 12.

このとき、装置電源Aからダイオード27を介して、オ
ア回路16の電源端子にも約5ボルトの電圧が供給さ
れ、その一方の入力端子16aが“H”レベルとなるた
め、オア回路16の出力は“H”レベル(約5ボルト)
となり、RAM10は、装置電源Aとオア回路出力によ
って駆動されることになる。
At this time, a voltage of about 5 V is also supplied from the device power supply A to the power supply terminal of the OR circuit 16 via the diode 27, and one of the input terminals 16a becomes "H" level, so that the output of the OR circuit 16 is output. Is "H" level (about 5 volts)
Therefore, the RAM 10 is driven by the device power supply A and the output of the OR circuit.

また、オア回路16の他方の入力端子16bには、CR
直列回路19の抵抗20を介して、“H”レベルの電圧
が供給されており、この状態でスイッチ23の接点間が
閉じると、このCR直列回路19およびスイッチ23の
接点間には、第2図に示すように、抵抗20と装置電源
Aの電圧とで最大値が決まる電流iが過渡的に流れる。
このため、コンデンサ21の端子間電圧Vcは、第2図
に示すように、瞬間的にゼロボルトとなり、抵抗20の
抵抗値とコンデンサ21の容量によって定まる所定の時
定数でゼロボルトから約5Vまで上昇する。
The other input terminal 16b of the OR circuit 16 has a CR
The "H" level voltage is supplied through the resistor 20 of the series circuit 19, and when the contacts of the switch 23 are closed in this state, a second voltage is applied between the contacts of the CR series circuit 19 and the switch 23. As shown in the figure, a current i whose maximum value is determined by the resistance 20 and the voltage of the device power supply A transiently flows.
Therefore, the voltage Vc across the terminals of the capacitor 21 instantaneously becomes zero volt, as shown in FIG. 2, and rises from zero volt to about 5 V with a predetermined time constant determined by the resistance value of the resistor 20 and the capacitance of the capacitor 21. .

したがって、スイッチ23の接点間が閉じた時から、コ
ンデンサ21の端子電圧Vcが論理レベル“H”に対応
する電圧に達するまでの間Tは、オア回路16の他方の
入力端子16bが“L”レベルとなるが、一方の入力端
子は“H”レベルのままであるため、オア回路16の出
力は変化しない。
Therefore, from the time when the contacts of the switch 23 are closed until the terminal voltage Vc of the capacitor 21 reaches the voltage corresponding to the logic level "H", T is "L" at the other input terminal 16b of the OR circuit 16. However, the output of the OR circuit 16 does not change because one input terminal remains at the “H” level.

さらに、ダイオード27からの出力は、ダイオード26
に逆バイアス電圧を与えるため、ダイオード26はオン
せず、バックアップ電池25から電流は流れない。
Further, the output from the diode 27 is the diode 26
Since a reverse bias voltage is applied to the diode 26, the diode 26 does not turn on and no current flows from the backup battery 25.

次に、スイッチ23が開いている状態で装置電源Aがオ
フされた場合、装置電源Aの電圧が5.6ボルトから除
々に降下して、約3.9ボルト以下になるとダイオード
26が導通して、バックアップ電池25からCR直列回
路19及びオア回路回路16に約3.3ボルトの電源が
供給される。
Next, when the device power supply A is turned off while the switch 23 is open, the voltage of the device power supply A gradually drops from 5.6 volts, and when the voltage drops to about 3.9 volts or less, the diode 26 becomes conductive. Then, the backup battery 25 supplies the CR series circuit 19 and the OR circuit circuit 16 with a power of about 3.3 volts.

したがって、オア回路16の他方の入力端子16bに
は、CR直列回路19の抵抗20を介して“H”レベル
の電圧が入力され、オア回路16の出力は、“H”レベ
ル(約3.3ボルト)となり、RAM10の電源端子1
0aには、約3.3ボルトの電圧が供給されるため、R
AM10のプログラムやデータが記憶保持される。
Therefore, the "H" level voltage is input to the other input terminal 16b of the OR circuit 16 via the resistor 20 of the CR series circuit 19, and the output of the OR circuit 16 is at the "H" level (about 3.3). Voltage), and the power supply terminal 1 of the RAM 10
Since 0a is supplied with a voltage of about 3.3 volts, R
The program and data of the AM 10 are stored and held.

このとき、ダイオード12、13及び27は、逆バイア
ス状態になり、バックアップ電池25側から装置電源A
側への電流は遮断される。
At this time, the diodes 12, 13, and 27 are in a reverse bias state, and the backup battery 25 side causes the device power supply A
The current to the side is cut off.

この記憶保持時のバックアップ電池25の消費電流は、
オア回路16への供給電流、即ちオア回路16の駆動用
電流とオア回路16の出力電流(ともに数マイクロアン
ペア)との合計値(例えば、5マイクロアンペア)とな
る。
The current consumption of the backup battery 25 during storage is
It becomes the total value (for example, 5 microamperes) of the current supplied to the OR circuit 16, that is, the drive current of the OR circuit 16 and the output current of the OR circuit 16 (both several microamperes).

ここで、装置の扉が開かれて、スイッチ23の接点間が
閉じられると、このCR直列回路19およびスイッチ2
3の接点間には、第3図に示すように、抵抗20とバッ
クアップ電池25の電圧とで最大値が決まる電流iが過
渡的に流れる。このため、CR直列回路19のコンデン
サ21の端子電圧Vcは、瞬間的にゼロボルトとなり、
第3図に示すように、所定の時定数でゼロボルトから約
3.3ボルトに上昇する。
When the door of the device is opened and the contact between the switches 23 is closed, the CR series circuit 19 and the switch 2 are closed.
As shown in FIG. 3, a current i whose maximum value is determined by the resistance 20 and the voltage of the backup battery 25 transiently flows between the contacts of No. 3. Therefore, the terminal voltage Vc of the capacitor 21 of the CR series circuit 19 instantaneously becomes zero volt,
As shown in FIG. 3, the voltage rises from zero volt to about 3.3 volt with a predetermined time constant.

このため、コンデンサ21の端子電圧Vcがゼロボルト
から論理レベル“H”に達するまでの間T′はオア回路
16の他方の入力端子16bの入力電圧が“L”レベル
となり、一方の入力端子16aの入力電圧も装置電源A
が供給されていないため“L”レベルであるから、オア
回路16の出力は“L”レベル(約ゼロボルト)とな
る。したがって、RAM10の電源端子への供給電圧は
所定時間だけ規定電圧以下となり、この間にRAM10
に記憶されていたプログラムやデータが揮発される。
Therefore, until the terminal voltage Vc of the capacitor 21 reaches the logic level "H" from zero volt, the input voltage of the other input terminal 16b of the OR circuit 16 becomes "L" level during T'and the input voltage of the one input terminal 16a is increased. Input voltage is also device power supply A
Is not supplied and is at "L" level, the output of the OR circuit 16 becomes "L" level (about zero volt). Therefore, the voltage supplied to the power supply terminal of the RAM 10 becomes equal to or lower than the specified voltage for a predetermined time, and during this time, the RAM 10
The programs and data stored in are volatilized.

この揮発期間(T′)中にバックアップ電池16からC
R直列回路19およびスイッチ23の接点に流れる電流
は、CR直列回路19の抵抗20の抵抗値を例えば4〜
50キロオームとすると最大で約70マイクロアンペ
ア、最小でそのほぼ半分となり、記憶保持時の微小電流
に比べて充分大きいため、特に高価なスイッチでなくと
もスイッチ23の接点間の接続状態は安定に維持され、
RAM10の記憶内容を確実に揮発させることができ
る。しかも、スイッチ23が閉じてから所定時間が経過
した後の電流は、ゼロまで減少するので、スイッチ23
が閉じたままであっても、この揮発期間以外のバックア
ップ電池25の消耗は、記憶保持時と同じで僅かで済
む。
During this volatilization period (T '), the backup battery 16 to C
The current flowing through the contacts of the R series circuit 19 and the switch 23 changes the resistance value of the resistor 20 of the CR series circuit 19 from 4 to 4, for example.
If it is 50 kilohms, the maximum is about 70 microamperes, and the minimum is about half of it, which is sufficiently large compared to the minute current at the time of memory retention. Therefore, even if it is not an expensive switch, the connection state between the contacts of the switch 23 is stably maintained. Is
The contents stored in the RAM 10 can be surely volatilized. Moreover, since the current after the lapse of a predetermined time from the closing of the switch 23 decreases to zero, the switch 23
Even when the battery is closed, the consumption of the backup battery 25 other than this volatilization period is the same as that at the time of storing the memory, and is small.

また、揮発されたプログラムやデータをRAM10へ再
記憶させる場合は、CPU11を介して、装置の外部か
らプログラムやデータを入力したり、揮発されたRAM
10及びRAM10に接続されたメモリのバックアップ
回路15を、予めプログラムが記憶されたものと交換す
る。
When the volatilized program or data is re-stored in the RAM 10, the program or data is input from the outside of the device via the CPU 11 or the volatilized RAM is used.
10 and the backup circuit 15 of the memory connected to the RAM 10 are replaced with those in which the program is stored in advance.

<本発明の他の実施例>(第4〜6図) なお、上記実施例では、装置電源Aとバックアップ電池
25の切換えを、ダイオードスイッチで行なっていた
が、例えば、この切替えをアナログスイッチと電圧コン
パレータを用いてもよい。
<Other Embodiments of the Present Invention> (FIGS. 4 to 6) In the above embodiment, the switching between the device power supply A and the backup battery 25 was performed by a diode switch. For example, this switching is performed by an analog switch. A voltage comparator may be used.

即ち、第4図に示すように、装置電源Aと、装置電源A
より低い電圧の基準電源30とをコンパレータ31で電
圧比較して、装置電源Aの電圧が基準電源30の電圧よ
り低くなったとき、アナログスイッチ32をオンさせ
て、バックアップ電池33から電源を供給することがで
きる。この場合、基準電源30としてバックアップ電池
33を兼用するようにしてもよい。
That is, as shown in FIG. 4, the device power supply A and the device power supply A
The comparator 31 compares the voltage with the reference power source 30 having a lower voltage, and when the voltage of the device power source A becomes lower than the voltage of the reference power source 30, the analog switch 32 is turned on to supply power from the backup battery 33. be able to. In this case, the backup battery 33 may also be used as the reference power source 30.

また、上記実施例では、半導体スイッチング回路とし
て、CMOS型のオア回路16を用いていたが、これは
オア回路に限定されるものではなく、例えば、第5図の
半導体スイッチング回路40のように、インバータ4
1、42を直列に接続して構成してもよい。
Further, in the above-described embodiment, the CMOS type OR circuit 16 is used as the semiconductor switching circuit, but this is not limited to the OR circuit. For example, as in the semiconductor switching circuit 40 of FIG. Inverter 4
You may comprise by connecting 1 and 42 in series.

なお、第5図において、インバータ42の出力側に挿入
されたダイオード43は、装置電源Aが供給されている
時に、スイッチ23のオンによって装置電源A側からイ
ンバータ42の出力側に流れる電流を阻止するものであ
る。
In FIG. 5, the diode 43 inserted on the output side of the inverter 42 blocks the current flowing from the device power supply A side to the output side of the inverter 42 by turning on the switch 23 when the device power supply A is supplied. To do.

また、第6図のCR直列回路50のように抵抗20とコ
ンデンサ21を入替えて微分回路を形成させ、電源側に
スイッチ23を接続することによって、1つのインバー
タ61とダイオード62で半導体スイッチング回路60
を構成することもできる。
Further, as in the CR series circuit 50 of FIG. 6, the resistor 20 and the capacitor 21 are exchanged to form a differentiating circuit, and the switch 23 is connected to the power source side, so that the semiconductor switching circuit 60 is composed of one inverter 61 and diode 62.
Can also be configured.

さらに、上記実施例では、装置の動作時にスイッチ23
が効かないように構成されていたが、装置動作時にスイ
ッチ23がオンしたことをCPU11で検知して、CP
U11を介して、RAM10の記憶内容を揮発させるこ
とも可能である。
Further, in the above embodiment, the switch 23 is activated when the device is in operation.
Although it is configured so that does not work, the CPU 11 detects that the switch 23 is turned on when the device is operating, and the CP
It is also possible to volatilize the storage content of the RAM 10 via U11.

<本発明の効果> 以上説明したように、本発明のメモリのバックアップ回
路は、抵抗とコンデンサからなるCR直列回路を機械接
点式のスイッチを介してバックアップ電池の両極間に接
続して、スイッチの接点間が閉じてから所定時間の間だ
け、その接点間に所定以上の電流が過渡的に流れるよう
にし、この所定以上の電流が流れている間、半導体スイ
ッチング回路によるメモリへの電源供給を停止するよう
に構成されている。
<Effects of the Present Invention> As described above, in the backup circuit of the memory of the present invention, the CR series circuit composed of the resistor and the capacitor is connected between both electrodes of the backup battery via the mechanical contact type switch, Allow a current greater than a predetermined value to transiently flow between the contacts for a predetermined time after the contacts are closed, and stop the power supply to the memory by the semiconductor switching circuit while the current more than the predetermined value flows. Is configured to.

このため、特に高価なスイッチを用いないでも、メモリ
の記憶保持とその揮発を安定かつ確実に行なうことがで
きる。また、スイッチが閉じてから所定時間が経過して
のちの電流は、所定電流からゼロまで過渡的に減少する
ので、スイッチの閉状態が継続していても、バックアッ
プ電池が大きく消耗しないで済むという効果がある。
Therefore, memory storage and volatilization can be stably and reliably performed without using an expensive switch. In addition, the current after a lapse of a predetermined time after the switch is closed transiently decreases from the predetermined current to zero, so that even if the switch remains closed, the backup battery does not have to be greatly consumed. effective.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明一実施例を示す回路図、第2図、第3
図は、一実施例の動作を説明するための電圧および電流
の変化図、第4、5、6図は、本発明の要部の他の実施
例を示す回路図である。第7図及び第8図は、従来のメ
モリのバックアップ回路を示す回路図である。 10……RAM、11……CPU、15……メモリのバ
ックアップ回路、16……オア回路、19……CR直列
回路、23……スイッチ、23a、23b……接点、2
5……バックアップ電池。
FIG. 1 is a circuit diagram showing one embodiment of the present invention, FIG. 2, and FIG.
FIG. 7 is a diagram showing changes in voltage and current for explaining the operation of one embodiment, and FIGS. 4, 5, and 6 are circuit diagrams showing another embodiment of the essential part of the present invention. 7 and 8 are circuit diagrams showing a conventional memory backup circuit. 10 ... RAM, 11 ... CPU, 15 ... Memory backup circuit, 16 ... OR circuit, 19 ... CR series circuit, 23 ... Switch, 23a, 23b ... Contact, 2
5 ... Backup battery.

フロントページの続き (72)発明者 奥川 守文 神奈川県横須賀市武1丁目2356番地 日本 電信電話株式会社複合通信研究所内 (72)発明者 川北 達次郎 神奈川県横須賀市武1丁目2356番地 日本 電信電話株式会社複合通信研究所内 (56)参考文献 特開 昭60−129858(JP,A) 実開 昭61−120957(JP,U)Front page continuation (72) Inventor Morifumi Okugawa 1-2356 Takeshi, Yokosuka City, Kanagawa Prefectural Telegraph and Telephone Corporation, NTT Corporation (72) Inventor Tatsujiro Kawakita 1-2356 Takeshi, Yokosuka City, Kanagawa Nippon Telegraph and Telephone Corporation (56) Reference Japanese Patent Laid-Open No. Sho 60-129858 (JP, A) Actually Open Sho 61-120957 (JP, U)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】装置電源に代ってメモリの記憶内容を保持
するためのバックアップ電池と、 前記メモリの記憶内容を揮発させるための機械接点式の
スイッチと、 直列に接続された抵抗とコンデンサからなり、前記バッ
クアップ電池の正負両極間に前記スイッチの接点を介し
て接続され、該スイッチの接点間が閉じたとき、該接点
間に所定値以上の電流を所定時間過渡的に流すCR直列
回路と、 前記バックアップ電池と前記メモリの電源端子との間に
設けられ、前記スイッチの接点間に流れる電流が前記所
定値以上か否かを、前記CR直列回路の抵抗とコンデン
サの接続点の電圧によって検知し、前記接点間の電流が
前記所定値より小の間、前記メモリに前記バックアップ
電池の電源を供給し、前記接点間の電流が前記所定値以
上の間、前記メモリに対する前記バックアップ電池の電
源供給を停止する半導体スイッチング回路とを具備した
メモリのバックアップ回路。
1. A backup battery for holding the stored contents of the memory instead of the power source of the apparatus, a mechanical contact type switch for volatilizing the stored contents of the memory, and a resistor and a capacitor connected in series. And a CR series circuit connected between the positive and negative electrodes of the backup battery via the contacts of the switch, and when the contacts of the switch are closed, a current of a predetermined value or more is transiently flowed between the contacts for a predetermined time. Provided between the backup battery and the power supply terminal of the memory, and detects whether or not the current flowing between the contacts of the switch is equal to or more than the predetermined value by the voltage at the connection point of the resistor and the capacitor of the CR series circuit. Then, while the current between the contacts is smaller than the predetermined value, the power of the backup battery is supplied to the memory, and when the current between the contacts is equal to or more than the predetermined value, Backup circuit of memory; and a semiconductor switching circuit for stopping the power supply of said backup battery for Li.
JP62019339A 1987-01-28 1987-01-28 Memory backup circuit Expired - Lifetime JPH0646373B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62019339A JPH0646373B2 (en) 1987-01-28 1987-01-28 Memory backup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62019339A JPH0646373B2 (en) 1987-01-28 1987-01-28 Memory backup circuit

Publications (2)

Publication Number Publication Date
JPS63186314A JPS63186314A (en) 1988-08-01
JPH0646373B2 true JPH0646373B2 (en) 1994-06-15

Family

ID=11996641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62019339A Expired - Lifetime JPH0646373B2 (en) 1987-01-28 1987-01-28 Memory backup circuit

Country Status (1)

Country Link
JP (1) JPH0646373B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60129858A (en) * 1983-12-19 1985-07-11 Alps Electric Co Ltd Electronic apparatus incorporating memory
JPS6230109Y2 (en) * 1984-12-31 1987-08-03

Also Published As

Publication number Publication date
JPS63186314A (en) 1988-08-01

Similar Documents

Publication Publication Date Title
EP0440204A2 (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
JPH0115956B2 (en)
JPH0646373B2 (en) Memory backup circuit
US5243577A (en) Electronic apparatus
KR960035644A (en) Low Power Sense Amplifier for Gain Memory Cells
JP2000050526A (en) Power supply controller
KR100207122B1 (en) Data Stabilizer in Driving Information Recording System of Automobile
JPH02139649A (en) Backup circuit for sram memory card
JPH022165B2 (en)
JPH0624900Y2 (en) Memory backup power supply
JPS58114B2 (en) memory device
KR950002023B1 (en) Circuit for backup cmos memory
JPH0130750Y2 (en)
JPS5990123A (en) Power supply circuit of battery back-up memory
JPH06339222A (en) Power control circuit
JPS59144926A (en) Backup power supply circuit
JPS6377334A (en) Battery backup circuit
JPS6395825A (en) Backup source circuit
JPS6289439A (en) Backup battery circuit for semiconductor memory
JPH0249040Y2 (en)
JPH059812B2 (en)
JPH0574706B2 (en)
JPS5897721A (en) power circuit
KR200192400Y1 (en) Stabilization apparatus of backup power
JPH0426483B2 (en)