Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0648556B2 - Power supply circuit - Google Patents
[go: Go Back, main page]

JPH0648556B2 - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JPH0648556B2
JPH0648556B2 JP63041533A JP4153388A JPH0648556B2 JP H0648556 B2 JPH0648556 B2 JP H0648556B2 JP 63041533 A JP63041533 A JP 63041533A JP 4153388 A JP4153388 A JP 4153388A JP H0648556 B2 JPH0648556 B2 JP H0648556B2
Authority
JP
Japan
Prior art keywords
circuit
current
transistor
operating
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63041533A
Other languages
Japanese (ja)
Other versions
JPH01217747A (en
Inventor
章 月橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63041533A priority Critical patent/JPH0648556B2/en
Publication of JPH01217747A publication Critical patent/JPH01217747A/en
Publication of JPH0648556B2 publication Critical patent/JPH0648556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Power Sources (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明はI2Lロジック回路及び該I2Lロジック回路の
動作状態を切換える記憶回路の電源回路に関する。
The present invention relates to an I 2 L logic circuit and a power supply circuit of a memory circuit for switching the operating state of the I 2 L logic circuit.

(ロ) 従来の技術 オートリバース式テープレコーダにおいて、動作終了す
るときのテープ走行方向を記憶し、次に動作させたとき
前記と同一方向にテープ走行させるようにしたものがあ
る。前記テープ走行方向を記憶する方法として (1) テープ走行方向を決める走行方向切換機構を動作状
態と同一に機械的保持するものと、 (2) テープ走行方向をモータの回転方向の切換えで行う
ものにおいては、動作終了前のモータの回転方向を電気
的に記憶するものとがあるが、最近は前記テープ走行方
向の切換えを始めとし各動作の切換えをプランジャーに
て行うテープレコーダが多く出廻っているため、フリッ
プフロップを用い前記モータの回転方向を電気的に記憶
するものが多く採用されている。フリップフロップを用
いて動作状態を記憶することは例えば実開昭59−14
4935号公報に記載されている。
(B) Conventional Technology Some auto-reverse type tape recorders store the tape running direction when the operation is completed and make the tape run in the same direction as the above when the next operation is performed. As a method of storing the tape running direction, (1) mechanically holding the running direction switching mechanism that determines the tape running direction in the same operating condition, and (2) switching the tape running direction by rotating the motor rotation direction. In some cases, the rotation direction of the motor before the end of the operation is electrically stored, but recently, many tape recorders have started to change the operation, including the switching of the tape running direction, by a plunger. Therefore, a flip-flop is often used to electrically store the rotation direction of the motor. Storing the operating state by using a flip-flop is described in, for example, Syokai 59-14.
It is described in Japanese Patent No. 4935.

(ハ) 発明が解決しようとする課題 前述の如く、動作時のテープ走行方向を動作後において
も記憶するためにフリップフロップを用いており、該フ
リップフロップの出力にてトランジスタ等のモータ回路
を制御し、動作の再開後もそれ以前と同一方向でテープ
が走行されるようにしている。
(C) Problems to be Solved by the Invention As described above, a flip-flop is used to store the tape running direction during operation even after operation, and the motor circuit such as a transistor is controlled by the output of the flip-flop. However, after the operation is restarted, the tape is made to run in the same direction as before.

ところで、携帯用テープレコーダにおいては、電源に電
池を用いていることから消費電流が小さいことと同時
に、低電圧で動作されることが必要である。特に最近の
テープレコーダでは小型化のため、1本の電池で動作さ
れる関係上低電圧で動作させる必要がある。そのため、
フリップフロップの出力にて制御されるロジック回路と
して最も低電圧で動作するI2Lロジック回路が用いら
れている。前記I2Lロジック回路は低電圧で動作が可
能である一方、ゲート当りの消費電流が20〜30μA
と大きい欠点がある。前記フリップフロップには動作時
のテープ走行方向を記憶しておくため、常時保持電流を
流す必要があるが、前記I2Lロジック回路には不動作
時に電流を供給する必要はない。
By the way, in a portable tape recorder, since a battery is used as a power source, it is necessary that the current consumption is small and that the portable tape recorder be operated at a low voltage. Particularly in recent tape recorders, it is necessary to operate at a low voltage because it is operated by a single battery for downsizing. for that reason,
As the logic circuit controlled by the output of the flip-flop, the I 2 L logic circuit that operates at the lowest voltage is used. The I 2 L logic circuit can operate at a low voltage, but the current consumption per gate is 20 to 30 μA.
And there is a big drawback. Since the flip-flop stores the tape running direction during operation, it is necessary to constantly supply a holding current, but it is not necessary to supply a current to the I 2 L logic circuit when not operating.

本発明はそこで、不動作時には記憶回路のみに動作電流
を供給し、I2Lロジック回路には動作電流が流れるこ
とがないようにし電池の消耗を少なくした電源回路を提
供するものである。
Therefore, the present invention provides a power supply circuit in which the operating current is supplied only to the memory circuit when it is not operating, and the operating current does not flow to the I 2 L logic circuit, so that battery consumption is reduced.

本発明はさらに、不動作時には記憶回路の記憶保持に必
要な保持電流のみを流すことにより、不動作時の電池の
消耗を極力少なくすると共に、I2Lロジック回路に動
作電流を供給すると同時に、記憶回路にも大きい動作電
流を供給し、前記記憶回路の動作速度を高めた電源回路
を提供するものである。
The present invention further minimizes battery consumption during non-operation by supplying only the holding current required for memory retention of the memory circuit during non-operation, and at the same time supplies operating current to the I 2 L logic circuit. The present invention provides a power supply circuit in which a large operating current is also supplied to a memory circuit to increase the operating speed of the memory circuit.

(ニ) 課題を解決するための手段 本発明の電源回路は常時動作電流が供給される記憶回路
と、機器の動作時のみ動作電流が供給されるI2Lロジ
ック回路とにて構成される。
(D) Means for Solving the Problems The power supply circuit of the present invention is composed of a memory circuit to which an operating current is constantly supplied and an I 2 L logic circuit to which an operating current is supplied only when the device is operating.

又本発明の電源回路は第1トランジスタのエミッタ・コ
レクタを介して電源電流が供給される記憶回路と、前記
第1トランジスタの定電流を流す定電流回路と、該定電
流回路を起動する起動回路と、I2Lロジック回路と、
電源スイッチのオン時にオンされI2Lロジック回路及
び起動回路に動作電流を供給する動作電流供給回路とに
て構成される。
The power supply circuit of the present invention is a memory circuit to which a power supply current is supplied via the emitter / collector of the first transistor, a constant current circuit for flowing a constant current of the first transistor, and a starter circuit for starting the constant current circuit. And an I 2 L logic circuit,
It is composed of an I 2 L logic circuit which is turned on when the power switch is turned on and an operating current supply circuit which supplies an operating current to the starting circuit.

さらに本発明の電源回路は前記第1トランジスタのエミ
ッタ・コレクタにエミッタ・コレクタが並列接続され、
前記動作電流供給回路にて動作される第2トランジスタ
にて構成される。
Further, in the power supply circuit of the present invention, the emitter / collector is connected in parallel to the emitter / collector of the first transistor,
It is composed of a second transistor operated by the operating current supply circuit.

(ホ) 作用 本発明の電源回路は上述の如き構成をなし、機器の不動
作時では記憶回路にのみ動作電流が流れ、電池の消耗が
少なくされる。
(E) Operation The power supply circuit of the present invention has the above-described configuration, and when the device is not operating, the operating current flows only in the memory circuit, and the battery consumption is reduced.

又記憶回路への電源電流を機器の不動作時にオフされる
第1トランジスタのエミッタ・コレクタを介し供給され
るようにすれば、不動作時に電池の消耗が極めて少なく
される。
If the power supply current to the memory circuit is supplied through the emitter / collector of the first transistor which is turned off when the device is not operating, the consumption of the battery during the non-operating is extremely reduced.

さらに第1トランジスタに並列に第2トランジスタを並
列接続し、動作時前記第1トランジスタ及び第2トラン
ジスタのエミッタ・コレクタを介し記憶回路に動作電流
を供給するので、記憶回路の動作速度が高められる。
Further, since the second transistor is connected in parallel to the first transistor and the operating current is supplied to the memory circuit via the emitter / collector of the first transistor and the second transistor during operation, the operating speed of the memory circuit is increased.

(ヘ) 実施例 第1図は本発明の電源回路の動作原理を説明するための
回路図、第2図は本発明の電源回路の一実施例、第3図
は本発明に使用されるI2Lロジック回路図である。
(F) Embodiment FIG. 1 is a circuit diagram for explaining the operation principle of the power supply circuit of the present invention, FIG. 2 is an embodiment of the power supply circuit of the present invention, and FIG. It is a 2 L logic circuit diagram.

第1図において、(1)はフリップフロップで、入力端子
(2)と出力端子(Q)()とを有し且つ電池(3)よりの動作
電流が常時電源端子(4)(5)に供給される。(6)はI2Lロ
ジック回路で、前記フリップフロップ(1)の出力端子(Q)
()が接続された入力端子(7)(8)を有し、且つ電源スイ
ッチ(9)を介し電源端子(10)(11)に電池(3)よりの動作電
流が加えられる。
In FIG. 1, (1) is a flip-flop, which is an input terminal
It has (2) and an output terminal (Q) (), and the operating current from the battery (3) is constantly supplied to the power supply terminals (4) and (5). (6) is an I 2 L logic circuit, which is an output terminal (Q) of the flip-flop (1).
() Is connected to the input terminals (7) and (8), and an operating current from the battery (3) is applied to the power terminals (10) and (11) through the power switch (9).

前記I2Lロジック回路(6)は第3図に示す如く、共通バ
イアス用のPNPマルチコレクタトランジスタ(12)と、
各ベースが前記PNPマルチコレクタトランジスタ(12)
の各コレクタに接続されたNPNマルチコレクタトラン
ジスタ(13)(14)とよりなり、前記NPNマルチコレクタ
トランジスタ(13)(14)の入力端子(7)(8)即ちベースは前
記記憶回路の各出力端子(Q)()よりの信号が印加され
る。
The I 2 L logic circuit (6) includes a PNP multi-collector transistor (12) for common bias, as shown in FIG.
Each base is the PNP multi-collector transistor (12)
Of the NPN multi-collector transistors (13) and (14) connected to the collectors of the NPN multi-collector transistors (13) and (14). The signal from terminal (Q) () is applied.

前記I2Lロジック回路(6)は上述の如き構成をなすの
で、最低動作電圧はNPNマルチコレクタトランジスタ
(13)(14)のベース・エミッタ電圧約0.7ボルトとPN
Pマルチコレクタトランジスタ(12)のコレクタ・エミッ
タ飽和電圧約0.1ボルトの和である約0.8ボルトで
動作可能である。しかしその反面ゲート当りの消費電流
は通常20〜30μAと大きい欠点がある。
Since the I 2 L logic circuit (6) is constructed as described above, the minimum operating voltage is NPN multi-collector transistor.
(13) Base emitter voltage of (14) 0.7V and PN
It can operate at about 0.8 volts, which is the sum of the collector-emitter saturation voltage of the P multi-collector transistor 12 of about 0.1 volts. On the other hand, however, the current consumption per gate is usually as large as 20 to 30 μA, which is a drawback.

今第1図の電源回路を例えばテープレコーダのリバース
動作に用いた場合、最初テープが順方向走行され再生さ
れていると仮定する。この状態はフリップフロップ(1)
の出力端子(Q)がハイレベルで、出力端子()がローレ
ベルとなるようにセットしておけば、NPNマルチコレ
クタトランジスタ(13)がオンし、NPNマルチコレクタ
トランジスタ(14)がオフされ、モータ(図示せず)は順
方向回転される等し、前述の如くテープを順方向走行さ
せる。テープが終端まで走行されると、そのことを検出
しパルスを発生し、フリップフロップ(1)の入力端子(2)
にクロック信号を印加する。それによりフリップフロッ
プ(1)は反転し、出力端子(Q)をローレベルとし出力端子
()をハイレベルとするので、今度はI2Lロジック回
路(6)のNPNマルチコレクタトランジスタ(13)をオフ
し、NPNマルチコレクタトランジスタ(14)をオンし、
それまでとモータを逆方向に回転させる等してテープを
逆方向走行させ逆方向の再生をする。
When the power supply circuit shown in FIG. 1 is used for the reverse operation of the tape recorder, it is assumed that the tape is first run in the forward direction and is reproduced. This state is flip-flop (1)
If the output terminal (Q) is set to the high level and the output terminal () is set to the low level, the NPN multi-collector transistor (13) turns on and the NPN multi-collector transistor (14) turns off. The motor (not shown) is rotated in the forward direction, and the tape is run in the forward direction as described above. When the tape runs to the end, it detects that and generates a pulse, and the input terminal (2) of the flip-flop (1)
Apply a clock signal to. As a result, the flip-flop (1) is inverted, the output terminal (Q) is set to low level, and the output terminal
Since () is set to the high level, this time, the NPN multi-collector transistor (13) of the I 2 L logic circuit (6) is turned off and the NPN multi-collector transistor (14) is turned on,
Until then, the tape is run in the reverse direction by rotating the motor in the reverse direction and playing in the reverse direction.

ところでテープの再生を終了するため、停止スイッチ
(図示せず)をオフさせると電源スイッチ(9)もオフさ
れるので、I2Lロジック回路(6)に電池(3)よりの電圧
が供給されず、NPNマルチコレクタトランジスタ(13)
(14)のいずれもオフされ、モータを停止させる等して再
生を停止させる。しかしフリップフロップ(1)は電源端
子(4)(5)に、電池(3)よりの電流が供給され続けるた
め、停止する直前の動作状態を保持する。即ち若し前述
の逆方向再生の状態で停止させると、フリップフロップ
(1)の出力端子(Q)がローレベルで出力端子()がハイレ
ベルの状態を保持する。従って次に再生操作することに
より電源スイッチ(9)がオンされ、I2Lロジック回路
(6)に電池(3)の電圧が供給されるとNPNマルチコレク
タトランジスタ(14)がオンし、停止前と同様テープの逆
方向再生を行う。
By the way, when the stop switch (not shown) is turned off in order to finish the reproduction of the tape, the power switch (9) is also turned off, so that the voltage from the battery (3) is supplied to the I 2 L logic circuit (6). No, NPN multi-collector transistor (13)
All of (14) are turned off, and the reproduction is stopped by stopping the motor or the like. However, since the flip-flop (1) continues to be supplied with the current from the battery (3) to the power supply terminals (4) and (5), the flip-flop (1) maintains the operating state immediately before the stop. That is, if it is stopped in the reverse playback state described above, the flip-flop
The output terminal (Q) of (1) keeps the low level and the output terminal () keeps the high level. Therefore, the power switch (9) is turned on by the next reproduction operation, and the I 2 L logic circuit is turned on.
When the voltage of the battery (3) is supplied to (6), the NPN multi-collector transistor (14) is turned on and the tape is reproduced in the reverse direction as before the stop.

次に第2図に示した本発明の実施例について説明する。
(15)はフリップフロップ(1)の電源端子(4)と電池(3)間
にエミッタ・コレクタが接続された第1トランジスタ、
(16)は前記第1トランジスタ(15)に定電流を流すための
定電流回路で、トランジスタ(17)〜(20)よりなりトラン
ジスタ(19)(20)と第1トランジスタ(15)とはカレントミ
ラー回路となっている。(21)は起動回路で、トランジス
タ(22)、ベースが前記トランジスタ(22)のコレクタに接
続されているトランジスタ(23)及びベースが前記トラン
ジスタ(23)のコレクタに接続され、且つコレクタがトラ
ンジスタ(22)のベースに接続されているトランジスタ(2
4)とを有する。(25)はトランジスタ(26)(27)(28)よりな
る動作電流供給回路で、トランジスタ(28)のコレクタは
トランジスタ(22)のベースに接続され、又トランジスタ
(27)のエミッタ・コレクタは電源ラインとI2Lロジッ
ク回路(6)に接続され、更にトランジスタ(26)(27)(28)
とカレントミラー回路を構成する第2トランジスタ(29)
のエミッタ・コレクタは第1トランジスタ(15)のエミッ
タ・コレクタと並列接続されている。
Next, the embodiment of the present invention shown in FIG. 2 will be described.
(15) is a first transistor whose emitter / collector is connected between the power supply terminal (4) of the flip-flop (1) and the battery (3),
(16) is a constant current circuit for supplying a constant current to the first transistor (15), and is composed of transistors (17) to (20), and the transistors (19) and (20) and the first transistor (15) are current It is a mirror circuit. Reference numeral (21) is a starting circuit, which includes a transistor (22), a base (23) whose base is connected to the collector of the transistor (22) and a base which is connected to the collector of the transistor (23), and a collector (transistor (23)). 22) connected to the base of the transistor (2
4) and (25) is an operating current supply circuit consisting of transistors (26), (27) and (28), the collector of the transistor (28) is connected to the base of the transistor (22), and
The emitter / collector of (27) is connected to the power supply line and the I 2 L logic circuit (6), and further the transistors (26) (27) (28)
Second transistor (29) that forms a current mirror circuit with
The emitter-collector of is connected in parallel with the emitter-collector of the first transistor (15).

次に第2図の動作を説明すると、再生釦を操作すること
により電源スイッチ(9)はオンされる。それにより動作
電流供給回路(25)が動作され、トランジスタ(27)を介し
2Lロジック回路(6)に約20μAの動作電流を供給す
る。前記動作電流はトランジスタ(28)を介し起動回路(2
1)のトランジスタ(22)のベースに印加され該トランジス
タ(22)をオンさせ、それまでオフされているトランジス
タ(17)〜(23)をオンさせる。従ってフリップフロップ
(1)には第1トランジスタ(15)を介し約20μAの動作
電流が供給されると共に、第2トランジスタ(29)を介し
約20μAの動作電流が供給され合計約40μAと大き
な動作電流が流れる。
The operation of FIG. 2 will be described next. The power switch (9) is turned on by operating the play button. As a result, the operating current supply circuit (25) is operated to supply an operating current of about 20 μA to the I 2 L logic circuit (6) via the transistor (27). The operating current is supplied to the starting circuit (2
It is applied to the base of the transistor (22) of 1) to turn on the transistor (22) and turn on the transistors (17) to (23) that have been turned off until then. Therefore flip-flops
To (1), an operating current of about 20 μA is supplied via the first transistor (15) and an operating current of about 20 μA is supplied via the second transistor (29), and a large operating current of about 40 μA in total flows.

フリップフロップ(1)は第1図と同様テープ走行方向を
記憶しているので、I2Lロジック回路(6)に動作電流が
供給されると、例えばテープが逆方向に走行されていた
のならば、第3図のNPNマルチコレクタトランジスタ
(14)がオンされ、モータを逆方向に回転させる等し、逆
方向再生を行う。
Since the flip-flop (1) stores the tape running direction as in FIG. 1, when the operating current is supplied to the I 2 L logic circuit (6), for example, if the tape is running in the reverse direction. For example, the NPN multi-collector transistor shown in FIG.
When (14) is turned on, the motor is rotated in the reverse direction, and the reverse reproduction is performed.

テープが終端まで走行されるとパルスが発生される。フ
リップフロップ(1)はそのパルスを受信すると反転し、
それまでローレベルであった出力端子(Q)をハイレベル
にしNPNマルチコレクタトランジスタ(13)をオンし、
モータを順方向回転させテープを順方向走行させる。
A pulse is generated when the tape is run to the end. The flip-flop (1) inverts when it receives the pulse,
The output terminal (Q), which was low level until then, is set to high level and the NPN multi-collector transistor (13) is turned on.
Rotate the motor in the forward direction to run the tape in the forward direction.

前述においてフリップフロップ(1)には第1,第2トラ
ンジスタ(15)(29)を介し大きな動作電流が加えられるよ
うにし反転速度を高めているが、第2トランジスタ(29)
は反転速度を高める必要がないときには必ずしも必要な
い。
In the above description, the flip-flop (1) is supplied with a large operating current through the first and second transistors (15) and (29) to increase the inversion speed, but the second transistor (29)
Is not necessary when it is not necessary to increase the reversal speed.

再生を終了させると電源スイッチ(9)がオフにされる。
それにより動作電流供給回路(25)のトランジスタ(26)〜
(28)はオフされ、I2Lロジック回路(6)への動作電流の
供給を停止する。一方起動回路(21)のトランジスタ(22)
はトランジスタ(24)がオンされるとオフされ、又前記ト
ランジスタ(24)はトランジスタ(28)がオフされるとオフ
される。従ってトランジスタ(17)〜(20)及び第1トラン
ジスタ(15)はオフされ、フリップフロップ(1)にはオフ
された第1トランジスタ(15)のエミッタ・コレクタを介
してのみ保持電流を供給する。この保持電流は約1μA
と小さいが、フリップフロップ(1)の保持状態を保持す
るのみであるから十分である。
When the reproduction is finished, the power switch (9) is turned off.
As a result, the transistors (26) of the operating current supply circuit (25)
(28) is turned off and the supply of operating current to the I 2 L logic circuit (6) is stopped. On the other hand, the transistor (22) of the starting circuit (21)
Is turned off when the transistor (24) is turned on, and the transistor (24) is turned off when the transistor (28) is turned off. Therefore, the transistors 17 to 20 and the first transistor 15 are turned off, and the holding current is supplied to the flip-flop 1 only through the emitter / collector of the turned off first transistor 15. This holding current is about 1 μA
However, it is sufficient because it only holds the holding state of the flip-flop (1).

(ト) 発明の効果 本発明の電源回路は上述したように、機器の動作時には
フリップフロップのような動作状態を記憶する記憶回路
と、前記記憶回路によって制御されるI2Lロジック回
路の双方に動作電流を供給するも、機器の不動作時には
記憶回路のみに保持電流を供給するようにしたので、低
電圧で動作するも比較的大電流を消費するI2Lロジッ
ク回路を電池で駆動させる機器に効率的に使用出来る。
(G) Effect of the Invention As described above, the power supply circuit of the present invention has both a storage circuit that stores an operating state such as a flip-flop when the device is operating and an I 2 L logic circuit controlled by the storage circuit. A device that drives an I 2 L logic circuit that operates at a low voltage but consumes a relatively large current by a battery because a holding current is supplied only to a memory circuit when the device does not operate Can be used efficiently.

又記憶回路に動作時に大きな動作電流を供給し、不動作
時に保持に必要な小さな保持電流を供給するようにすれ
ば、反転速度を高めたまま電池の消耗を極力小さく出来
る。
If a large operating current is supplied to the memory circuit during operation and a small holding current required for holding is supplied during non-operation, battery consumption can be minimized while increasing the reversal speed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の電源回路の動作原理を説明するための
回路図、第2図は本発明の電源回路の一実施例、第3図
は本発明に使用されるI2Lロジック回路図である。 主な図番の説明 (1)……フリップフロップ、(6)……I2Lロジック回
路、(15)……第1トランジスタ、(16)……定電流回路、
(21)……起動回路、(29)……第2トランジスタ。
FIG. 1 is a circuit diagram for explaining the operating principle of the power supply circuit of the present invention, FIG. 2 is an embodiment of the power supply circuit of the present invention, and FIG. 3 is an I 2 L logic circuit diagram used in the present invention. Is. Description of main figure numbers (1) …… Flip-flop, (6) …… I 2 L logic circuit, (15) …… First transistor, (16) …… Constant current circuit,
(21) …… Starting circuit, (29) …… Second transistor.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】トランジスタのエミッタ・コレクタ間を通
して動作電流が供給されると共に機器の動作状態を記憶
保持する記憶回路と、前記トランジスタに定電流を流す
定電流回路と、該定電流回路を起動させる起動回路と、
前記記憶回路の動作状態に対応して制御されると共に機
器の動作状態を切換えるI2Lロジック回路と、電源ス
イッチのオン時にオンされると共に前記I2Lロジック
回路及び起動回路に動作電流を供給する動作電流供給回
路とよりなり、前記電源スイッチがオフ状態にあると
き、オフ状態にある前記トランジスタのエミッタ・コレ
クタ間を通して前記記憶回路に記憶保持電流を供給し、
前記電源スイッチがオン状態にあるとき、前記動作電流
供給回路をオンさせることによって前記I2Lロジック
回路に動作電流を供給すると共に前記起動回路に動作電
流を供給することによって前記定電流回路を起動させ、
該定電流回路に流れる電流に応じて流れる前記トランジ
スタのエミッタ・コレクタ間電流を前記記憶回路の動作
電流として供給するようにしたことを特徴とする電源回
路。
1. A storage circuit for supplying an operating current between an emitter and a collector of a transistor and storing and holding an operating state of a device, a constant current circuit for supplying a constant current to the transistor, and starting the constant current circuit. A starting circuit,
An I 2 L logic circuit that is controlled according to the operating state of the memory circuit and switches the operating state of the device, and is turned on when the power switch is turned on and supplies an operating current to the I 2 L logic circuit and the starting circuit. An operating current supply circuit for supplying the memory holding current to the memory circuit through the emitter-collector of the transistor in the off state when the power switch is in the off state,
When the power switch is in the ON state, the operating current supply circuit is turned on to supply the operating current to the I 2 L logic circuit and the operating circuit to supply the operating current to start the constant current circuit. Let
A power supply circuit characterized in that an emitter-collector current of the transistor flowing in accordance with a current flowing through the constant current circuit is supplied as an operating current of the memory circuit.
【請求項2】第1トランジスタのエミッタ・コレクタ間
を通して動作電流が供給されると共に機器の動作状態を
記憶保持する記憶回路と、前記第1トランジスタに定電
流を流す定電流回路と、該定電流回路を起動させる起動
回路と、前記記憶回路の動作状態に対応して制御される
と共に機器の動作状態を切換えるI2Lロジック回路
と、電源スイッチのオン時にオンされると共に前記I2
Lロジック回路及び起動回路に動作電流を供給する動作
電流供給回路と、前記電源スイッチがオン状態にあると
き前記第1トランジスタのエミッタ・コレクタ間にエミ
ッタ・コレクタ間が並列接続されると共に前記動作電流
供給回路からの電圧がベースに供給される第2トランジ
スタとよりなり、前記電源スイッチがオフ状態にあると
き、オフ状態にある前記第1トランジスタのエミッタ・
コレクタ間を通して前記記憶回路に記憶保持電流を供給
し、前記電源スイッチがオン状態にあるとき、前記動作
電流供給回路をオンさせることによって前記I2Lロジ
ック回路に動作電流を供給すると共に前記起動回路に動
作電流を供給することによって前記定電流回路を起動さ
せ、該定電流回路に流れる電流に応じて流れる前記第1
トランジスタのエミッタ・コレクタ間電流と前記動作電
流供給回路の電流に応じて流れる前記第2トランジスタ
のエミッタ・コレクタ間電流とを前記記憶回路の動作電
流として供給するようにしたことを特徴とする電源回
路。
2. A storage circuit for supplying an operating current between the emitter and collector of the first transistor and storing and holding the operating state of the device, a constant current circuit for supplying a constant current to the first transistor, and the constant current. A starter circuit for starting the circuit, an I 2 L logic circuit which is controlled according to the operating state of the memory circuit and switches the operating state of the device, and an I 2 L logic circuit which is turned on when a power switch is turned on and the I 2
An operating current supply circuit for supplying an operating current to the L logic circuit and the starting circuit, and an emitter-collector connected in parallel between the emitter-collector of the first transistor when the power switch is in an ON state, and the operating current. A second transistor whose base is supplied with the voltage from the supply circuit, and when the power switch is in the off state, the emitter of the first transistor in the off state
A memory holding current is supplied to the memory circuit through the collector, and when the power switch is in the ON state, the operating current supply circuit is turned on to supply the operating current to the I 2 L logic circuit and the start circuit. The constant current circuit is started by supplying an operating current to the first constant current circuit, and the first current flowing in response to the current flowing in the constant current circuit.
A power supply circuit characterized in that an emitter-collector current of a transistor and an emitter-collector current of the second transistor flowing according to a current of the operating current supply circuit are supplied as an operating current of the memory circuit. .
JP63041533A 1988-02-24 1988-02-24 Power supply circuit Expired - Fee Related JPH0648556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63041533A JPH0648556B2 (en) 1988-02-24 1988-02-24 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63041533A JPH0648556B2 (en) 1988-02-24 1988-02-24 Power supply circuit

Publications (2)

Publication Number Publication Date
JPH01217747A JPH01217747A (en) 1989-08-31
JPH0648556B2 true JPH0648556B2 (en) 1994-06-22

Family

ID=12611051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63041533A Expired - Fee Related JPH0648556B2 (en) 1988-02-24 1988-02-24 Power supply circuit

Country Status (1)

Country Link
JP (1) JPH0648556B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642628B2 (en) * 1982-07-09 1994-06-01 株式会社日立製作所 Power off detection circuit
JPS605444A (en) * 1983-06-15 1985-01-12 Fujitsu Ten Ltd Cassette deck

Also Published As

Publication number Publication date
JPH01217747A (en) 1989-08-31

Similar Documents

Publication Publication Date Title
JPS6221Y2 (en)
JPH0648556B2 (en) Power supply circuit
US4514668A (en) D.C. Motor driving circuit
US4385228A (en) Display device for tape recorder with automatic shut off and reset inhibiting
JPH04365372A (en) Semiconductor integrated circuit
JPS604260Y2 (en) tape recorder
JPH045059Y2 (en)
JPH0248973Y2 (en)
JPS5868258A (en) Power source circuit of portable magnetic sound recording and reproducing device
JPS6077699A (en) Drive circuit for pulse motor
JP2520593Y2 (en) Recording and playback device
KR950001241B1 (en) Circuit for automatically selecting music in tape recorder
JPS5939819B2 (en) Drive circuit for magnetic recording and playback equipment
JPS6131372Y2 (en)
JPS6017956Y2 (en) switching circuit
JPH0325299Y2 (en)
KR880002807Y1 (en) Power automatic breaking circuit of video tape recorder
KR900000194B1 (en) High speed erasering circuit for video signal magnetic recording device
KR910003261Y1 (en) Capstan-motor control circuit
JPS587470Y2 (en) tape recorder
KR900010110Y1 (en) Automatic recording switching circuit for vtr
JPS639171Y2 (en)
JPS5917009Y2 (en) Crimping plunger control circuit of tape traveling mechanism
JPH0138755Y2 (en)
KR900006590Y1 (en) Double deck drive control circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees