JPH0648587B2 - 部分応答コード化２進データで使用される刻時方法及び装置 - Google Patents

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、２進データの磁気記録の分野に関し、詳しく
は、コード化され次いで部分応答信号化と呼ばれる規約
に基づいて磁気記録された２進データを磁気的に読み取
ることによって生成されるアナログ読取信号の検出に使
用できるクロック信号の供給するための方法及び装置に
関する。

Ｂ．従来の技術 ディスクなど磁気媒体上に確実に書き込むことのできる
２進データの線密度（１mm当たりのビット数、またはbp
mm）を改善しようとするいくつかの試みが当技術分野で
行なわれている。これらの技法の１つは、部分応答コー
ド化または信号化と呼ばれるものである。

IEEE Transactions on Communications，Ｃｏｍ−２
３、No.９（１９７５年９月）に所載の論文は、３信号
レベルまたは５信号レベルをもたらすいくつかの部分応
答システムを記載している。この論文を、その部分応答
信号化の基礎知識の教示に関して、引用により本明細書
に組み込む。

IBM Journal of Research and Development、１９７０
年７月号、ｐｐ．３６８−３７５に「部分応答チャネル
・コード化の磁気記録システムへの応用(Application o
f Partial-response Channel Coding to Magnetic Reco
rding Systems)」と題する論文が掲載されている。この
論文も、引用により本明細書に組み込む。

部分応答信号化（相関レベル・コード化と呼ばれること
もある）は、干渉が既知量であるため、ある既知量の記
号間干渉の効果が除去できる、ディジタル情報を搬送す
るのに使用されるある形式のパルス振幅変調である。

クラスIVの部分応答コード化（ＰＲIV）は、このコード
化法の特定の３信号レベル（すなわち、等価な信号レベ
ル＋１、０、−１）のクラスである。ＰＲIVは、本発明
が適用される技法である。当業者ならわかるように、本
発明は、３信号レベルＰＲIV法で使用する場合について
本明細書で開示するように２つのしきい値回路を使用す
るのではなく、たとえば４つのしきい値回路を使用する
ことにより上記の５信号レベル法などその他の技法にも
容易に拡張できる。言い換えれば、Ｎ＋１個の臨界信号
レベルを有する部分応答コード化法では、本発明のしき
い値回路経路がＮ個必要となる。

米国特許第４５０４８７２号明細書を、そのクラスIV部
分応答信号化法の考察に関して、引用により本明細書中
に組み込む。

２進データをコード化し、次いで磁気記録するのに使用
される従来技術のどの部分応答法でも、後続の磁気媒体
の読取り、及びその結果生じるアナログ読取信号の検出
には、２進数の１及び０をその適切な時間位置に配置す
るため、刻時手段を使用することが必要である。これに
より、元の２進データをアナログ読取信号から再構成ま
たは回復することが可能となる。

磁気記録した２進データを検出する周知の従来技術の方
法は、アナログ読取信号のピーク値（すなわち、記録さ
れた遷移）の時間位置を検出し、次いでこれらのピーク
値の時間位置を、回復される２進データと連続して同期
された標準クロックに関係付けるものである。このクロ
ックによって、その期間中に読取信号の連続的に変化す
る振幅が２進数１及び０としてマップされる、逐次デー
タ・サンプル周期すなわちウィンドウが確定される。

これら周知の検出方式では、２進データは、記録された
２進パターンが正確なクロック周波数を維持するのに十
分な信号遷移をもつようにコード化（たとえば、ＮＲＺ
Ｉコード化）されていた。このような従来システム用の
刻時機能は、通常、可変周波数発振器（ＶＦＯ）または
電圧制御発振器（ＶＣＯ）によって実現されている。

こうした周知の自己刻時システムでは、アナログ読取信
号におけるピークの時間位置がクロック遷移と位相外れ
であると決定される場合、この位相誤差に比例する強度
の電流が生じる。次いで、位相誤差電流は平均化され、
ろ波され、または積分され、その結果を用いて、位相誤
差がゼロになるようにクロックが調整される。

クラスIV部分応答を含めて、進んだコード化技法では、
意図的に制御された記号間干渉をもたらす。この干渉に
よってもたらされる読取信号は、そのピーク振幅が、読
み取られまたは受信される特定のデータ流れに応じて、
適切な時間位置をとるときもあれば、データ・サンプル
時間の中間に位置するときもある。これらの進んだ技法
は、高いデータ充填率を実現するという利点を有するも
のの、データ刻時信号の発生が複雑になる。

たとえば、部分応答コード化２進データを検出すると、
臨界アナログ読取信号の振幅またはピークが、あるとき
はクロックで決定されるサンプル点で発生し、あるとき
はこれらサンプル点の中間で発生する。こうしたタイミ
ングの変動は、部分応答記号間干渉が大きなことによる
ものである。この干渉は、これらの進んだコード化技法
によれば、コード化効率を上げるために有効に使用され
る。ただし、この同じタイミングの変動により、通常の
ＶＦＯ／ＶＣＯ検出技法の使用が困難になる。

ある種の従来技術の部分応答検出方式では、信号ピーク
を最初に記録された時間位置に戻すため、別個の高度に
等化された信号チャネルを使用する。

この構成は、こうした別個のチャネルの信号をデータ検
出にとって役に立たないものにする傾向にあるが、通
常、ＶＦＯ／ＶＣＯを制御するのに適した電子雑音を発
生する。これらの方式では、ＶＦＯ／ＶＣＯを制御する
ための信号チャネルとデータ検出用の別の信号チャネル
の間の位相誤差を補償しなければならない。回路部品が
年と共に変化する結果、システムは位相誤差により時間
が経つにつれて劣化する傾向がある。この方式で起こり
得るもう１つの問題は、ＶＦＯ／ＶＣＯ信号チャネルで
生じる雑音が、クロックのデータ検出ウィンドウを誤っ
た方向にシフトさせる恐れがあることである。

従来技術の部分応答検出方式の一例が、IEEE Transacti
ons on Magnetics、Ｖｏｌ．ＭＡＧ−２０、No.５（１
９８４年９月）ｐｐ．６９８−７０２に所載の論文に出
ている。

クロック回復が第３波形のしきい値公差検出に基づいて
いる従来技術のクラスIV検出方式が、第５回国際ビデオ
及びデータ記録会議(Fifth International Conference
on Video and Data Recording)、１９８４年４月２−５
日、ｐｐ．１５１−１５７に所載の論文「単一チャネル
における高速データ磁気記録(High Data Rate Magnetic
Recording in a Simple Channel)」に出ている。この
論文は定格信号レベルの半分もある、プラス１及びマイ
ナス１で識別される２つの値におけるしきい値の検出を
記載しているが、本発明で教示するように、しきい値検
出器の出力及びクロックの出力に応答して、位相検出器
の出力がクロックを制御するという、位相検出器の使用
に関しては何も示唆していない。

Ｃ．発明が解決しようとする課題 本発明の１つの目的は、通常のＶＦＯまたはＶＣＯが使
用可能であり、別個の信号チャネルが不要な、部分応答
コード化２進データ用の刻時構成及び刻時配置を提供す
ることである。

本発明のもう１つの目的は、２進データ検出ウィンドウ
を単純かつ正確なやり方で正確に中央に位置させ、した
がって部分応答コード化２進データの検出を最適な形で
可能にする、アナログＶＦＯ／ＶＣＯ検出方式を提供す
ることである。

本発明のもう１つの目的は、複数のしきい値検出器／位
相検出器経路を用いて、クロックを部分応答信号に同期
させるための方法及び装置を提供することである。

本発明のもう一つの目的は、それぞれしきい値検出器、
立上り／立下り検出器、及び充電ポンプを含み、複数の
充電ポンプの出力が共通のループ・フィルタに接続さ
れ、ループ・フィルタの出力が検出用クロックを制御
し、検出用クロックの出力が複数のしきい値検出チャネ
ルそれぞれの位相検出器に第２入力として接続されてい
る、複数のしきい値検出チャネルを提供することであ
る。

Ｄ．課題を解決するための手段 本発明は、多数のしきい値検出チャネルを独特のやり方
で使用して、部分応答型の読取信号を正確に刻時できる
ようにするものである。

本発明の好ましい実施例では、複数のしきい値検出チャ
ネルがそれぞれ、しきい値検出器、立上り／立下り検出
器、及び充電ポンプを含む。複数の充電ポンプの出力
が、ループ・フィルタの入力側で一緒になる。ループ・
フィルタの出力が、検出用クロックを制御し、検出用ク
ロックの出力が、複数のしきい値検出チャネルそれぞれ
の位相検出器に第２入力として供給される。

進んだコード化部分応答技法を使用して記録された磁気
トラックを読み取ることによって導出されるアナログ読
取信号は、Ｎ個の臨界信号振幅をもたらす。クラスIV部
分応答技法では、Ｎ＝３であり、信号は、約＋１．４と
定義される値をとる正の振幅ピークから、ここでは−
１．４と相対的に定義される負の振幅ピークまで変動す
ることが知られている。後で明らかになるように、本発
明をクラスIV部分応答信号化に適用する場合、１対のし
きい値手段が、±１と定義されている相対的信号値に応
答する。

検査点で“０”の信号レベルまたは信号値が存在すると
２進数“０”を表し、“＋１”または“−１”の信号値
が存在すると２進数“１”を表す部分応答コード化の例
に関して、本発明を説明することにする。ただし、本発
明はより大きな適用範囲を有し、この特定のクラスIV部
分応答コード化規約に限定されるものではない。

本発明によれば、２個のしきい値検出器または検出経路
が設けられる。一方は正（＋１未満、たとえば＋1/2）
のしきい値検出器、もう一方は負（−１より大、たとえ
ば−1/2）のしきい値検出器である。このようにして、
本発明は、３つの信号値に応答する。

信号値が正のしきい値検出器の要求する値よりも小さ
く、同時に負のしきい値検出器の要求する値よりも大き
い場合には、２進データ“０”が指示または復号され
る。

信号値が正のしきい値検出器の要求する値よりも大きい
場合、あるいは負のしきい値検出器の要求する値よりも
小さい場合は、２進データ“１”が指示される。

このような＋１／０／−１振幅信号化システムでは、正
のしきい値がたとえば＋１値と０値の中間に確定される
と、その信号は、信号の＋１値の発生時間と０値の発生
時間のほぼ中間の時間に、この正のしきい値を通過す
る。負のしきい値が信号の−１値と０値の中間に確定さ
れる場合にも同じことがあてはまる。

適切に等化されたクラスIVの部分応答読取信号では、＋
１及び−１の信号パルスは完全な対称に近い。つまり、
このようなパルスの立上りでのしきい値交差の時間オフ
セットが、同じパルスの立下りで生じるしきい値交差で
の逆向きの時間オフセットによって補償される。このよ
うなパルス波形の結果として生じ得る最大の時間オフセ
ットは、検出ウィンドウの期間の３０％未満であること
が証明されている。

１つのクロック・セル内で＋１値と−１値（またはその
逆）の間で交差する、クラスIV部分応答の読取信号波形
は、そのウィンドウの期間内で両方のしきい値と交差
し、第１の交差はセル中で中間より前、第２の交差は中
間より後で起こる。これらの複数のしきい値交差での時
間オフセットの平均は、ゼロに非常に近いことが証明さ
れている。セルの中心からの平均時間変動はランダムで
なく、対になっており、ごく少数のサンプルで急速に平
均がゼロに近くなる傾向がある。このことが成立するの
は、こうした複数交差状況では、同一方向に連続した複
数のオフセットが生じることがあり得ないためである。

本発明によれば、１台の検出器の交差（等化読取信号パ
ルスの場合）ならびに両方の検出器の交差（１セル・ウ
ィンドウ中で、＋１と−１の間またはその逆で交差する
等化読取信号波形の場合）を利用して、ＶＦＯ／ＶＣＯ
によって生成されるクロック信号に対するタイミング比
較値を発生させる。

本発明では、複数（たとえば、２個）のしきい値検出器
のそれぞれに位相比較機構を設けることにより、複数の
しきい値交差の検出時間を組み合わせる。このようにし
て、補正された電気的効果（たとえば電流）が、複数の
位相検出器のそれぞれによってもたらされる。このよう
な電気的効果はすべて、複数の電気的効果を平均化する
ため、共通のフィルタ、積分器などに供給される。次い
で、その結果得られたこの平均効果（すなわち、平均電
流）が、制御パラメータとして（たとえば、ＶＣＯへの
制御電圧として）クロックに供給される。

部分応答コード化技法から得られる２進データの時間間
隔が近接しており、かつ、その結果検出器しきい値の複
数の交差が得られるため、多数のクロック補正信号（位
相誤差信号）が本発明によってもたらされる。本発明の
フィルタ／積分器は、この多数の補正信号を平均化する
ように構成され配置されている。

本発明の方法及び装置は、 (1)制御入力及びクロック入力を有する制御可能なデー
タ検出クロック、 (2)それぞれ１つの入力及び１つの出力を有し、それぞ
れ部分応答信号における複数の信号レベルのそれぞれに
関係するアナログ部分応答入力信号しきい値に応答す
る、複数のしきい値検出器、 (3)それぞれ２つの入力と１つの出力を有する、複数の
位相検出器、 (4)各しきい値検出器の出力を各位相検出器の第１の入
力に接続すること、 (5)データ検出クロックの出力を各位相検出器に第２の
入力として接続し、それによって複数の位相検出器が等
しい複数の個別位相誤差出力をもたらすようにするこ
と、 (6)位相誤差出力をデータ検出用クロック発生源に制御
入力として接続することによって実施される。

Ｅ．実施例 既知の部分応答信号化技法のうちのただ１つ、すなわち
クラスIV部分応答信号化技法に関して、本発明を説明す
ることにする。ただし、本発明の範囲及び内容は、それ
に限定されるものではない。

さらに、このクラスIV技法に基づいて記録された磁気ト
ラックを読み取ることによって得られるアナログ読取信
号は、信号等化技法と利得制御技法の両方で処理されて
いるものと仮定する。したがって、読取信号の振幅は、
本明細書では＋１及び−１に特徴付けられている、サン
プル時間振幅に正規化されていることになる。次いで、
本発明のしきい値を＋1/2及び−1/2と定義する。ただ
し、本発明の範囲及び内容は、このように仮定したピー
ク信号及びしきい値の関係に限定されるものではない。

第４図は、部分応答IV信号化技法を用いて２進データ・
ストリーム“０００１１００１００００１０１１０００
０”が記録されている、代表的な磁気録音トラックを示
す図である。この図は、このトラックを読み取ることに
よって得られるアナログ読取信号を実線で示し、本発明
の＋1/2及び−1/2しきい値検出器のみに対する読取信号
値の関係を示している。この図には、等間隔の信号サン
プル時間「０ないし２０」が示され、これらのサンプル
時間は、図に示されているように、クロック・セルを定
義している。第４図では、図の左側にある振幅軸の値
は、実線のアナログ読取信号に関して用いられる。図の
右側の振幅軸の値は、上方に実線で示した本発明の正の
しきい値検出器の出力、及び下方に実線で示した本発明
の負のしきい値検出器の出力に関して用いられる。

第４図で、参照番号１０は磁気遷移１１〜１７を有する
磁気記録トラックを表す。磁気遷移は、第４図で「０な
いし２０」として識別されている（クロック・セルを定
義する）データ・サンプル時間に従って記録される。

トラック１０に記録された２進情報の内容は、たとえば
“０００１１００１００００１０１１００００”であ
る。この２進データは、９−８コードのベースバンド・
コード化を用いて許されるゼロの数及び位置が制限され
ている、コード化データ・パターンである。このデータ
はさらに、第４図に示すように、磁気遷移１１〜１７を
記録するのに適切な位置を得るようにコード化される。

第４図の実線波形１８は、トラック１０を読み取ること
によって得られる代表的なアナログ読取信号である。説
明を簡単にするため、信号１８が、回路手段（図示せ
ず）により周知の信号等化技法及び利得制御技法で処理
されているものと仮定する。

データ・サンプル時間４と５の間で起こる北極・北極磁
気遷移（Ｎ−Ｎ）１１は、負の信号ピーク１９をもたら
す。ピーク１９は、サンプル時間４及び５に、−１の信
号値を与える。次のＳ−Ｓ遷移１２が遷移１１から４デ
ータ・サンプル時間だけ離れており、かつアナログ信号
１８に等化が適用されているため、サンプル時間６及び
７における信号１８の振幅はゼロ値である。

磁気遷移１２〜１６は、１サンプル時間ずつ離れ、間隔
が近接している。その結果、磁気遷移１２によって生成
される読取信号の前半部と、磁気遷移１６によって生成
される読取信号の後半部だけが、それぞれ＋１の信号ピ
ーク２０及び２１をもたらす。

近接する磁気遷移１２、１３、１４、１５、１６の読取
りの結果生じる読取信号の相殺により、信号振幅は、デ
ータ・サンプル時間９、１０、１１、１２にゼロとなる
ことに留意されたい。

磁気遷移１６及び１７は、３サンプル時間離れている。
その結果、遷移１７は、値が−１の負の信号ピークをサ
ンプル時間１５及び１６にもたらし、信号相殺は起こら
ない。

データ・サンプル時間１、２、３には、磁気遷移がない
ことによって２進数「０」が記録され、データ・サンプ
ル時間９、１０、１１、１２には、近接する読取信号を
相殺する磁気遷移１２、１３、１４、１５、１６の使用
により、２進数「０」が記録されることにより留意され
たい。

本発明によれば、一方が信号１８と第４図に「＋しきい
値」で示す正のしきい値を比較し（３１）、もう一方は
信号１８と第４図に「−しきい値」で示す負のしきい値
を比較する（３２）、２台のしきい値検出手段を用い
て、データ・サンプル時間４、５、８、１３、１５、１
６に記録された２進数「１」を検出する。クラスIV部分
応答信号化方式では、サンプル時間にこれら２個のしき
い値の一方を越えている信号値がないと、データ・サン
プル時間１、２、３、６、７、９、１０、１１、１２、
１４、１７、１８、１９、２０に示されているように、
２進数０として復号される。

第１図は、本発明の第１の実施例を開示したものであ
る。この図では、第４図のアナログ信号１８が、入力導
線１８に印加される。第１図に示した回路網の出力線
は、導線３０から構成されている。第４図に“０００１
１００１００００１０１１００００”と示したような標
準化された２進データが、導線３０に現れる。

参照番号３１は、先に第４図に関して述べた＋しきい値
検出器を指し、参照番号３２は第４図で述べた−しきい
値検出器を指す。

２個のしきい値の値は、例として示した＋1/2と−1/2の
値に限定されるものではなく、実際には、たとえばそれ
ぞれ導線３３及び３４に印加される可変の基準電圧によ
って変化する。

信号１８は、比較機構３１の「＋」入力に印加され、比
較機構３２の「−」入力に印加される。このため、信号
１８中でしきい値交差が検出されたとき、２つの比較機
構３１、３２の出力３５、３６が正の遷移を示すことに
なる。しきい値は導線３３、３４上の電圧によって確立
される。立上り／立下り検出器３７、３８は極性に反応
せず、導線３５、３６上の信号が遷移を起こしたとき、
導線４５、４６上にパルスを出力する働きをする。

換言すると、サンプル時間に１８に＋しきい値よりも正
の＋信号が存在するとき、しきい値手段３１の出力３５
が正に移行する。同様に、サンプル時間に−しきい値よ
りも負の−信号が存在するとき、しきい値手段３２の出
力３６が負に移行する。このようにして、第３図の単一
ＯＲ回路は、サンプル時間に１８に「＋しきい値」を超
える（すなわち、それよりも正の）信号または「−しき
い値」を下回る（すなわち、それよりも負の）信号が現
れるとき、ハイ（すなわち、「１」）の２進出力を供給
する。

当業者には周知のように、（＋しきい値３３と−しきい
値３４がそれぞれ＋1/2及び−1/2であると仮定すると）
導線１８上のアナログ信号値が＋1/2よりも正になる瞬
間に、正に移行する信号の立上りが導線３５上に現れ
る。その後で、信号１８が＋1/2よりも負になったと
き、負に移行する信号の立下りが導線３５上に現れる。

同様に、導線１８上の信号値が−1/2よりも負になる瞬
間に、正に移行する信号の立上りが導線３６上に現れ
る。その後で、信号１８が−1/2よりも正になったと
き、負に移行する信号の立下りが導線３６上に現れる。
これは、第４図のそれぞれ上方及び下方に点線で示した
しきい値検出器の出力信号３５及び３６によって示され
ている。

第４図の読取信号１８（第４図の波形３５及び３６参
照）の結果として導線３５及び導線３６上で発生するほ
ぼ矩形波の正信号パルスは、データ標準化回路手段３９
に接続されている。回路手段３９は、当業者には周知の
やり方でクロック手段４１のクロック出力４０を使っ
て、しきい値検出手段３１及び３２のパルス出力を復号
して、標準化された２進データを導線３０上に生成する
働きをする。３９で使用する回路の例を第３図に示す
が、それに限定されるものではない。上記のクロック手
段は、第３図に示したものよりも精巧は検出器処理手
段、たとえば上述の文書のいくつかに記載されている最
尤逐次推定（ＭＬＳＥ）やビテルビ検出器などと共に使
用できる。このようなより精巧な検出手段は、第３図の
手段の代わりに使用され、入力導線１８上の信号及び導
線４０上のＶＣＯ信号を直接使用する。タイミングは、
やはり導線３５及び３６上の信号、あるいはデータ信号
処理の一部として利用できる場合には、等価な信号から
導かれる。

第１図及び第２図の実施例では、クロック手段４１は、
その周波数が電圧または電気パラメータによって制御さ
れるクロックとして示されている。たとえば、手段４１
はＶＣＯまたはＶＦＯである。

導線４０はクロック手段４１の出力をデータ標準化回路
手段３９に供給し、導線７０及び７１はクロック手段４
１の出力をそれぞれ位相検出器４２及び４３に入力とし
て供給する。導線７２はクロック手段４１への制御入力
を構成し、ループ・フィルタの電気パラメータ出力はク
ロック手段を制御する働きをする。

導線３５及び３６上に現われるパルスの立上り／立下り
（これらの矩形波は第４図で３５及び３６として識別さ
れている）の信号遷移すなわち発生時間は、それぞれ、
立上り／立下り検出器手段３７及び３８で検出される。

第４図に示すように、遷移発生時にクロック手段を連続
的データ・サンプル時間に同期させるため、クロック手
段４１の出力が位相検出器手段４２と４３のそれぞれの
第１入力に接続され、立上り／立下り検出器手段３７の
出力４５が位相検出器手段４２の第２入力に、立上り／
立下り検出器手段３８の出力４６が位相検出器手段４３
の第２入力に接続される。

上記で定義した位相検出器手段４２及び４３への入力の
結果、これら２台の位相検出器は、クロック手段４１の
動作周波数と、導線３５、３６上に存在する矩形波の立
上り／立下り遷移の発生時の間の位相誤差を検出する働
きをする。この矩形波は読取信号１８のプラスとマイナ
スのしきい値検出の結果生じるものである。

位相誤差が存在する場合、それはそれぞれ位相検出器手
段４２及び４３の出力導線４７及び４８に現れる。この
位相誤差は、このような誤差が存在するものと仮定する
と、電流源の充電ポンプ手段４９、５０に印加される。
これらの充電ポンプは、出力電流を出力導線５１、５２
に供給する働きをする。導線５１、５２からの電流は合
計値は、任意のある時間に導線４７、４８上に存在する
位相誤差信号の値の直接的関数である。

導線５１、５２からのこの位相誤差電流信号が、ループ
・フィルタ手段５３に印加される。フィルム手段５３
は、位相誤差情報をかなりの期間にわたって平均化また
は積分して、クロックの帰還リープ利得／位相関係を維
持し、かつクロック手段４１の出力を位相検出器手段４
２、４３にフィードバックする帰還ループの安定性を維
持するように、構成され配置されている。

したがって、クロック信号４０の一方の立上り／立下り
は、信号１８のしきい値交差時間の公称位置に維持され
る。信号が対称形であると、反対側の立上り／立下りを
使ってクロックの両方のしきい値交差端部の中間のサン
プル時間に、データの刻時を誘起させることができる。

本発明によれば、この新しく珍しい方式で、通常のＶＣ
Ｏ／ＶＦＯクロック手段４１は、読取信号１８を刻時し
て、データ標準化手段３９がアナログ読取信号１８から
標準化２進データを生成できるようにする。標準化手段
３９はこの２進データを出力として出力導線３０上に送
り出す。

第１図の実施例の有利な特徴は、２つの位相検出器／充
電ポンプ回路組合せが、従来のピーク検出方式で現に使
用されている既知の形式のものを使用できることにあ
る。

第２図の実施例は、第２図の電流源充電ポンプ手段が第
１図に示す２つの別個の回路網でなく、２入力を有する
１つの回路網７３だけから構成されている点以外は、第
１図の実施例と同様である。充電ポンプ７３は、いくつ
かの２進データ・パターンが部分応答コード化されてア
ナログ信号１８を形成するときに発生し得るような、信
号の緊密な時間間隔を位相検出器４２、４３から受け入
れるように構成され配置されている。

第１図及び第２図に示した本発明の実施例では、部分応
答信号が２つの２進状態に復号される３つの臨界信号振
幅を有することに留意されたい。異なる数の臨界信号振
幅を使用する、他の部分応答信号化システムも知られて
いる。一般に、部分応答信号はＮ＋１個の臨界振幅を有
すると言うことができる。第１図及び第２図の実施例で
は、Ｎ＋１＝３である。本発明によれば、Ｎ個のしきい
値検出器手段を設ける。したがって、第１図及び第２図
では、２個のこのような検出器手段が設けられている。

Ｆ．発明の効果 本発明によればしきい値検出器の出力及びクロックの出
力に応答して、位相検出器の出力がクロックを制御する
位相検出器手段があるので、別個の信号チャネルなどな
くても、部分応答型の信号を位相ずれなく正確に刻時で
きる効果が奏せられる。

【図面の簡単な説明】

第１図は、信号の２進情報が正の信号値、ゼロの信号
値、及び負の信号値によって運ばれ、正及び負の信号値
がそれぞれ＋１及び−１と特徴づけられている、第４図
に示したタイプの等化され利得制御されたクラスIV部分
応答読取信号の例で使用するように意図された、本発明
の第１の実施例を示す図である。 第２図は、第４図とは異なる充電ポンプ手段を有する、
本発明の第２の実施例を示す図である。 第３図は、第１図及び第２図の実施例で使用するための
データ標準化回路手段の例を示す図である。 第４図は、部分応答IV信号化技法を用いて２進データ・
ストリーム“０００１１００１００００１０１１０００
０”が記録されている、代表的な磁気録音トラックを示
す図である。 ３１、３２……しきい値検出器、３７、３８……立上り
／立下り検出器、３９……データ標準化回路、４１……
クロック手段（ＶＣＯ）、４２、４３……位相検出器、
４９、５０……充電ポンプ、５３……ループ・フィル
タ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジエームズ・ウイルソン・レイ アメリカ合衆国ミネソタ州ロチエスター、 トウエンテイフイフス・アヴエニユー・ノ ース・ウエスト 5602番地

Claims (5)

【特許請求の範囲】
1. 【請求項１】２進データを表すＮ＋１個の信号レベルを
   有するアナログ部分応答情報信号の２進データ内容を検
   出するのに使用するように適合されたデータ検出用クロ
   ック発生源手段の位相を補正する方法において、 制御可能なデータ検出用クロック発生源手段を設けるこ
   と、 それぞれが上記Ｎ＋１個の信号レベルの異なる１つに対
   応するＮ個のしきい値検出器に上記部分応答信号を供給
   すること、 Ｎ個の位相検出器手段を設けること、 上記Ｎ個のしきい値検出器それぞれの出力及び上記デー
   タ検出用クロック発生源手段の出力を、上記Ｎ個の位相
   検出器手段の１つに接続し、それによって、Ｎ個の個別
   位相誤差出力を提供すること、及び上記Ｎ個の位相誤差
   出力を制御入力として上記データ検出用クロック発生源
   手段に接続することからなる方法。
2. 【請求項２】２進データを表す複数の信号レベルを有す
   るアナログ部分応答情報信号の２進データ内容を検出す
   るのに使用するように適合されたデータ検出用クロック
   手段の位相を補正するための装置において、 制御入力及びクロック出力を有する制御可能なデータ検
   出用クロック手段、 それぞれ１つの入力と１つの出力を有し、かつ上記の複
   数の信号レベルのそれぞれに関係するアナログ部分応答
   入力信号しきい値に応答する、複数のしきい値検出器手
   段、 それぞれ２つの入力と１つの出力を有する複数の位相検
   出器手段、 上記しきい値検出手段それぞれの出力を上記位相検出器
   手段のそれぞれに第１の入力として接続する第１の接続
   手段、 上記データ検出用クロック手段の出力を上記位相検出器
   手段のそれぞれに第２の入力として接続し、それによっ
   て上記複数位相検出器手段が同じ複数の個別位相誤差出
   力を送り出すようにする第２の接続手段、及び 上記位相検出器手段の出力を上記データ検出用クロック
   発生源手段に制御入力として接続する第３の接続手段か
   らなる装置。
3. 【請求項３】部分応答信号が正の値の信号レベルゼロの
   値の信号レベルと負の値の信号レベルを有し、３つの値
   がすべて２進データ内容を示すという、アナログ部分応
   答IV情報信号の２進データ内容を検出するのに使用する
   ように適合されたデータ検出用クロック発生源手段の位
   相を補正する方法において、 （イ）制御可能なデータ検出用クロック発生源を設ける
   ステップ、 （ロ）それぞれ１つの入力と１つの出力を有し、第１の
   検出器が正の非ゼロしきい値に応答し、第２の検出器が
   負の非ゼロしきい値に応答する、２台のしきい値検出器
   に、上記部分応答IV信号を入力として供給するステッ
   プ、 （ハ）第１及び第２の位相検出器手段を設けるステッ
   プ、 （ニ）上記しきい値検出器それぞれの出力及び上記デー
   タ検出用クロックの出力を上記位相検出器手段のそれぞ
   れに接続し、それによって、一方の誤差出力が上記正の
   非ゼロしきい値に関係し、もう一方の誤差出力が上記負
   の非ゼロしきい値に関係する、２個の個別の位相誤差出
   力を供給するステップ、 （ホ）上記２個の位相誤差出力を上記データ検出用クロ
   ック発生源に制御入力として接続するステップからなる
   方法。
4. 【請求項４】部分応答IV信号が、正の値の信号レベルと
   ゼロの値の信号レベルと負の値の信号レベルを有し、３
   つの値がすべて２進データ内容を示すという、アナログ
   部分応答IV情報信号の２進データ内容を検出するのに使
   用するように適合されたデータ検出用クロック発生源手
   段の位相を確定する装置において、 制御可能なデータ検出用クロック発生源手段、 それぞれ上記部分応答IV情報信号を受け取るように接続
   された１つの入力と１つの出力を有し、第１の検出器が
   正の非ゼロしきい値に応答し、第２の検出器が負の非ゼ
   ロしきい値に応答する第１及び第２のしきい値検出器手
   段、 それぞれ１つの入力と１つの出力を有する第１及び第２
   の位相検出器手段、 上記しきい値検出手段それぞれの出力を上記位相手段の
   １つの入力に接続する第１の接続手段、 上記データ検出用クロック手段の出力を上記第１及び第
   ２の位相検出器手段の入力に接続し、それによって一方
   の誤差出力が上記正の非ゼロしきい値に関係し、もう一
   方の誤差出力が上記負の非ゼロしきい値に関係する２個
   の個別位相誤差出力を供給する第２の接続手段、及び 上記２個の位相誤差出力を上記データ検出用クロック発
   生源手段に制御入力として接続する第３の接続手段から
   なる装置。
5. 【請求項５】部分応答アナログ読取信号の２進データ検
   出に使用されるデータ検出用クロック手段の位相を制御
   するための装置において、 各チャネルが、しきい値検出器、立上り／立下り検出
   器、位相検出器、充電ポンプ手段を直列に含み、かつ上
   記しきい値検出器が共通の部分応答アナログ読取信号を
   入力として受け取るように接続された複数のしきい値検
   出チャネル、 上記充電ポンプ手段の出力を受け取る接合部、 １つの出力を有し、かつ上記接合部に接続された１つの
   入力を有するループ・フィルタ手段、 クロック出力を有し、かつ上記ループ・フィルタ手段の
   出力に接続された制御入力を有するデータ検出用クロッ
   ク手段、 上記データ検出用クロック手段のクロック出力を上記の
   複数のしきい値検出チャネルそれぞれの位相検出器の入
   力に接続する手段からなる装置。