JPH0650772B2 - Image sensor - Google Patents
Image sensorInfo
- Publication number
- JPH0650772B2 JPH0650772B2 JP59250879A JP25087984A JPH0650772B2 JP H0650772 B2 JPH0650772 B2 JP H0650772B2 JP 59250879 A JP59250879 A JP 59250879A JP 25087984 A JP25087984 A JP 25087984A JP H0650772 B2 JPH0650772 B2 JP H0650772B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- wiring
- photoelectric conversion
- capacitance
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、光電変換素子を用いて原稿等の画像面上の画
像を電気信号に変換するイメージセンサに係わり、特に
電荷蓄積型の密着型イメージセンサに関する。Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to an image sensor for converting an image on an image surface of a document or the like into an electric signal by using a photoelectric conversion element, and in particular, a charge storage type contact type image. Regarding sensors.
［発明の技術的背景とその問題点］ ファクシミリ等に用いられる画像読取り装置を小型化す
るために、密着型イメージセンサが使用されている。[Technical Background of the Invention and Problems Thereof] A contact image sensor is used to reduce the size of an image reading apparatus used in a facsimile or the like.
この密着型イメージセンサは、画像情報をほぼ１：１の
大きさで読取るイメージセンサであって、特に電荷蓄積
型の密着型イメージセンサの信号読取方式は電圧読取方
式により行われている。This contact image sensor is an image sensor that reads image information in a size of about 1: 1. In particular, the signal reading method of the charge storage contact image sensor is a voltage reading method.
この種のイメージセンサは、基本的に第５図に示すよう
に構成されている。This type of image sensor is basically constructed as shown in FIG.
すなわち、同図においてＰは、素子容量Ｃｏと光量に応
じた電荷量を流すフォトダイオードＤからなる電荷蓄積
型の光電変換素子であり、通常一列に配列されている。That is, in the figure, P is a charge storage type photoelectric conversion element composed of the element capacitance Co and the photodiode D for flowing an amount of charge according to the amount of light, and is usually arranged in a line.
これらの光電変換素子Ｐの各一端は電源Ｅに接続され、
各地端は集積回路Ｉのスイッチング素子Ｓに配線パター
ンＬを介してそれぞれ接続されている。スイッチング素
子ＳはシフトレジスタＳＲにより順次駆動され、光電変
換素子Ｐに蓄積されている電荷信号が読出される。One end of each of these photoelectric conversion elements P is connected to a power source E,
Each end is connected to the switching element S of the integrated circuit I via a wiring pattern L, respectively. The switching element S is sequentially driven by the shift register SR, and the charge signal accumulated in the photoelectric conversion element P is read.
すなわち、スイッチング素子Ｓが順次ＯＮ状態となり、
１ラインの読取りが終了した後、再びＯＮ状態となるま
での時間、光電変換素子Ｐの発生電荷を素子容量Ｃｏに
蓄積し、その蓄積電荷をスイッチング素子Ｓのうちの対
応するスイッチング素子Ｓが再度ＯＮ状態になったとき
に読出すのである。そして、この読出し電荷が検出回路
を介して読取り出力として出力される。That is, the switching elements S are sequentially turned on,
After the reading of one line is completed, the charge generated by the photoelectric conversion element P is accumulated in the element capacitance Co until the ON state is resumed, and the accumulated charge is again stored in the corresponding switching element S of the switching elements S. The data is read when it is turned on. Then, this read charge is output as a read output via the detection circuit.
しかしながら、このような従来のイメージセンサにおい
ては、主に光電変換素子から構成された光電変換部と駆
動回路部とが同一絶縁基板上に形成されているため、光
電変換部と駆動回路部との実装を平行して行なうことが
できず作業性が悪く、歩留りも低いという難点があっ
た。However, in such a conventional image sensor, since the photoelectric conversion part mainly composed of the photoelectric conversion element and the drive circuit part are formed on the same insulating substrate, the photoelectric conversion part and the drive circuit part are However, the mounting cannot be performed in parallel, workability is poor, and the yield is low.
ところで、前述したように光電変換素子Ｐと集積回路Ｉ
とは絶縁基板上に形成された配線パターンＬにより接続
されるが、集積回路の実装上これらの配線パターンＬは
配線長が一定とならず、各々の配線パターンＬの持つ配
線容量も不均一となるため出力信号にゆがみが生じると
いう問題がある。By the way, as described above, the photoelectric conversion element P and the integrated circuit I
Are connected to each other by a wiring pattern L formed on an insulating substrate, but the wiring lengths of these wiring patterns L are not constant due to mounting of an integrated circuit, and the wiring capacitance of each wiring pattern L is not uniform. Therefore, there is a problem that the output signal is distorted.
すなわち、配線パターンＬは対地容量Ｃ１と配線間容量
Ｃ２の２つの配線容量を持ち、集積回路Ｉ等により発生
する残りの容量をＣ３、光電変換素子Ｐに蓄積される電
荷量をＱとすると、電圧読取方式の場合、配線パターン
端部の光電変換素子の出力信号は次の（１）式で表さ
れ、それ以外の部分の光電変換素子の出力信号は次の
（２）で表わされる。That is, the wiring pattern L has two wiring capacitances, a ground capacitance C 1 and an inter-wiring capacitance C 2 , the remaining capacitance generated by the integrated circuit I or the like is C 3 , and the charge amount accumulated in the photoelectric conversion element P is Q. Then, in the case of the voltage reading method, the output signal of the photoelectric conversion element at the end of the wiring pattern is expressed by the following expression (1), and the output signal of the photoelectric conversion element at the other parts is expressed by the following (2). Be done.
Ｑ／（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３）……（１） Ｑ／（Ｃ０＋Ｃ１＋２Ｃ２＋Ｃ３）……（２） 従って、配線パターンＬが長尺または高密度になると、
配線容量（Ｃ１＋Ｃ２）のばらつきが大きくなって、出
力信号のばらつきが大きくなり、例えば第６図に示すよ
うに、マーク、例えば黒マーク１ａとこれよりやや淡色
のマーク１ｂとをイメージセンサ２により読取る場合、
各光電変換素子Ｐからの出力信号が一定とならず、第７
図に示すように、出力にゆがみが生ずるのである。この
ため、一般に出力信号を“１”と“０”とで読む場合に
は、しきい値ＳＬをとることが行なわれている。Q / (C 0 + C 1 + C 2 + C 3 ) ... (1) Q / (C 0 + C 1 + 2C 2 + C 3 ) ... (2) Therefore, when the wiring pattern L becomes long or high density,
The variation of the wiring capacitance (C 1 + C 2 ) becomes large, and the variation of the output signal becomes large. For example, as shown in FIG. 6, a mark, for example, a black mark 1a and a slightly lighter color mark 1b are formed on the image sensor. When reading by 2,
The output signal from each photoelectric conversion element P is not constant,
As shown in the figure, the output is distorted. Therefore, in general, when reading the output signal with "1" and "0", the threshold value SL is set.
しかしながら、例えばカラーセンサ等の場合には、第８
図に示すように、２つのしきい値ＳＬ１、ＳＬ２を必要
とするため、出力補正回路を用いて出力信号を一旦、第
９図に示すように補正する必要が生じる。However, in the case of a color sensor, for example,
As shown in the figure, since two threshold values SL 1 and SL 2 are required, it becomes necessary to temporarily correct the output signal using the output correction circuit as shown in FIG.
しかしながら、このように補正回路を付加することは、
イメージセンサの構成を複雑にし、製品コストを高くす
るという問題がある。However, adding a correction circuit in this way
There is a problem that the structure of the image sensor is complicated and the product cost is increased.
また、このような出力のばらつきを補正する手段とし
て、第１０図に示すように、集積回路Ｉの配線パターン
Ｌの配線幅を配線長の長いものほど細くなるように変化
させ、対地容量Ｃ１を調整して、配線容量（Ｃ１＋
Ｃ２）のばらつきを均一にする方法も提案されている。
なお同図においてＴは光電変換素子の接続端子、Ｗはボ
ンディングワイヤである。Further, as a means for correcting such an output variation, as shown in FIG. 10, the wiring width of the wiring pattern L of the integrated circuit I is changed so that it becomes thinner as the wiring length becomes longer, and the ground capacitance C 1 The wiring capacitance (C 1 +
A method of making the variation of C 2 ) uniform is also proposed.
In the figure, T is a connection terminal of the photoelectric conversion element, and W is a bonding wire.
しかしながら、従来の密着型イメージセンサでは、駆動
回路部と光電変換部とが同一絶縁基板上に形成されてい
るため、配線容量の補正に伴い配線パターンが長大なも
のなり、イメージセンサが大型化するという問題があっ
た。さらに配線パターンが高密度である場合には、この
ような配線容量補正が不可能となるという問題もあっ
た。However, in the conventional contact-type image sensor, since the drive circuit unit and the photoelectric conversion unit are formed on the same insulating substrate, the wiring pattern becomes long due to the correction of the wiring capacitance, and the image sensor becomes large. There was a problem. Further, when the wiring pattern has a high density, there is a problem that such wiring capacitance correction becomes impossible.
［発明の目的］ 本発明はこのような従来の難点を解消すべくなされたも
ので、生産性が良好で、しかも大型化することなく配線
パターン等の容量歪みにより発生する出力信号のばらつ
きを補正できるイメージセンサを提供することを目的と
する。[Object of the Invention] The present invention has been made in order to solve the above-mentioned conventional problems, and has good productivity, and corrects variations in output signals caused by capacitance distortion of a wiring pattern or the like without increasing the size. It is an object to provide an image sensor that can be used.
［発明の概要］ すなわち、この発明は、第１の基板の一主面上に複数個
の光電変換素子が配列されてなる光電変換部と、第２の
基板の一主面上に前記光電変換素子が配列される方向に
沿って配置される複数の接続用配線パターンと，この接
続用配線パターンに接続され前記光電変換素子からの出
力を順次読出す駆動回路とからなる駆動回路部と、前記
光電変換部と前記駆動回路部とを前記接続用配線パター
ンを介して電気的に接続する接続手段とを具備したイメ
ージセンサであって、前記第１の基板は前記第２の基板
の前記一主面上に積層して配置されると共に、前記第２
の基板の前記積層して配置される部分には隣接する前記
接続用配線パターン間で異なる配線容量を略等しく調整
する容量調整用配線パターンが配置されて成ることを特
徴としている。[Summary of the Invention] That is, according to the present invention, there is provided a photoelectric conversion unit in which a plurality of photoelectric conversion elements are arranged on one main surface of a first substrate, and the photoelectric conversion unit provided on one main surface of a second substrate. A drive circuit section comprising a plurality of connection wiring patterns arranged along the direction in which the elements are arranged; and a drive circuit connected to the connection wiring patterns for sequentially reading the output from the photoelectric conversion element, An image sensor comprising: a photoelectric conversion unit and a connecting unit that electrically connects the drive circuit unit via the connection wiring pattern, wherein the first substrate is the main unit of the second substrate. The second layer is arranged on the surface and is stacked.
In the portion of the substrate to be stacked and arranged, a capacitance adjusting wiring pattern for adjusting different wiring capacitances between the adjacent connecting wiring patterns to be substantially equal is arranged.
［発明の実施例］ 以下本発明の実施例を図面に基づいて説明する。Embodiments of the Invention Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例を示す断面図、第２図はその
配線パターンを示す部分断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention, and FIG. 2 is a partial sectional view showing its wiring pattern.
この実施例のイメージセンサは、駆動回路部Ａと光電変
換部Ｂとにより構成されている。The image sensor of this embodiment includes a drive circuit section A and a photoelectric conversion section B.
駆動回路部Ａは、セラミック基板３と、この上に形成さ
れたアルミニウムまたは金等の薄膜よりなる配線パター
ン４と、この配線パターン４上に導電性エポキシ樹脂５
により固着されたアナログスイッチ機能を有する集積回
路６とからその主要部分が構成されている。The drive circuit unit A includes a ceramic substrate 3, a wiring pattern 4 formed on the ceramic substrate 3 made of a thin film of aluminum or gold, and a conductive epoxy resin 5 on the wiring pattern 4.
A main part of the integrated circuit 6 having an analog switch function is fixed by the above.
配線パターン４は、接続用配線パターン４ａと容量調整
用配線パターン４ｂとから構成されている。The wiring pattern 4 is composed of a connection wiring pattern 4a and a capacitance adjustment wiring pattern 4b.
接続用配線パターン４ａは従来の配線パターンと同様に
両端に配置されたものほど配線長が長くなる配線長の不
均等（個々の配線長が実質的に異なる）な同一線幅の配
線パターンからなる。一方容量調整用配線パターン４ｂ
は、これらの接続用配線パターン４ａにそれぞれ接続さ
れている。さらにこの容量調整用配線パターン４ｂは、
配線長の長い接続用配線パターン４ａに接続されたもの
ほど面積が大きくなるように形成されて、接続用配線パ
ターン４ａと容量調整用配線パターン４ｂとの面積の和
がほぼ等しくなるように調整された接続用配線パターン
よりも幅広の配線パターンからなっている。Similar to the conventional wiring pattern, the connection wiring pattern 4a is formed of wiring patterns having the same line width with uneven wiring lengths (individual wiring lengths are substantially different) in which the wiring lengths become longer toward the both ends. . On the other hand, the wiring pattern 4b for capacitance adjustment
Are respectively connected to these connection wiring patterns 4a. Further, the wiring pattern 4b for capacitance adjustment is
The connection wiring pattern 4a having a longer wiring length is formed to have a larger area, and the connection wiring pattern 4a and the capacitance adjusting wiring pattern 4b are adjusted so that the sum of the areas is substantially equal. The wiring pattern is wider than the connection wiring pattern.
集積回路６は、金ワイヤ７を介して接続用配線パターン
４ａと電気的に接続されている。また容量調整用配線パ
ターン４ｂ上には、光電変換部Ｂのガラス基板がエポキ
シ樹脂１５により固着されている。なお、集積回路６か
ら接続用配線パターン４ａの接続端子にかけて絶縁性樹
脂８がポッティングされ、その外周は保護キャップ９で
覆われている。The integrated circuit 6 is electrically connected to the connection wiring pattern 4a via the gold wire 7. Further, the glass substrate of the photoelectric conversion part B is fixed by the epoxy resin 15 on the capacitance adjusting wiring pattern 4b. The insulating resin 8 is potted from the integrated circuit 6 to the connection terminals of the connection wiring pattern 4a, and the outer periphery thereof is covered with a protective cap 9.
一方、光電変換部Ｂは、ガラス基板１０と、このガラス
基板１０上にクロムまたはアルミ薄膜を用いて形成され
た個別電極１１ａ、この個別電極１１ａ上に順に着膜さ
れたα−Ｓｉ：Ｈ等からなる高抵抗光導電膜１１ｂ、Ｓ
ｎＯ２、ＩＴＯ膜等の透明導電膜１１ｃからなる光電変
換素子１１とから構成されている。この光電変換素子１
１の各個別電極１１ａには金薄膜の着膜によりボンディ
ングパットが形成され、金ワイヤ１２により接続用配線
パターン４ａに接続されている。On the other hand, the photoelectric conversion part B includes a glass substrate 10, an individual electrode 11a formed on the glass substrate 10 by using a chromium or aluminum thin film, and α-Si: H and the like sequentially deposited on the individual electrode 11a. High resistance photoconductive film 11b, S
The photoelectric conversion element 11 is composed of a transparent conductive film 11c such as nO 2 or ITO film. This photoelectric conversion element 1
A bonding pad is formed by depositing a gold thin film on each of the individual electrodes 11a, and is connected to the connection wiring pattern 4a by a gold wire 12.
なお、光電変換素子１１上には保護ガラス板１３が透明
絶縁樹脂１４により固着され、かつ保護ガラス板１３の
周囲から保護キャップ９にかけて同一樹脂がポッティン
グされている。A protective glass plate 13 is fixed on the photoelectric conversion element 11 with a transparent insulating resin 14, and the same resin is potted from the periphery of the protective glass plate 13 to the protective cap 9.
この実施例のイメージセンサでは、光電変換素子の出力
信号は、金ワイヤ１２、接続用配線パターン４ａおよび
金ワイヤ７を介して集積回路６に導通される。In the image sensor of this embodiment, the output signal of the photoelectric conversion element is conducted to the integrated circuit 6 via the gold wire 12, the connection wiring pattern 4a and the gold wire 7.
この実施例のイメージセンサでは、駆動回路部Ａと光電
変換部Ｂとが別々の絶縁基板上に形成されているので、
組立てをそれぞれ別工程において並行して進行させるこ
とができ、したがって作業性が改善され、歩留りも向上
する。また配線パターン４を光電変換部Ｂの下側に延長
してその面積が等しくなるようにしたので、全体を大型
化することなく配線容量歪みの補正を完全に行なうこと
ができる。In the image sensor of this embodiment, since the drive circuit section A and the photoelectric conversion section B are formed on different insulating substrates,
Assembling can proceed in parallel in different steps, thus improving workability and yield. Further, since the wiring pattern 4 is extended to the lower side of the photoelectric conversion portion B so that the areas thereof are equalized, the wiring capacitance distortion can be completely corrected without increasing the size of the whole.
第３図は他の実施例を示す断面図である。なお、以下の
説明する図において、第１図と共通する部分には同一符
号を付して重複する説明を省略する。FIG. 3 is a sectional view showing another embodiment. In the drawings to be described below, the same parts as those in FIG. 1 will be assigned the same reference numerals and overlapping explanations will be omitted.
この実施例では、個々の光電変換素子に対応する各接続
用配線パターン４ａをＬ字状に形成するとともに、これ
らに接続された容量調整用配線パターン４ｂを、それら
の延長上に点対称となるように形成して、隣接配線間隔
の同一な部分の配線長さの和を全配線パターン４を通じ
て同一長さとする。これによって各配線パターン４の対
地容量Ｃ１と配線間容量Ｃ２とをそれぞれほぼ等しくな
るように調整している。In this embodiment, each wiring pattern 4a for connection corresponding to each photoelectric conversion element is formed in an L-shape, and the wiring pattern 4b for capacitance adjustment connected thereto is symmetrical with respect to its extension. Thus, the sum of the wiring lengths of the portions where the adjacent wiring intervals are the same is set to be the same length throughout the entire wiring pattern 4. Thereby, the ground capacitance C 1 and the inter-wiring capacitance C 2 of each wiring pattern 4 are adjusted to be substantially equal to each other.
第４図はさらに他の実施例の要部を示す断面図である。FIG. 4 is a sectional view showing a main part of still another embodiment.
この実施例においては、セラミック基板３上の光電変換
部Ｂの下側に位置する面に、容量調整用配線パターン４
ｂが形成されるだけの間隔をおいて、アルミニウムまた
は金等の薄膜よりなる長さの異なる細条パターン２３を
形成し、これらの細条パターン２３間にそれぞれ接続用
配線パターン４ａに接続された容量調整用配線パターン
４ｂを、それぞれ対地容量Ｃ１と配線間容量Ｃ２とが等
しくなるように形成させて構成されている。In this embodiment, the capacitance adjusting wiring pattern 4 is formed on the surface of the ceramic substrate 3 located below the photoelectric conversion section B.
Strip patterns 23 having different lengths made of a thin film of aluminum or gold are formed at intervals such that b is formed, and the strip patterns 23 are connected to the connection wiring patterns 4a between the strip patterns 23, respectively. The capacitance adjusting wiring pattern 4b is formed such that the ground capacitance C 1 and the inter-wiring capacitance C 2 are equal to each other.
この実施例のイメージセンサでは、主として容量調整用
配線パターン４ｂと細条パターン１２とにより配線間容
量Ｃ２の補正が行なわれて、配線パターン４の配線容量
（Ｃ１＋Ｃ２）がほぼ等しく調整される。In the image sensor of this embodiment, the inter-wiring capacitance C 2 is corrected mainly by the capacitance adjusting wiring pattern 4b and the strip pattern 12, and the wiring capacitance (C 1 + C 2 ) of the wiring pattern 4 is adjusted to be substantially equal. To be done.
［発明の効果］ 以上説明したように本発明のイメージセンサは、駆動回
路部と光電変換部とが別個の絶縁基板上に形成されてい
るので、両者を別々の工程で並行して組立てることがで
き、生産性が向上するとともに歩留りが向上する。ま
た、光電変換素子と集積回路とを結ぶ接続用配線パター
ンにそれぞれ接続させて光電変換部の下側に容量調整用
配線パターンを形成するようにしたから大型化すること
なく、配線パターン等の容量歪みにより発生する出力信
号のばらつきを完全に補正することができる。[Advantages of the Invention] As described above, in the image sensor of the present invention, since the drive circuit section and the photoelectric conversion section are formed on separate insulating substrates, it is possible to assemble them in separate steps in parallel. As a result, the productivity is improved and the yield is improved. Further, since the capacitance adjusting wiring pattern is formed on the lower side of the photoelectric conversion unit by connecting to the connecting wiring pattern for connecting the photoelectric conversion element and the integrated circuit respectively, the capacity of the wiring pattern etc. can be increased without increasing the size. It is possible to completely correct the variation in the output signal caused by the distortion.
第１図は本発明の一実施例の断面図、第２図ないし第４
図はそれぞれ本発明の実施例の要部を示す平面図、第５
図は密着型イメージセンサの等価回路図、第６図ないし
第９図は従来のイメージセンサにおいて出力信号にバラ
ツキを解消する方法を説明するための図、第１０図は従
来の出力信号のバラツキを解消したイメージセンサの要
部を示す平面図である。 ３……セラミック基板 ４……配線パターン ４ａ……接地用配線パターン ４ｂ……容量調整用配線パターン ５……導電性エポキシ樹脂 ６……集積回路 ７、１２…金ワイヤ ８……絶縁性樹脂 ９……保護キャップ １０……ガラス基板 １１……光電変換素子 １１ａ……個別電極 １１ｂ……高抵抗光導電膜 １１ｃ……透明性導電膜 １３……保護ガラス板 １４……透明絶縁樹脂 １５……エポキシ樹脂 ２３……細条パターン Ａ……駆動回路部 Ｂ……光電変換部 Ｃ０……素子容量 Ｃ１……対地容量 Ｃ２……配線間容量 Ｄ……フォトダイオード Ｅ……電源 Ｌ……配線パターン Ｐ……光電変換素子 Ｓ……スイッチ ＳＲ……シフトレジスタFIG. 1 is a sectional view of an embodiment of the present invention, and FIGS.
FIG. 5 is a plan view showing the main part of an embodiment of the present invention,
FIG. 6 is an equivalent circuit diagram of a contact image sensor, FIGS. 6 to 9 are diagrams for explaining a method of eliminating variations in output signals in a conventional image sensor, and FIG. 10 is a diagram showing variations in conventional output signals. It is a top view which shows the principal part of the resolved image sensor. 3 ... Ceramic substrate 4 ... Wiring pattern 4a ... Grounding wiring pattern 4b ... Capacitance adjusting wiring pattern 5 ... Conductive epoxy resin 6 ... Integrated circuit 7, 12 ... Gold wire 8 ... Insulating resin 9 …… Protective cap 10 …… Glass substrate 11 …… Photoelectric conversion element 11a …… Individual electrode 11b …… High resistance photoconductive film 11c …… Transparent conductive film 13 …… Protective glass plate 14 …… Transparent insulating resin 15 …… epoxy resin 23 ...... strip pattern A ...... driving circuit portion B ...... photoelectric conversion unit C 0 ...... device capacitance C 1 ...... earth capacitance C 2 ...... interconnect capacitance D ...... photodiode E ...... power L ... ... Wiring pattern P ... Photoelectric conversion element S ... Switch SR ... Shift register
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/028 Ｚ 8721−5Ｃ 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｎ (72)発明者 渡辺 善作 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 中川 雅博 神奈川県川崎市幸区堀川町72番地 東芝電 子デバイスエンジニアリング株式会社内 (56)参考文献 特開 昭55−141767（ＪＰ，Ａ)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication location H04N 1/028 Z 8721-5C 9355-4M H01L 23/12 N (72) Inventor Zensaku Watanabe Kanagawa 72 Horikawa-cho, Sachi-ku, Kawasaki-shi, Toshiba Corporation Horikawa-cho factory (72) Inventor Masahiro Nakagawa 72, Horikawa-cho, Sachi-ku, Kawasaki-shi, Kanagawa, Toshiba Electronic Device Engineering Co., Ltd. (56) Reference: JP-A-55 -141767 (JP, A)
Claims (5)
素子が配列されてなる光電変換部と、 第２の基板の一主面上に前記光電変換素子が配列される
方向に沿って配置される複数の接続用配線パターンと，
この接続用配線パターンに接続され前記光電変換素子か
らの出力を順次読出す駆動回路とからなる駆動回路部
と、 前記光電変換部と前記駆動回路部とを前記接続用配線パ
ターンを介して電気的に接続する接続手段とを具備した
イメージセンサであって、 前記第１の基板は前記第２の基板の前記一主面上に積層
して配置されると共に、前記第２の基板の前記積層して
配置される部分には隣接する前記接続用配線パターン間
で異なる配線容量を略等しく調整する容量調整用配線パ
ターンが配置されて成ることを特徴とするイメージセン
サ。1. A photoelectric conversion unit having a plurality of photoelectric conversion elements arranged on one main surface of a first substrate, and a direction in which the photoelectric conversion elements are arranged on one main surface of a second substrate. A plurality of connection wiring patterns arranged along the
A drive circuit section connected to the connection wiring pattern, the drive circuit section including a drive circuit for sequentially reading the output from the photoelectric conversion element, and the photoelectric conversion section and the drive circuit section are electrically connected via the connection wiring pattern. An image sensor having a connection means for connecting to the first substrate, wherein the first substrate is stacked on the one main surface of the second substrate, and the second substrate is stacked on the one main surface. In the image sensor, a capacitance adjusting wiring pattern that adjusts different wiring capacities between adjacent connecting wiring patterns to be substantially equal to each other is arranged.
子であることを特徴とする特許請求の範囲第１項記載の
イメージセンサ。2. The image sensor according to claim 1, wherein the photoelectric conversion element is a charge storage type photoelectric conversion element.
線パターンの長さが長いほど面積が小さく調整されてい
ることを特徴とする特許請求の範囲第２項記載のイメー
ジセンサ。3. The image sensor according to claim 2, wherein the area of the capacitance adjusting wiring pattern is adjusted to be smaller as the length of the connecting wiring pattern is longer.
容量調整用配線パターン間の配線間容量が、これらと接
続される前記接続用配線パターンの長さが長いほど小さ
くなるようにその長さおよび配線間隔が調整されている
ことを特徴とする特許請求の範囲第３項記載のイメージ
センサ。4. The length of the capacitance adjusting wiring pattern is such that the inter-wiring capacitance between the adjacent capacitance adjusting wiring patterns becomes smaller as the length of the connecting wiring pattern connected to them becomes smaller. The image sensor according to claim 3, wherein the wiring interval is adjusted.
パターンに近接して接地された細条パターンが形成さ
れ、かつこの細条パターンと前記容量調整用配線パター
ンの間の配線容量が、これらと接続される前記接続配線
パターンの長さが長いほど小さくなるようにその長さお
よび配線間隔が調整されていることを特徴とする特許請
求の範囲第２項記載のイメージセンサ。5. A strip pattern grounded adjacent to the capacitance adjusting wiring pattern is formed on one main surface of the second substrate, and between the strip pattern and the capacitance adjusting wiring pattern. 3. The image sensor according to claim 2, wherein the wiring capacitance is adjusted so that the wiring capacitance becomes smaller as the length of the connection wiring pattern connected to the wiring capacitance becomes longer. .
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250879A JPH0650772B2 (en) | 1984-11-28 | 1984-11-28 | Image sensor |
| KR1019850008472A KR900003772B1 (en) | 1984-11-28 | 1985-11-13 | Image sensor |
| US06/802,160 US4679088A (en) | 1984-11-28 | 1985-11-25 | Image sensor with means to adjust capacitance of signal leads |
| DE8585308577T DE3579890D1 (en) | 1984-11-28 | 1985-11-26 | IMAGE SENSOR. |
| EP85308577A EP0183525B1 (en) | 1984-11-28 | 1985-11-26 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250879A JPH0650772B2 (en) | 1984-11-28 | 1984-11-28 | Image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128565A JPS61128565A (en) | 1986-06-16 |
| JPH0650772B2 true JPH0650772B2 (en) | 1994-06-29 |
Family
ID=17214370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250879A Expired - Lifetime JPH0650772B2 (en) | 1984-11-28 | 1984-11-28 | Image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650772B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5421475B2 (en) * | 2012-07-04 | 2014-02-19 | 誠 雫石 | Imaging device, semiconductor integrated circuit, and imaging apparatus |
| JP5424371B1 (en) | 2013-05-08 | 2014-02-26 | 誠 雫石 | Solid-state imaging device and imaging apparatus |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55141767A (en) * | 1979-04-24 | 1980-11-05 | Fuji Xerox Co Ltd | One-dimensional image sensor |
-
1984
- 1984-11-28 JP JP59250879A patent/JPH0650772B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61128565A (en) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4288702A (en) | Image pickup device having electrode matrix coupling | |
| US4617471A (en) | Image sensing device | |
| EP0297413B1 (en) | Photoelectric conversion device | |
| EP0183525B1 (en) | Image sensor | |
| US4772951A (en) | Solid state image sensor with cell array of amorphous semiconductor photoelectric converting elements | |
| US4567374A (en) | Photoelectric converting device with a plurality of divided electrodes | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| US4680477A (en) | Contact type document reading device with uniform line-to-line conductor capacitance | |
| JPH0650772B2 (en) | Image sensor | |
| JP2586317B2 (en) | Document reading device | |
| JPS60218870A (en) | Photosensor array | |
| JPH0588552B2 (en) | ||
| JPH0521348B2 (en) | ||
| JPS61263156A (en) | image sensor | |
| JPS6229162A (en) | Image sensor | |
| JPS6298767A (en) | Image sensor | |
| JPH0744026Y2 (en) | Image sensor | |
| JPH022165A (en) | Image sensor | |
| JPH09462U (en) | Image reading device | |
| JPS61231754A (en) | Hybrid integrated single-dimensional optical sensor | |
| JPS6214708Y2 (en) | ||
| JPH024147B2 (en) | ||
| JPH0728365B2 (en) | Contact image sensor | |
| JPS60218869A (en) | Photosensor array | |
| JPH0531986B2 (en) |