JPH0650883B2 - Ｄｐｓｋ変調デ−タの復調回路 - Google Patents
Ｄｐｓｋ変調デ−タの復調回路Info
- Publication number
- JPH0650883B2 JPH0650883B2 JP14530386A JP14530386A JPH0650883B2 JP H0650883 B2 JPH0650883 B2 JP H0650883B2 JP 14530386 A JP14530386 A JP 14530386A JP 14530386 A JP14530386 A JP 14530386A JP H0650883 B2 JPH0650883 B2 JP H0650883B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- exclusive
- gate
- dpsk
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009499 grossing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオフロッピーディスクに映像信号と重畳
して記録されるｉＤデータなどのＤＰＳＫ（Differenti
al Phase Shift Keying）変調された信号の復調回路
に関するものである。
して記録されるｉＤデータなどのＤＰＳＫ（Differenti
al Phase Shift Keying）変調された信号の復調回路
に関するものである。
従来の技術 以下、図面を参照しながら、従来のビデオフロッピーデ
ィスクにおけるＤＰＳＫ変調データの復調回路の一例に
ついて説明する。第３図は従来のＤＰＳＫ変調データの
復調回路の構成を示す回路図であり、第４図は各部の波
形を示すタイミング図である。
ィスクにおけるＤＰＳＫ変調データの復調回路の一例に
ついて説明する。第３図は従来のＤＰＳＫ変調データの
復調回路の構成を示す回路図であり、第４図は各部の波
形を示すタイミング図である。
ビデオフロッピーディスクの再生信号は増幅器，バンド
パスフィルタ，波形整形回路を含む信号処理回路１によ
り増幅され、ｉＤデータのキャリア成分１３fH（fH：水
平同期信号の周波数）を抜き出し、波形成形される（第
４図ａ）。電圧制御発振器２の出力ｂ（周波数２６
Ｈ）はインバータ３で反転され、第１のＤフリップフ
ロップ４により第４図ｃに示すように1/2分周される
（以下１３Ｈ∠０゜（＝１３Ｈの位相０゜の意味）
と記す）。この１３Ｈ∠０゜は第２のＤフリップフロ
ップ５で電圧制御発振器２の出力ｂによりラッチされ、
1/2分周された電圧制御発振器２の反転出力ｃより９０
゜遅延したｄ（以下１３Ｈ∠９０゜（＝１３Ｈの位
相９０゜の意味）と記す）がつくられる。ａ及びｃの各
信号は第１のエクスクルーシブオアゲート６に入力さ
れ、同期検波されて第４図ｅに示す信号が出力される。
この信号ｅはローパスフィルタ７及びコンパレータ８に
より第４図ｆのようになる。なお９は基準電源であり、
本例では電源電圧の1/2に設定されている。また前記波
形整形されたＤＰＳＫ変調データａ及び１３Ｈ∠９０
゜の信号ｄは第２のエクスクルーシブオアゲート１０に
入力され、第４図ｇに示す信号が出力される。この信号
ｇと前記コンパレータ８の出力が第３のエクスクルー
シブオアゲート１１に入力される（第４図ｈ）。この第
３のエクスクルーシブオアゲート１１の出力はループフ
ィルタ１２により平滑化され、位相エラー信号として電
圧制御発振記２に入力され、波形整形されたＤＰＳＫ変
調データａと位相が同期するように制御される。そし
て、コンパレータ８の出力が復調データとして取り出
される。なお、第４図は電圧制御発振器２の出力と入力
のＤＰＳＫ変調データの位相がずれた状態の波形を示し
ている。
パスフィルタ，波形整形回路を含む信号処理回路１によ
り増幅され、ｉＤデータのキャリア成分１３fH（fH：水
平同期信号の周波数）を抜き出し、波形成形される（第
４図ａ）。電圧制御発振器２の出力ｂ（周波数２６
Ｈ）はインバータ３で反転され、第１のＤフリップフ
ロップ４により第４図ｃに示すように1/2分周される
（以下１３Ｈ∠０゜（＝１３Ｈの位相０゜の意味）
と記す）。この１３Ｈ∠０゜は第２のＤフリップフロ
ップ５で電圧制御発振器２の出力ｂによりラッチされ、
1/2分周された電圧制御発振器２の反転出力ｃより９０
゜遅延したｄ（以下１３Ｈ∠９０゜（＝１３Ｈの位
相９０゜の意味）と記す）がつくられる。ａ及びｃの各
信号は第１のエクスクルーシブオアゲート６に入力さ
れ、同期検波されて第４図ｅに示す信号が出力される。
この信号ｅはローパスフィルタ７及びコンパレータ８に
より第４図ｆのようになる。なお９は基準電源であり、
本例では電源電圧の1/2に設定されている。また前記波
形整形されたＤＰＳＫ変調データａ及び１３Ｈ∠９０
゜の信号ｄは第２のエクスクルーシブオアゲート１０に
入力され、第４図ｇに示す信号が出力される。この信号
ｇと前記コンパレータ８の出力が第３のエクスクルー
シブオアゲート１１に入力される（第４図ｈ）。この第
３のエクスクルーシブオアゲート１１の出力はループフ
ィルタ１２により平滑化され、位相エラー信号として電
圧制御発振記２に入力され、波形整形されたＤＰＳＫ変
調データａと位相が同期するように制御される。そし
て、コンパレータ８の出力が復調データとして取り出
される。なお、第４図は電圧制御発振器２の出力と入力
のＤＰＳＫ変調データの位相がずれた状態の波形を示し
ている。
発明が解決しようとする問題点 しかしながら、上記のような構成では、回路が複雑とな
るとともに、ディジタル回路とアナログ回路が混在する
ためにｉＣ化に適していないという問題点を有してい
た。
るとともに、ディジタル回路とアナログ回路が混在する
ためにｉＣ化に適していないという問題点を有してい
た。
本発明は上記問題点に鑑み、回路構成を簡略化するとと
もに、ディジタル回路のみで構成することによりｉＣ化
に適したＤＰＳＫ変調データの復調回路を提供するもの
である。
もに、ディジタル回路のみで構成することによりｉＣ化
に適したＤＰＳＫ変調データの復調回路を提供するもの
である。
問題点を解決するための手段 上記問題点を解決するために本発明のＤＰＳＫデータの
復調回路は、基準信号を発生する電圧制御発振器と、こ
の電圧制御発振器からの基準信号でＤＰＳＫ変調された
入力信号をラッチするＤフリップフロップと、前記入力
信号と前記基準信号の排他的論理和をとる第１のエクス
クルーシブオアゲートと、前記Ｄフリップフロップの出
力と前記第１のエクスクルーシブオアゲートの出力との
排他的論理和をとる第２のエクスクルーシブオアゲート
と、前記第２のエクスクルーシブオアゲートの出力を平
滑化し前記電圧制御発振器の制御電圧を発生するループ
フィルタとを備えたものである。
復調回路は、基準信号を発生する電圧制御発振器と、こ
の電圧制御発振器からの基準信号でＤＰＳＫ変調された
入力信号をラッチするＤフリップフロップと、前記入力
信号と前記基準信号の排他的論理和をとる第１のエクス
クルーシブオアゲートと、前記Ｄフリップフロップの出
力と前記第１のエクスクルーシブオアゲートの出力との
排他的論理和をとる第２のエクスクルーシブオアゲート
と、前記第２のエクスクルーシブオアゲートの出力を平
滑化し前記電圧制御発振器の制御電圧を発生するループ
フィルタとを備えたものである。
作 用 本発明は上記した構成によって、回路構成が簡単になる
とともに、ディジタル回路のみで構成されるため、ｉＣ
化に非常に適した回路となる。
とともに、ディジタル回路のみで構成されるため、ｉＣ
化に非常に適した回路となる。
実施例 以下、本発明の実施例のＤＰＳＫ変調データの復調回路
について図面を参照しながら説明する。第１図は本発明
の一実施例の構成を示す回路図であり、第２図は各部の
波形を示すタイミング図である。
について図面を参照しながら説明する。第１図は本発明
の一実施例の構成を示す回路図であり、第２図は各部の
波形を示すタイミング図である。
ビデオフロッピーディスクの再生信号は増幅器，バンド
パスフィルター，波形成形回路を含む信号処理回路１に
より増幅され、ＤＰＳＫ変調されたｉＤデータのキャリ
ア成分（１３Ｈ）が抜き出され、波形整形出力Ａが得
られる。この整形出力Ａは電圧制御発振器１３の出力Ｂ
によりＤフリップフロップ１４でラッチされる。また波
形成形出力Ａと電圧制御発振器１３の出力Ｂは第１のエ
クスクルーシブオアゲート１５に入力され、この出力Ｄ
と前記Ｄフリップフロップ１４のＱ出力Ｃが第２のエク
スクルーシブオアゲート１６に入力され、排他的論理和
がとられ、第２図Ｅに示す出力が得られる。この第２の
エクスクルーシブオアゲート１６の出力Ｅはループフィ
ルタ１７により平滑化されて位相エラー信号として電圧
制御発振器１３に入力されてＤＰＳＫ変調データＡと電
圧制御発振器１３の出力Ｂの位相が同期するように発振
周波数が制御される。そしてＤフリップフロップ14のＱ
出力がＤＰＳＫ変調データの復調出力となる。この構成
により入力信号の位相が反転しても電圧制御発振器の発
振周波数が変動せず、正しくＤＰＳＫ変調データを復調
できる。
パスフィルター，波形成形回路を含む信号処理回路１に
より増幅され、ＤＰＳＫ変調されたｉＤデータのキャリ
ア成分（１３Ｈ）が抜き出され、波形整形出力Ａが得
られる。この整形出力Ａは電圧制御発振器１３の出力Ｂ
によりＤフリップフロップ１４でラッチされる。また波
形成形出力Ａと電圧制御発振器１３の出力Ｂは第１のエ
クスクルーシブオアゲート１５に入力され、この出力Ｄ
と前記Ｄフリップフロップ１４のＱ出力Ｃが第２のエク
スクルーシブオアゲート１６に入力され、排他的論理和
がとられ、第２図Ｅに示す出力が得られる。この第２の
エクスクルーシブオアゲート１６の出力Ｅはループフィ
ルタ１７により平滑化されて位相エラー信号として電圧
制御発振器１３に入力されてＤＰＳＫ変調データＡと電
圧制御発振器１３の出力Ｂの位相が同期するように発振
周波数が制御される。そしてＤフリップフロップ14のＱ
出力がＤＰＳＫ変調データの復調出力となる。この構成
により入力信号の位相が反転しても電圧制御発振器の発
振周波数が変動せず、正しくＤＰＳＫ変調データを復調
できる。
発明の効果 以上のように本発明によれば、回路構成が簡単になると
ともに、ディジタル回路のみで構成できるためｉＣ化に
適したＤＰＳＫ変調データの復調回路を実現することが
できるといったすぐれた効果を得ることができる。
ともに、ディジタル回路のみで構成できるためｉＣ化に
適したＤＰＳＫ変調データの復調回路を実現することが
できるといったすぐれた効果を得ることができる。
第１図は本発明のＤＰＳＫ変調データの復調回路の一実
施例を示す回路図、第２図は同回路の各部の波形を示す
タイミング図、第３図は従来のＤＰＳＫ変調データの復
調回路を示す回路図、第４図はその各部の波形を示すタ
イミング図である。 １３……電圧制御発振器、１４……Ｄフリップフロッ
プ、１５，１６……エクスクルーシブオアゲート、１７
……ループフィルタ。
施例を示す回路図、第２図は同回路の各部の波形を示す
タイミング図、第３図は従来のＤＰＳＫ変調データの復
調回路を示す回路図、第４図はその各部の波形を示すタ
イミング図である。 １３……電圧制御発振器、１４……Ｄフリップフロッ
プ、１５，１６……エクスクルーシブオアゲート、１７
……ループフィルタ。
Claims (1)
- 【請求項１】基準信号を発生する電圧制御発振器と、こ
の電圧制御発振器からの基準信号でＤＰＳＫ変調された
入力信号をラッチするＤフリップフロップと、前記入力
信号と前記基準信号の排他的論理和をとる第１のエクス
クルーシブオアゲートと、前記Ｄフリップフロップの出
力と前記第１のエクスクルーシブオアゲートの出力との
排他的論理和をとる第２のエクスクルーシブオアゲート
と、前記第２のエクスクルーシブオアゲートの出力を平
滑化し前記電圧制御発振器の制御電圧を発生するループ
フィルタとを備えたことを特徴とするＤＰＳＫ変調デー
タの復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14530386A JPH0650883B2 (ja) | 1986-06-20 | 1986-06-20 | Ｄｐｓｋ変調デ−タの復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14530386A JPH0650883B2 (ja) | 1986-06-20 | 1986-06-20 | Ｄｐｓｋ変調デ−タの復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632446A JPS632446A (ja) | 1988-01-07 |
| JPH0650883B2 true JPH0650883B2 (ja) | 1994-06-29 |
Family
ID=15382028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14530386A Expired - Fee Related JPH0650883B2 (ja) | 1986-06-20 | 1986-06-20 | Ｄｐｓｋ変調デ−タの復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650883B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146808A (ja) * | 1982-02-24 | 1983-09-01 | Sumitomo Special Metals Co Ltd | 平面度測定装置 |
| JPS58146807A (ja) * | 1982-02-24 | 1983-09-01 | Sumitomo Special Metals Co Ltd | 平面度測定装置 |
| JPS58146806A (ja) * | 1982-02-24 | 1983-09-01 | Sumitomo Special Metals Co Ltd | 平面度測定装置 |
| US5245484A (en) * | 1989-03-28 | 1993-09-14 | Asahi Kogaku Kogyo Kabushiki Kaisha | DPSK-demodulating apparatus |
-
1986
- 1986-06-20 JP JP14530386A patent/JPH0650883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632446A (ja) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650883B2 (ja) | Ｄｐｓｋ変調デ−タの復調回路 | |
| JP2638791B2 (ja) | 復調装置 | |
| JPS5929812U (ja) | Ｆｍ変調回路 | |
| JPS6412156B2 (ja) | ||
| JPS6058620B2 (ja) | 位相同期回路 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| JPH0722291B2 (ja) | 周波数変調信号用復調器 | |
| JPS6114578U (ja) | 色同期回路 | |
| EP0476922A2 (en) | Circuit for processing the frequency of a signal for a video cassette recorder | |
| JPS5873208A (ja) | 変調器 | |
| JPS6043031U (ja) | 周波数変換器 | |
| JPH0230221B2 (ja) | ||
| JPS58136992U (ja) | モータの位相サーボ回路 | |
| JPH0275846U (ja) | ||
| JPS6090953U (ja) | 周波数偏位変調器の搬送波信号発生器 | |
| JPS60108045U (ja) | パルス整形回路 | |
| JPS58169737U (ja) | フエイズロツクドル−プ回路 | |
| JPS58169735U (ja) | フエイズロツクドル−プ回路 | |
| JPS588240U (ja) | 位相同期回路 | |
| JPH0275845U (ja) | ||
| JPS60189155U (ja) | デ−タクロツク再生回路 | |
| JPS62121843U (ja) | ||
| JPS6032838U (ja) | Ｐｌｌ回路 | |
| JPS5830341U (ja) | Ｐｌｌ回路 | |
| JPS60145721U (ja) | 変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |