Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0652743B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JPH0652743B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0652743B2
JPH0652743B2 JP57177357A JP17735782A JPH0652743B2 JP H0652743 B2 JPH0652743 B2 JP H0652743B2 JP 57177357 A JP57177357 A JP 57177357A JP 17735782 A JP17735782 A JP 17735782A JP H0652743 B2 JPH0652743 B2 JP H0652743B2
Authority
JP
Japan
Prior art keywords
heat sink
wafer
bonding
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57177357A
Other languages
Japanese (ja)
Other versions
JPS5966132A (en
Inventor
元 今井
謙一郎 高幣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NTT Inc
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP57177357A priority Critical patent/JPH0652743B2/en
Publication of JPS5966132A publication Critical patent/JPS5966132A/en
Publication of JPH0652743B2 publication Critical patent/JPH0652743B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07337Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、半導体装置の製造方法に係り、特に、ヒート
シンクと接触することとなる半導体素子の裏面電極の電
位を自由に選択することができ、結果として、半導体素
子を動作させるための信号を素子の表面電極、裏面電極
のいずれからでも入力しうることとなす半導体装置の製
造方法の改良に関する。
Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and in particular, it is possible to freely select the potential of a back surface electrode of a semiconductor element that comes into contact with a heat sink. As a result, the present invention relates to an improvement in a method for manufacturing a semiconductor device in which a signal for operating a semiconductor element can be input from either the front surface electrode or the rear surface electrode of the element.

(2)技術の背景 半導体素子、特に、発光ダイオードや裏面電極を有する
ダイオード等の発熱を防止する目的をもって素子をヒー
トシンクに載置する場合、素子の電極の一つ、すなわち
裏面電極はヒートシンクの一面と直接接触することとな
すことが一般である。ところが、裏面電極が単に接地端
子である場合を除き、その裏面電極の電位が自由に選択
しうることが望ましい。信号の入力方式の自由度が大き
くなるからである。すなわち、例えば、発光ダイオード
等においては、正電極、負電極のいずれをもって動作さ
せることも可能となるからである。
(2) Background of the technology When mounting an element on a heat sink for the purpose of preventing heat generation of a semiconductor element, particularly a light emitting diode or a diode having a back surface electrode, one of the electrodes of the element, that is, the back surface electrode is one surface of the heat sink. It is common to make direct contact with. However, it is desirable that the potential of the back electrode can be freely selected, except when the back electrode is simply a ground terminal. This is because the degree of freedom of the signal input method is increased. That is, for example, in a light emitting diode or the like, it is possible to operate with either the positive electrode or the negative electrode.

(3)従来技術と問題点 従来、ヒートシンクの材料としては、主として熱伝導率
の大きい鉄(Fe)、銅(Cu)等の金属材料が使用されて
いた。しかし、最近では素子の小型化に伴なうヒートシ
ンクの微細化への要求に応えるため、上記の金属材料に
代わり、ダイヤモンド等の熱伝導率が大きく、微細加工
が可能な材料、または、シリコン(Si)等の微細加工が
容易な半導体材料が使用されている。
(3) Conventional Technology and Problems Conventionally, as heat sink materials, metal materials such as iron (Fe) and copper (Cu) having large thermal conductivity have been mainly used. However, in recent years, in order to meet the demand for miniaturization of heat sinks accompanying the miniaturization of elements, in place of the above-mentioned metal materials, a material having a large thermal conductivity such as diamond and capable of fine processing, or silicon ( Semiconductor materials such as Si) that can be easily micromachined are used.

上記せるダイヤモンド、半導体材料等の絶縁物を使用し
てヒートシンクを製造する場合、このヒートシンク上に
載置される素子の接着等、種々な目的のために、ヒート
シンク表面をメタライズすることが一般である。
When a heat sink is manufactured by using an insulator such as diamond or a semiconductor material described above, it is common to metallize the heat sink surface for various purposes such as adhesion of elements mounted on the heat sink. .

ところが、このメタライズの工程や、更には素子のボン
ディング工程において、ヒートシンクの側面がメタライ
ズされ、または、ヒートシンクの側面にまで素子をボン
ディングするためのボンディング融材が付着するので、
素子の裏面電極の電位をヒートシンクの側面または裏面
の電位と分離することができないという欠点がある。
However, in this metallizing step and further in the element bonding step, the side surface of the heat sink is metallized, or the bonding flux for bonding the element is attached to the side surface of the heat sink.
There is a drawback in that the potential of the back surface electrode of the device cannot be separated from the potential of the side surface or the back surface of the heat sink.

(4)発明の目的 本発明の目的は、この欠点を解消することにあり、ヒー
トシンクの側面が絶縁された状態で、ヒートシンクに接
触する素子の電極、すなわち、裏面電極の電位を自由に
選択することができ、結果として、半導体素子を動作さ
せるための信号を素子の表面電極、裏面電極のいずれか
らでも入力しうる、半導体装置の製造方法を提供するこ
とにある。
(4) Object of the invention The object of the present invention is to eliminate this drawback, and in the state where the side surface of the heat sink is insulated, the electrode of the element that contacts the heat sink, that is, the potential of the back electrode is freely selected. Accordingly, it is an object of the present invention to provide a method for manufacturing a semiconductor device in which a signal for operating a semiconductor element can be input from either the front surface electrode or the back surface electrode of the element.

(5)発明の構成 本発明の目的は、高抵抗を有するウェーハの表裏面及び
側面とに導電層を形成し、前記導電層の表面の半導体素
子の固着領域に対応する領域に選択的にボンディング融
材を被着し、前記ボンディング融材の被着部を夫々含ん
で前記ウェーハを分割するとともに前記ウェーハの周縁
部を排除してヒートシンクを形成し、前記ボンディング
融材を介して半導体素子の電極を該ヒートシンク上に固
着することにより達成される。
(5) Structure of the invention An object of the present invention is to form a conductive layer on the front and back surfaces and side surfaces of a wafer having high resistance, and selectively bond to a region corresponding to a fixed region of a semiconductor element on the surface of the conductive layer. An electrode of a semiconductor element is formed by depositing a fusion material, dividing the wafer including the adhered portions of the bonding fusion material, and excluding the peripheral portion of the wafer to form a heat sink. Is fixed on the heat sink.

本発明は、ブロック状の材料ではなく、できる限り大き
な形状を有する材料を選択してヒートシンクを製造すれ
ば上記の欠点を解消しうるとの着想にもとづき、シリコ
ン(Si)等の半導体ウェーハを使用し、まず、これをウ
ェーハの状態で表面をメタライズし、続いて、ボンディ
ング融材が付着される領域、すなわち、素子が載置され
る領域に開口が設けられたマスクを形成し、続いて、こ
のマスクを使用してマスクの開口領域である半導体素子
載置領域にボンディング融材を付着し、さらに、この島
状にボンディング融材が付着している半導体素子載置領
域を少なくとも1ケ含むようにウェーハをダイシングし
て個別化してヒートシンクとし、前記島状のボンディン
グ融材を介して素子をヒートシンクに固着したものであ
る。
The present invention uses a semiconductor wafer such as silicon (Si) based on the idea that the above-mentioned drawbacks can be solved by manufacturing a heat sink by selecting a material having a shape as large as possible rather than a block-shaped material. Then, first, the surface of the wafer is metallized in the state of a wafer, and subsequently, a region where a bonding flux is attached, that is, a mask having an opening formed in a region where an element is mounted is formed, and then, Using this mask, a bonding flux is attached to a semiconductor element mounting region which is an opening region of the mask, and further, at least one semiconductor element mounting region to which the bonding flux is adhered in an island shape is included. The wafer is diced into individual pieces to form a heat sink, and the elements are fixed to the heat sink via the island-shaped bonding melt.

シリコン(Si)ウェーハをヒートシンクの材料として使
用することは、微細な加工が容易であるため有利であ
る。また、本発明の目的のためには、比較的高抵抗のも
の、およそ比抵抗が100〔Ωcm〕以上のものを使用する
ことが望ましい。また、上記のウェーハへのメタライズ
工程、ボンディング融材付着工程において、ウェーハの
側面にもメタライズに使用される金属材料が付着するこ
とは避け難いが、これらの側面を含む部分は、続くダイ
シングの工程で排除される部分となるため全く問題はな
い。
Using a silicon (Si) wafer as a material for a heat sink is advantageous because fine processing is easy. For the purpose of the present invention, it is desirable to use a material having a relatively high resistance, and a material having a specific resistance of 100 [Ωcm] or more. Further, in the above metallizing step to the wafer, in the bonding flux adhering step, it is inevitable that the metal material used for metallizing also adheres to the side surface of the wafer, but the portion including these side surfaces is a dicing step that follows. There is no problem because it will be excluded by.

さらに、上記の構成において、ウェーハをメタライズす
るための材料としては、半導体ウェーハ、例えば、シリ
コン(Si)ウェーハとボンディング融材、例えば、金・
スズ(Au・Sn)合金との双方と接着性の良好なものを使
用することが望ましく、例えば、チタン/白金/金(Ti
/Pt/Au)の三重層等が現実的である。
Further, in the above structure, as a material for metalizing the wafer, a semiconductor wafer, for example, a silicon (Si) wafer and a bonding flux, for example, gold
It is desirable to use a material that has good adhesion to both tin (Au and Sn) alloys, such as titanium / platinum / gold (Ti
/ Pt / Au) triple layers are practical.

上記の構成によれば、側面が絶縁されており、素子の裏
面電極の電位を自由に選択しうるヒートシンクを工程上
の繁雑さを伴なうことなく製造することができ、さら
に、ダイヤモンド等、高価な材料を使用する必要がない
ため経済的にも有利である。
According to the above configuration, the side surface is insulated, and a heat sink that can freely select the potential of the back electrode of the element can be manufactured without complicating the process. It is economically advantageous because there is no need to use expensive materials.

(6)発明の実施例 以下図面を参照しつつ、本発明の一実施例に係る半導体
装置の製造方法について説明し、本発明の構成と特有の
効果とを明らかにする。
(6) Embodiments of the Invention Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings to clarify the configuration and specific effects of the present invention.

一例として、シリコン(Si)ウェーハを使用した場合に
ついて述べる。
As an example, a case where a silicon (Si) wafer is used will be described.

第1図参照 直径が3乃至5〔inch〕、厚さが300〔μm〕程度で、
比抵抗が1〔kΩcm〕程度のシリコン(Si)ウェーハ1
の両面に導電層2,2′をメタライズして形成する。こ
の工程は、まず、チタン(Ti)及び白金(Pt)よりなる
層を真空蒸着法を使用して夫々600〔Å〕、1000〔Å〕
程度に形成し、続いて電気メッキ法を用いて金(Au)メ
ッキ層を2〔μm〕程度の厚さに形成することにより実行
できる。この工程において、ウェーハの側面も同時にメ
タライズされるが、最終的にヒートシンクに個別化され
る際に、このメタライズされた側面を含むものは排除さ
れるので問題はない。
See Fig. 1. The diameter is 3 to 5 inches and the thickness is about 300 μm.
Silicon (Si) wafer with a specific resistance of about 1 [kΩcm] 1
The conductive layers 2 and 2'are metallized on both surfaces of. In this process, first, a layer made of titanium (Ti) and platinum (Pt) is 600 [Å] and 1000 [Å], respectively, using a vacuum deposition method.
It can be performed by forming a gold (Au) plating layer to a thickness of about 2 [μm] by electroplating. In this process, the side surface of the wafer is also metallized at the same time, but when it is finally individualized into the heat sink, the one including the metallized side surface is eliminated, so that there is no problem.

第2図参照 ウェーハ1上の半導体素子形成予定領域3に、図に斜線
をもって示す如く島状にボンディング融材を付着させ
る。この工程は、フォトリソグラフィー法を使用して導
電層2上に形成したレジストに1〔μm〕角の開口を形
成し、このレジストパターンをマスクとして、真空蒸着
法を使用することにより開口に金・スズ(Au・Sn)合金
等よりなるボンディング融材を付着し、該レジストを除
去することによりボンディング融材からなる島状領域3
を形成できる。このとき、ボンディング融材の厚さは2
〔μm〕程度が適当である。
See FIG. 2. Bonding flux is adhered to the semiconductor element formation-scheduled region 3 on the wafer 1 in an island shape as shown by hatching in the figure. In this step, a 1 [μm] square opening is formed in the resist formed on the conductive layer 2 by using the photolithography method, and the resist pattern is used as a mask to use the vacuum deposition method to form gold. The island-shaped region 3 made of the bonding flux is formed by depositing a bonding flux made of a tin (Au / Sn) alloy or the like and removing the resist.
Can be formed. At this time, the thickness of the bonding flux is 2
[Μm] is suitable.

第3図参照 ウェーハ1をライン4に沿って夫々のヒートシンクに個
別化するためのダイシングを行ない、第4図にその斜視
図をもって示す如く、夫々のヒートシンクに分割する。
このときボンディング融材からなる島状領域3は夫々の
ヒートシンクに形成されている。
See FIG. 3. Wafer 1 is diced along line 4 into individual heat sinks and divided into respective heat sinks as shown in the perspective view of FIG.
At this time, the island-shaped regions 3 made of the bonding melt are formed on the respective heat sinks.

第5図参照 ボンディング融材からなる島状領域3が形成されたヒー
トシンク1に島状領域3を介して裏面電極5′と表面電
極5″を有する素子5を固着する。この後、素子5が固
着されたヒートシンクを支持部材6上に取り付ける。
尚、この例においては、裏面電極5′は正電極であり、
表面電極5″は負電極である。図より明らかなように、
このブロック状のヒートシンクはその側面1′がメタラ
イズされていないので、上下の導電層2,2′は互いに
絶縁された状態となり、ヒートシンクに対接する電極
5′の電位を自由に選択でき、この電極に信号を入力す
ることができる。なお、シリコン(Si)ウェーハは入手
しやすいため、経済的観点からも非常に有利である。
尚、導電層2′は支持部材6に固着する時のボンディン
グ融材となる。
See FIG. 5. The element 5 having the back surface electrode 5 ′ and the surface electrode 5 ″ is fixed to the heat sink 1 in which the island-shaped region 3 made of the bonding fusion material is formed via the island-shaped region 3. The fixed heat sink is mounted on the support member 6.
Incidentally, in this example, the back surface electrode 5'is a positive electrode,
The surface electrode 5 ″ is a negative electrode. As is clear from the figure,
Since the side surface 1'of this block-shaped heat sink is not metallized, the upper and lower conductive layers 2 and 2'are insulated from each other, and the potential of the electrode 5'contacting the heat sink can be freely selected. You can input a signal to. Since silicon (Si) wafers are easily available, they are very advantageous from an economical point of view.
The conductive layer 2 ′ serves as a bonding melt when it is fixed to the support member 6.

(7)発明の効果 以上説明せるとおり、本発明によれば、ヒートシンクの
側面が絶縁された状態にあり、ヒートシンクに接触する
素子の電極、すなわち、裏面電極の電位を自由に選択す
ることが可能であり、結果として、半導体素子を動作さ
せるための信号を素子の表面電極、裏面電極のいずれか
らでも入力しうる、半導体装置の製造方法を提供するこ
とができる。
(7) Effects of the Invention As described above, according to the present invention, the side surface of the heat sink is insulated, and the potential of the electrode of the element in contact with the heat sink, that is, the back surface electrode can be freely selected. As a result, it is possible to provide a method for manufacturing a semiconductor device in which a signal for operating a semiconductor element can be input from either the front surface electrode or the back surface electrode of the element.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例に係る半導体装置の製造方
法において、メタライズされた状態にあるウェーハの断
面の斜視図であり、第2図及び第3図は、本発明の主要
工程完了後のウェーハの平面図であり、第4図は完成さ
れたヒートシンクの斜視図であり、第5図は、本発明の
一実施例に係る製造方法を使用して製造されたヒートシ
ンクに半導体素子が固着され、さらに、このヒートシン
クが支持部材に取り付けられた状態の側面図である。 1……シリコン(Si)ウェーハ、2,2′……導電層、
3……ボンディング融材付着領域、4……ダイシング用
ライン、5……半導体素子、5′,5″……半導体素子
の裏面及び表面電極、6……支持部材。
FIG. 1 is a perspective view of a cross section of a wafer in a metallized state in a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 2 and 3 show the completion of main steps of the present invention. FIG. 4 is a plan view of a subsequent wafer, FIG. 4 is a perspective view of a completed heat sink, and FIG. 5 is a heat sink manufactured by using a manufacturing method according to an embodiment of the present invention. FIG. 6 is a side view showing a state in which the heat sink is fixed and the heat sink is attached to a support member. 1 ... Silicon (Si) wafer, 2, 2 '... Conductive layer,
3 ... Bonding melt adhering region, 4 ... Dicing line, 5 ... Semiconductor element, 5 ′, 5 ″ ... Semiconductor element back surface and front surface electrode, 6 ... Support member.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高幣 謙一郎 東京都武蔵野市緑町3丁目9番11号 日本 電信電話公社武蔵野電気通信研究所内 (56)参考文献 特開 昭56−40251(JP,A) 特開 昭54−57957(JP,A) 特開 昭56−124248(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kenichiro Takanatsu 3-9-11 Midoricho, Musashino-shi, Tokyo Inside the Nippon Telegraph and Telephone Public Corporation Musashino Telecommunications Research Institute (56) Reference JP-A-56-40251 (JP, A) ) JP-A-54-57957 (JP, A) JP-A-56-124248 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】高抵抗を有するウェーハの表裏面及び側面
に導電層を形成し、前記導電層の表面の半導体素子の固
着領域に対応する領域に選択的にボンディング融材を被
着し、前記ボンディング融材の被着部を夫々含んで前記
ウェーハを分割するとともに前記ウェーハの周縁部を排
除してヒートシンクを形成し、前記ボンディング融材を
介して半導体素子の電極を該ヒートシンク上に固着する
ことを特徴とする半導体装置の製造方法。
1. A conductive layer is formed on the front and back surfaces and side surfaces of a wafer having high resistance, and a bonding melt is selectively applied to a region corresponding to a fixed region of a semiconductor element on the surface of the conductive layer. Dividing the wafer to include the adhered portions of the bonding flux and excluding the peripheral edge of the wafer to form a heat sink, and fixing the electrodes of the semiconductor element on the heat sink via the bonding flux. A method for manufacturing a semiconductor device, comprising:
JP57177357A 1982-10-08 1982-10-08 Method for manufacturing semiconductor device Expired - Lifetime JPH0652743B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57177357A JPH0652743B2 (en) 1982-10-08 1982-10-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57177357A JPH0652743B2 (en) 1982-10-08 1982-10-08 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS5966132A JPS5966132A (en) 1984-04-14
JPH0652743B2 true JPH0652743B2 (en) 1994-07-06

Family

ID=16029548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57177357A Expired - Lifetime JPH0652743B2 (en) 1982-10-08 1982-10-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0652743B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034874A (en) * 2007-10-09 2008-02-14 Fujifilm Corp Semiconductor light emitting device and manufacturing method thereof
US11675220B2 (en) 2018-12-10 2023-06-13 Samsung Electronics Co., Ltd. Optical element array, optical system and method of manufacturing optical element array

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0588406B1 (en) * 1992-09-07 1997-06-11 Koninklijke Philips Electronics N.V. Method of manufacturing a block-shaped support body for a semiconductor component

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457957A (en) * 1977-10-18 1979-05-10 Mitsubishi Electric Corp Production of semiconductor device
JPS5640251A (en) * 1979-09-11 1981-04-16 Nec Corp Manufacture of semiconductor device
JPS56124248A (en) * 1981-02-23 1981-09-29 Nec Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034874A (en) * 2007-10-09 2008-02-14 Fujifilm Corp Semiconductor light emitting device and manufacturing method thereof
US11675220B2 (en) 2018-12-10 2023-06-13 Samsung Electronics Co., Ltd. Optical element array, optical system and method of manufacturing optical element array
US12032232B2 (en) 2018-12-10 2024-07-09 Samsung Electronics Co., Ltd. Optical element array, optical system and method of manufacturing optical element array

Also Published As

Publication number Publication date
JPS5966132A (en) 1984-04-14

Similar Documents

Publication Publication Date Title
US4023725A (en) Semiconductor device manufacture
US6144100A (en) Integrated circuit with bonding layer over active circuitry
US20080258277A1 (en) Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same
KR910014996A (en) Integrated Circuit Solder Die-Adhesive Design and Methods
GB2109995A (en) Semiconductor structures and methods of forming such structures
US2766144A (en) Photocell
JP2622156B2 (en) Contact method and structure for integrated circuit pads
US4595603A (en) Method of making diamond heatsink assemblies
JP2005033130A (en) Semiconductor device
JPH09260645A (en) Semiconductor device
JPH0652743B2 (en) Method for manufacturing semiconductor device
JPH1092778A (en) Semiconductor device and manufacturing method thereof
JPH07183304A (en) Method for manufacturing semiconductor device
JP4822155B2 (en) Submount and manufacturing method thereof
FR2632454A1 (en) INTEGRATED HYBRID CIRCUIT ENCAPSULATED IN A PLASTIC HOUSING
JPH0541542A (en) Manufacture of semiconductor device substrate
JP3685645B2 (en) Manufacturing method of semiconductor device
JP3370663B2 (en) Semiconductor radiation detecting element array and method of forming solder bump
JPS59189625A (en) Manufacture of semiconductor device
CA1153128A (en) Electrical circuit assemblies
JPH03101233A (en) Electrode structure and its manufacture
JPH02105449A (en) Lead frame for semiconductor device
JPH07221102A (en) Projection electrode structure of semiconductor device and method of forming the projection electrode
JPH07254620A (en) Surface mount semiconductor device
US3678346A (en) Semiconductor device and method of making the same