Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0654809B2 - 量子ウエル装置の製造方法 - Google Patents
[go: Go Back, main page]

JPH0654809B2 - 量子ウエル装置の製造方法 - Google Patents

量子ウエル装置の製造方法

Info

Publication number
JPH0654809B2
JPH0654809B2 JP60144113A JP14411385A JPH0654809B2 JP H0654809 B2 JPH0654809 B2 JP H0654809B2 JP 60144113 A JP60144113 A JP 60144113A JP 14411385 A JP14411385 A JP 14411385A JP H0654809 B2 JPH0654809 B2 JP H0654809B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
well
substrate
wells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60144113A
Other languages
English (en)
Other versions
JPS6182470A (ja
Inventor
エイ・リード マーク
テイー・ベイト ロバート
Original Assignee
テキサス インスツルメンツ インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコ−ポレイテツド filed Critical テキサス インスツルメンツ インコ−ポレイテツド
Publication of JPS6182470A publication Critical patent/JPS6182470A/ja
Publication of JPH0654809B2 publication Critical patent/JPH0654809B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36Unipolar devices
    • H10D48/362Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8181Structures having no potential periodicity in the vertical direction, e.g. lateral superlattices or lateral surface superlattices [LSS]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/11Metal-organic CVD, ruehrwein type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/16Superlattice
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/169Vacuum deposition, e.g. including molecular beam epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は量子結合電子装置の製造方法に関する。
[従来の技術及び発明が解決しようとする問題点] MOS装置が4分の1ミクロンのチャンネル長さの域に
達する頃には、或いは恐らくもっとずっと大きな寸法の
時でさえ、従来のVLSI集積技術テクノロジーはそれ
以上のスケーリングを妨げられるであろうと言う事が一
般的に認識されている。集積回路の可能性の多くの前進
はスケーリングの絶え間無い進歩に基づいていた故に、
近い将来のこの障害は大きな関心事である。
従って本発明の目的は、能動装置が、寸法が4分の1ミ
クロンよりも小さな活性領域を持ち得る集積回路テクノ
ロジーを提供する事である。
本発明のもう1つの目的は、各々の能動装置の占める全
面積が平均1平方ミクロンの1/4以下の能動装置を製
造する事の出来る集積回路テクノロジーを提供する事で
ある。
従来の集積回路テクノロジーのもう1つの内在的制約は
速度である。MOS装置はチャンネル長さ走行時間の故
にその速度の点で内在的制約を持っている。集積化の出
来るバイポーラ装置も又、ベース幅走行時間に起因する
内在的な速度制約を有しており、又電力散逸も多いと思
われる。
従って、どの様なMOS装置よりも高い潜在的最高速度
を持つ能動装置を提供する事が本発明の1つの目的であ
る。
どの様なバイポーラ装置よりも潜在的に速い能動装置を
提供する事は本発明のもう1つの目的である。
どの様なバイポーラ装置よりも潜在的に速く、又電力散
逸も非常に少ない能動装置を提供する事は本発明のもう
1つの目的である。
これらの並びにその他の目的を達成する為に、本発明は
次のものを提案する、少なくとも2つの密度に隣接した
ポテンシャルウェル(例えばAlGaAs格子の中のG
aAsの島)が十分に小さく作られ、その為にウエルの
内部に於けるキャリアの少なくとも2つの運動成分が別
々に量子化される、新種類の電子装置。この事は、ウエ
ル相互間のバイアスが2つのウエルのエネルギー準位を
整合させる様に調整されているとトンネル現象が非常に
すみやかに発生するが、エネルギー準位が整合されてい
ないと、トンネル現象は著しく弱められると言う事を意
味している。この高利得メカニズムから有用な電子装置
機能がもたらされる。
しかしながら、極めて小さい寸法のために、これらの装
置は製造することが非常に困難である。特に、高温で作
動する(例えば、室温や液体窒素温度での作動)実例に
ついては、幾何学的寸法(ジオメトリー)はより小さい
ものが要求される。しかも、これら非常に小さな幾何学
的寸法のウェルを、ウェルの境界において非常に良好な
界面が保持されるように、製造する必要がある。
本発明の目的は、最大寸法が500オングストローム以
下で非常に良好な界面が設けられている量子ウエルの量
子ウエル装置の製法を提供することである。
本発明の更なる目的は、更に、量子ウエルを結合するた
めの接点が設けられている装置の製造方法を提供するこ
とである。
本発明の更なる目的は、最大寸法が150オングストロ
ーム以下で非常な良好な界面品質の量子ウエルを有し、
量子ウエルに結合する接点が設けられている量子ウエル
装置を提供することである。
[問題点を解決するための手段] 本発明により以下の製造方法が提供される。
すなわち、 (A)基板を用意するステップと、 (B)前記基板上に第1の半導体材料の第1と第2のエピ
タキシャル層を設けるステップであって、前記第1の層
は少なくとも1017単位立方センチメートルの濃度にド
ープされ且つ少なくとも200nmの厚さで、前記第2の
層は5×1017単位立方センチメートルより大きくない
ドーパント濃度を含み厚さは300オングストロームよ
り少ない、ステップと、 (C)前記第2の層を貫通するが前記第1の層を完全には
貫通しない、第1のパターン状に堀を異方性エッチング
するステップと、 (D)実質的に前記堀を満たすように、前記第1の半導体
材料よりも広いバンドギャップを有し且つ前記第1の半
導体材料にほぼ格子整合される第2の半導体材料をエピ
タキシャル成長させるステップと、 (E)前記第1と第2の両層を貫通して前記基板内に第2
のパターンで堀を異方性エッチングするステップと、 (F)実質的に前記第2の堀を満たすように、前記第2の
半導体材料をエピタキシャル成長させるステップと、 (G)所望の回路機能を構成するよう導電層を形成するス
テップと、 を含む量子ウエル装置の製造方法であって、前記第1と
第2のパターン化された堀のエッチは前記第2の層の孤
立部分内の複数の量子ウエルを共同して形成し、また、 前記第2のトレンチエッチは前記第1の層内の前記量子
ウエルの相互連結を形成する、 量子ウエルの製造方法である。
[実施例] 本発明は、これ迄集積回路を作る為に電子工業界で用い
られて来たトランジスタやダイオードの構造とは基本的
に異なる能動装置を示す。即ち本発明によって示されて
いる能動装置は電界効果トランジスタでもバイポーラト
ランジスタでもなく、基本的に勝つ全く異なる原理に従
って働く。
本発明の多くの実施態様の鍵となる特徴は一対の近接し
て結合された量子ウエルであるが、この量子ウエルの各
々の極めて小さく、その電子ポピュレーションが量子化
される程小さい、即ち、ウェルの中の電子は幾つかの許
容エネルギーのうち1つだけしか持てない。本発明は古
典物理学では解析する事が出来ず、量子力学の知識で理
解しなければならない装置の作動様態を示している。
半導体プロセッシング分野に於ける進歩は今や、電子の
プロッホ波長に匹敵する、、極めて小さな寸法でパター
ンを描かれる様な半導体構造を可能にしている。(プロ
ッホ波長は半導体の中の電子の“幅”を測定する。電子
の位置は確率分布によって測定されなければならず、そ
の位置には或る程度の幅がある。)本発明は、これ迄の
半導体や集積回路の装置では見られなかった種類の新し
い原理の作動が可能な、新しいタイプの装置構造を達成
する為にブロッホ波長に近い寸法のパターン化された構
造を利用する事が出来ると言う事を利用している。
本発明の中で用いられている鍵となる作動原理の幾つか
を説明する簡単化されたサンプル実施態様が図1に示さ
れている。砒化ガリウム(ガリウム砒素)の離隔したウ
ェルが砒化アルミニウム・ガリウムのマトリックス(母
組織)の中に埋込まれている。半導体技術で良く知られ
ている様に、AlGaAsの禁止帯の幅(バンドギヤ
プ)はGaAsのそれよりも広い。(もっと正確に言え
ば、Al×Ga1−xAsの式を持つ擬似二元合金はす
べて、xの関数として増加してゆく禁止帯の幅を持つ半
導体である。)この異なる禁止帯の幅は、格子内の伝導
帯電子のポテンシャルエネルギーがGaAsの領域内で
はAlGaAsの領域内よりも低いと言う事を意味して
いる。この材料系の特別な長所は、GaAsとAlGa
Asとの間の界面が非常に良い挙動をする界面であると
言う事であり、即ちこれらの界面は極めて低い密度の表
面エネルギー準位で作る事が出来(Si/SiO界面
よりも低い)、且つ界面のGaAs側とAlGaAs側
との間でほとんど完全な格子整合を保つ事が出来る。し
かしながら、以下に論じられる様に、本発明は、単に半
導体だけにとどまらず、広い範囲にわたる様々な素材系
を用いて実施する事が出来る。
図1のサンプル実施態様に於いて、ウェル10は約12
5オングストロームの幅を持ち、又ウェル相互間の間隔
も又約125オングストロームである。これらのウェル
のディメンション(寸法)は、ウェルの中の電子のエネ
ルギー状態が量子化される程十分小さい。即ち、これら
のウェルは好ましくは立方形に作られるが、上記の様な
ディメンションの立方形のウェルの中の電子の許容エネ
ルギー状態は電子のふるまいの為の実効質量近似計算を
用い、量子力学の箱の中の単純粒子の問題として容易に
計算する事が出来る。かくして、例えば、上記のウェル
のデイメンションの場合で且つアルミニウム濃度を35
%とすると、4つの許容エネルギー状態が存在し、その
最も下にあるエネルギー状態はGaAsを伝導帯の最低
点のボトムの上方にあり、且つ2番目に低いエネルギー
状態から0,070電子ボルトだけ分離さされている。
2番目に高いエネルギー状態は更に0.114電子ボル
トだけ上方にある。これらのエネルギー状態は量子化さ
れたものとして取り扱わねばならないと言う事に注意す
る事。この事は、ウェルの中の電子のエネルギーはこれ
らの許された、分離したエネルギー準位のうちの1つと
正確に等しくならなければならず、その他の値を取る事
は出来ない、と言う事を意味している。この事が本発明
の鍵である。この事が通常の半導体装置(例えそれが現
在の半導体装置のスケーリングによって達成される進ん
だ半導体装置であっても)との基本的な相異であると言
う事に注意する事、何故なら、従来のすべてのソリッド
ステート装置は−例えそれが電界効果形又はバイポーラ
形のトランジスタ或いはその他のどの様なものであれ−
半導体の伝導帯の中の電子のエネルギー準位がほぼ連続
している事を要求しているからである。
この様な量子化された系の中の各々のエネルギー準位が
入れる事の出来る電子数は厳しく制限されていると言う
事が注意されるべきである。即ち、本例の各々のウェル
のなかの最も下方にあるエネルギー準位はわずか2個の
電子、次に高い準位はわずか6個の電子、その次に高い
準位はわずか10個の電子、等々、しかそれぞれ受け入
れる事が出来ない。この事はウェルの中のキャリア数が
厳しく制限されていると言う事を意味している。かくし
て、もし次のウェルのエネルギー状態が既に完全に充満
されていれば、キャリアはそのエネルギー状態へトンネ
ルしてゆく事は出来ない。各々のウェルは同時にわずか
な数のキャリアしか含む事はは出来ないが、他方では遷
移時間が明らかに短く(代表的に言えば1ピコ秒よりも
はるかに短い)、多くのウェル対を並列に働かせる事に
よって全電流を増やす事が出来ると言う事が注意される
べきである。
さて、この簡単な実施態様ではウェルは互いに、1つの
ウェルの中の電子の確率密度が隣のウェルの中へ及ぶ程
十分に近接して配置されている、即ち、図1のウェル1
0と12は互いに十分に近接しているので電子はお互い
の間を容易にトンネルする事が出来る。特に、図1bに
示されている様に、第1のウェルの中の電子は第2のウ
ェルの中の同じエネルギーの状態へ容易にトンネルする
事が出来るが、勿論これは、空いている状態が第2のウ
ェルの中で実際に存在しているのと同じエネルギーを持
っている時にしか行われ得ない。しかしながら、2つの
ウェルの中のエネルギー準位が同列にないと仮定してみ
よう。この場合には第1のウェルの中の電子は第1のウ
ェルとは異なるエネルギーを持つ第2のウェルの状態
(準位)へトンネルする事しか出来ないが、この様な状
態へのトンネルが出来るのは第2のウェルの中の、下方
にある利用可能な状態のエネルギーに到達する為に十分
なエネルギーを電子が失うか或いは獲得する事が出来る
様な何らかのメカニズムも又存在している時だけであ
る。
この様なトンネル現象を達成する為に電子エネルギーを
変化させる為の主要メカニズムが表面エネルギー準位を
介する弛緩作用(緩和)である。即ち、半導体の界面と
同様の極めて良性のGaAsとAlGaAsの界面でさ
えも、界面に無視する事の出来ない密度の表面エネルギ
ー準位を持っている。もし電子が散乱の為に利用可能な
位置(サイト)の1つを横切ると、この様な表面エネル
ギー準位は散乱現象を起こさせ、、電子がより高い又は
より低いエネルギーへ転移するのを許す。即ち、この界
面は、ウェルとウェルのエネルギー準位が同列にない場
合でも電子がウェルとウェルの間を遷移する事が出来る
様に電子からのエネルギーを変える事も出来る面積密度
の散乱サイトを持つと説明する事ができる。この遷移モ
ードは非弾性トンネル現象として知られている。第1の
ウェルから第2のウェルへ電子がエネルギーの変化無し
にトンネルするトンネル現象のもう1つのモードは共鳴
トンネル現象として知られている。
トンネル現象はエネルギーと運動量の両方の保存を要求
する。運動量も又小さいポテンシャルウェルでは量子化
される。即ち、、ポテンシャルウェルの境界を画定して
いる箱の各々のディメンションの中で、そのディメンシ
ョンの長さが短くなればなる程、その運動量成分の許容
値の幅も広くなる。かくして、後に引用されるSoloner
他の文献の中に報告されている様に、共鳴トンネル現象
は非常に近接して置かされ比較的低いポテンシャルの2
枚の薄いシートの間でも起こり得る。ポテンシャルウェ
ルの2つのディメンションは非常に大きいから、これら
の2つのディメンションの中の運動量成分は量子化され
ない。即ち、、ポテンシャルウェルの1つのディメンシ
ョンが大きいと、この方向の運動量成分の間隔は、背景
となっている格子のフォノンが運動量の差異をもたらす
のに有効となる程、近接する。即ち、格子の中に見られ
るフォノンの密度はボーズ=アインシュタイン統計に従
い、背景の格子の温度TでエネルギーEの格子の中に見
られるフォノン数は、 として変化する。フォノンのこのエネルギー分布はまた
フォノンの運動量の大きさの分布をも意味しており、
又、フォノンは妥当な半導体材料の中ではほぼ等方性と
して取り扱う事が出来るから、この同じ分布は運動量の
いずれか1つの特定の成分について希望する値を持つフ
ォノンの分布をも規定している。かくして、ポテンシャ
ルウェルの中の運動量の量子化は温度に関連してのみ分
離したもの(discrete)あるいは疑似連続(quasi-cont
inuous)のものとして考える事が出来る。即ち、例え
ば、幅1,000オングストロームの箱は1Kで運動量
の量子化をもたらすであろう。何故ならフォノンのポピ
ュレーションはエネルギー的に低い準位へ向かって殺到
するであろうが、300Kでは無数の格子を背景とする
フォノンのポピュレーションがあって、許容運動量の値
と値の間のギャップを橋わたししてしまうので、この方
向での許容運動量の値と値の間の分離はあまり意味が無
い事になるであろうからである。即ち、この方向の運動
量は疑似連続値として扱われるべきであろう、即ち、入
って来るキャリアが持っていること運動量成分の値がど
うであっても、格子のフォノンがこの運動量成分を許容
値の1つに迄合わせてしまう事が出来るので、なおトン
ネル現象が可能となる。もし運動量の3つの成分のすべ
てが別々に量子化されれば、エネルギーも又別々に量子
化されねばならない事になる。エネルギー準位の量子化
は(荒い近似で言えば)ポテンシャルウェル体積にのみ
依存しているので、、薄くて偏平なポテンシャルウェル
は運動量の1つの成分についてはエネルギー準位を量子
化し且つ別々の許容準位を明確に分離する事が出来るで
あろうが、他の2つの運動量成分の許容値は互いに近接
しており、従ってこれらの値がトンネル現象に対して実
際的な強制を課する事はないであろう。即ち、共鳴トン
ネル現象の利得は、合致させられるべきパラメータの数
に従って高められる。間隔の近接した2つの立方形のポ
テンシャルウェルの間に於けるトンネル現象の場合、運
動量(従ってエネルギー)の3つのすべての成分は第1
のウェルの中のキャリアが出てゆく状態と第2のウェル
の中のキャリアが入ってゆく状態との間で整合していな
ければならない。即ち、もし入って来るキャリアが3つ
のすべての運動量の要求を満たしていなければ、キャリ
アが3つの運動量の値の各々の差を満たす為にぴったり
と見合った成分を持つ格子フォノンを見付けるチャンス
は非常に少ない。しかしながら、もし調整されるべき成
分が唯一であれば、偶然的に格子フォノンとの相互作用
によってこれを行うチャンスはずっと多くなる。
かくして、本発明の好ましい実施態様は運動量のすべて
の3つの成分が量子化された構造を用いている。しかし
ながら、本発明の幾分好ましさの劣る第1群の別の実施
態様は運動量の2つの成分だけは量子化されているがエ
ネルギーは量子化されていない構造、即ち近接配置され
た複数の薄いワイヤ、を用いている。フォノンによって
助けられたプロセスだけによって運動量の要求を満たす
事は容易であるが、エネルギーと運動量の両方の対話を
満足させる必要性が非弾性トンネル現象の背景の割合を
抑制させている。即ち、冶金学的界面にある散乱の中心
がキャリアのエネルギーを変える事が出来れば、格子フ
ォノンの1つが運動量に適切な調査をもたらす事は容易
である。
装置のディメンションがより小さく作られているので、
次の様な2つの好ましい効果が達成される、第1に、ウ
ェルのディメンションが小さくなると共にウェルの中の
量子化されたエネルギー準位のセパレーションが増大す
る。第2に、ウェルが互いにより近接すると共に、トン
ネル現象の速度が上昇する。即ち、トンネル現象の確率
は定数×e×p(−2d×f(E))として表される、
但しdはウェルとウェルの間の距離又Eはエネルギー差
である。
この指定的依存性は、ウェルとウェルとの間の距離が小
さくなると共に共鳴トンネル現象の確率が著しく高まる
と言う事を意味している。非弾性トンネル現象はそれと
同じ様には増えない、何故なら上述の通り、良い材料の
中では、非弾性トンネル現象は散乱の中心の密度によっ
て制限されているからである。かくして、ウェル相互間
の間隔が約125Å又はそれ以下の場合は室温での作動
が可能となる。
共鳴トンネル現象に対する制限は熱的“スメアリング”
即ち、背景の熱エネルギーによって誘起されるエネルギ
ー準位のポピュレーションの再分配、によってもたらさ
れる。即ち、分離したエネルギー準位の各々のウェルの
内部に於ける状態分布密度が熱的スメアリングによって
幾分広げられる。より高い温度では熱的スメアリングは
より大きくなる。熱的スメアリングがもたらす問題は、
熱的スメアリングがより高いエネルギー準位の状態をも
たらさない様にする為に、作動温度が十分に低くなけれ
ばならないと言う事である。即ち、偶然的な合致と双方
向の弾性的トンネル現象を除去する為に電子は最も低い
エネルギー準位になければならない。これによって、エ
ネルギー間隔は電子の熱エネルギーよりもずっと大きく
なければならないと言う条件に還元される。かくして、
Al0.3Ga0.7Asマトリックスの中のGaAsウェル
を用いて4゜Kで作動させた場合には、ウェルの幅(及び
ウェルの間隔)は約0.1〜0.2ミクロン又はそれ以
下でなければならない。しかしながら、作動温度を30
0゜Kへ引き上げる為には、限界ディメンションを125
オングストローム又はそれ以下のオーダーの数迄引き下
げる事が必要である。
更に、図2に示されている様に、互いに隣接しているウ
ェルのエネルギー準位は、バイアスをかける事によって
簡単に整列させ或いは整列させない事が出来る。本ケー
スでは、伝導の方向に十分なバイアス電圧がかけられて
いるので、第2のウェルの中の第2の準位が第1のウェ
ルの中の第1の準位と整列させられている。この様な条
件下では共鳴トンネル現象が規制的に起こり、且つ第2
の準位から第2のウェルの中の基底状態への急速な緩和
が、この装置が単方向性であると言う事を保証してい
る。
もしこれと同じ構想に対してゼロバイアスを加えた場合
には、共鳴トンネル現象がなお可能であろうが、これは
恐らく双方向性となろう。即ち、ゼロバイアス時には2
つの隣接するウェルの中のエネルギー準位は整列する
が、電子は第1のウェルから第2のウェルへ向かって、
丁度第2のウェルから第1のウェルへ向かってトンネル
するのと同じ位速く、トンネルするであろう。但し、も
し図2に示されているバイアスの半分のバイアスが加え
られると、共鳴トンネル現象は(十分に低い温度の下で
は)禁止され、非弾性的トンネル現象だけが許容される
と言う事に注意する事。図3に示されているこの様なバ
イアス条件の下では、電子は上に論じられた通り散乱現
象が同時に起こる時にのみウェル1の状態からより低い
ウェル2の状態へ遷移する事が出来る。かくして、ディ
メンションが小さい時には、非弾性遷移の頻度は有効散
乱サイトの密度によって制限される。しかしながら、散
乱サイトの密度は実際には面積密度である。何故なら、
散乱サイトの密度は結晶格子内の粒子又は内部欠陥から
よりもむしろ主として表面エネルギー準位から生じるか
らである。かくして、制限因子が欠陥の面積密度である
故に、非弾性トンネル電流はウェルとウェルの間の距離
によっては比較的影響を受けない。この事は、良質の材
料の場合、ディメンションがスケーリングされると共に
共鳴トンネル電流が著しく増加するが、非弾性トンネル
電流はそれ程増加していないと言う事を意味している。
これからの現象の結果、2つのウェルの間に於けるトン
ネル現象の電流/電圧のグラフはほぼ図4に示されてい
る様に見えると言う事になる。即ち、非弾性トンネル現
象は印加された電圧と共にほぼ指数関数的に増加する電
流を供給する。共鳴トンネル現象も又、2つのウェルの
エネルギー準位が整列されるバイアス電圧の時に、この
曲線に対して付加される少なくとも1つの電流のピーク
を供給する。かくして、相当大きな負性の差抵抗の作動
条件が得られる。即ち、Sollner他の“周波数2.5T
Hz迄における量子ウェルを通る共鳴トンネル現象″応
用物理書簡43号、588頁(1983年)[Sollnere
t al.Resonant Tunneling Through Quantum wells at F
requency up to 2.5THZ 43 Applied physics Letters
588(1983)]の中に報告されている様に、利得の
あるミリメートル・ダイオードが得られる。(但し、こ
の論文は上に述べられた様に唯一の運動量成分だけが分
離されているポテンシャルウェルを用いた。)一般的に
共鳴トンネル現象の物理学として知られているものを扱
っているその他の背景的参考文献には次のものがある、
chang他、“二重障壁半導体に於ける共鳴トンネル現
象″(Resonant Tunneling in Semiconductor Double B
arriers)、応用物理学書簡24号、593頁(197
4年)、Tsu他“超格子の中に於ける伝導電子の非直
線光学応答″ (Nonlinear Optical Response of Conduction Electro
ns in a Super Lattice)、応用物理学書簡19号、2
46頁(1971年)、Lebwohl他、″超格子に於ける
電気輸送特性″ (Electrical Transport Properties in a Super Latti
ce)、応用物理学ジャーナル(Journal of Applied phy
sics)41号、2664頁 (1970年)、及びVojak他、“金属有機化学蒸着に
よって作られたマルチプル量子ウェルAlGa1-x
GaAs P−nヘテロ構造レーザの低温度作動″
(Lowtemperature opration of Multiple Quantum-Well
AlGa1-xAsGaAs P−n Hetero Struc
ture Lasers Grown by a Metal Organic Chemical Vapo
r Deposition)、応用物理学ジャーナル50号、583
0頁(1979年)。これらの5つの参考文献はこれに
よってレファレンスに組み込まれる。(これ迄の議論の
幾つかの部分はこれからの論文や恐らくはその他の文献
の中に反映されている様な公知の物理学を反映している
に過ぎないが、これ迄の議論のその他の部分は公知では
なく、先行技術中のいかなる理解も反映されていないと
言う事が注意されるべきである。) しかしながら、先行技術は唯一のディメンションについ
て量子化されたポテンシャルウェルを示しており、この
様なポテンシャルウェルは弾性トンネル現象の為の選択
規則に対する要求の緩和を示唆している。本発明の好ま
しい実施態様よりは厳密な選択規則を有しており、且つ
(3つのすべてのディメンションが量子化される故に)
1つのディメンションについて量子化された装置よりも
劇的により多くの利得を有しているはずである。本発明
は、3つのすべてのディメンションが量子化されてお
り、この事がトンネル現象の条件に対して他の構造の場
合とは大いに異なる要求を課している、即ち、運動量の
要求が希望する弾性共鳴トンネル現象以外のものを大い
に抑圧している、と言う点でエサキ・トンネルダイオー
ドも2ディメンション性の電子ガス構造体とは大いに異
なっている。
以上の議論はウェルの中にわずかな数量子準位しかない
と言う事を仮定していたが、これからは大部分の都合の
良いウェルのディメンションの場合適当ではない。Al
GaAsの格子の中に1,000オングストロームのG
aAsのウェルが組み込まれていると言う、上記の様な
製造の中の量子準位のより現実的なエネルギー準位図は
図5に示されている様なものとなろう。箱の問題の中の
粒子に対する解決のよく知られている統計法によれば順
次高くなってゆくエネルギー準位は互いに間隔を徐々に
狭めながら配置されていると言う事に注意する事。この
事は、2つのウェルの間で最も低い幾つかの準位が整列
しない様なバイアス電圧の時でも、もっと高い準位の幾
つかは整列する可能性があると言う事を意味している。
しかしながら、これは大きな問題ではない、何故なら高
い方の準位は先に述べられた温度の要求の為にポピュレ
ーションが無くなっている事が多いからである。即ち、
より高い状態から空のより低い状態への緩和の為の寿命
は一般にトンネル現象の為の代表的時間よりもずっと短
いであろう。かくして、低い方の準位がトンネル現象に
よってポピュレーションを減らされれた後で、何らかの
やり方で励起された高い方の準位はトンネルするよりも
ずっと速く、電子を減らされた低い方の準位に向かって
緩和する傾向を持つ。しかしながら、、これは、空の低
い方の準位がトンネル現象が可能となる高い方の準位よ
りも下方にあると言う事を前提としている。この前提は
入力接点に対する要求を課する。次にこの要求について
述べよう。
図6は2つの結合されたウェル10及び12、並びに入
力及び出力接点14及び16から成るか系のエネルギー
準位図を示している。2つののウェルとそれらのウェル
の間の領域は好ましくはドープされていないのに対し
て、入力及び出力接点はドープされていると言う事に注
意する事。又入力及び出力接点を作る必要性から、ウェ
ルの寸法に対して次の様な2つの重要な制約が生じると
言う事にも注意する事、第1に、入力接点は、入力接点
をもたらしているドープされた半導体の中の電子フェル
ミ準位にほぼ等しいエネルギー迄、トンネル現象によっ
て第1のウェル10のすべての準位を満たす。この事
は、この様にしてなお満たされている準位のいかなるも
のも、、トンネル現象が起こる事が望ましくない場合に
は第2のウェルの中の準位と整列してはならないと言う
事を意味している。即ち、もしウェルが大き過ぎる場合
には、ウェルの底部には分離されたエネルギー状態があ
るが、これらのウェルは入力接点のフェルミ準位の下方
に密接に間隔を置いて配置されたエネルギー状態を含ん
でいるであろう。
この事は、これらの密接に間隔を置いて配置されたエネ
ルギー状態は満たされるであろうと言う事、従ってもし
これらの密接な状態のうちのいずれかが第2のウェルの
中の状態と整列すれば共鳴トンネル電流が見られるであ
ろうと言うことを意味している。この事はこの装置の電
流利得が大きく減少されるであろうと言う事を意味して
いる。第2に、出力接点のフェルミ準位の上にある第2
のウェルの中のすべての準位は出力接点と平衡化する、
即ち、本質的に常に充満された状態にとどまっているで
あろう。この事はそれ自体としては問題ではない。何故
なら電子は第2のウェルの中のより高いエネルギー状態
から(大きな)出力接点の中に存在している状態の連続
体の中へトンネルする事が出来るからであるが、もし第
1のウェルの中のいるずれかの準位が第2のウェルの中
のこれらの充満された準位の中の1つと整列すると、第
1のウェルの中のその準位も又充満された状態にとどま
ってしまうであろう。
入力及び出力接点は好ましくは共に縮退的なドープされ
たn型であると言う事に注意する事。
ウェルの物理的形状は完全にシャープな境界線を持って
いるものとして説明されて来たが、これは厳密には現実
的ではない。即ち、良質のBME材料の場合、遷移は一
般に非常にスムースなのでポテンシャルプロフィルは図
7に描かれているものにより正確に似ている様に見え
る。これは実際には有利である、何故ならエネルギー準
位はより等間隔に近く配置される傾向をもつからであ
る。即ち、エネルギー順位の配置がより等間隔に近くな
れば、下方にある多数のエネルギー準位が整列されな
い。より広いバイアス条件がある。
勿論、究極的に好ましい小さなウェルのディメンショ
ン、例えば125オングストローム、の場合、各々のウ
ェルの中の(エネルギー)状態の数は少なく、例えば1
つのウェル当り4つの状態、となろう。状態の数がこの
様に少ない場合には、実際に整列が存在しないバイアス
条件があろう。
上に説明された各々のトンネル遷移は各対の一致状態に
ついて限られた数の電子の遷移である。即ち、量子ウェ
ルの中の分離されたエネルギー準位の各々は或る限られ
た数の電子だけによって占められ得る。エネルギーウェ
ルがほぼ立方形と言う物理的形状を有している上述の例
の場合には、一番下方の準位はわずか2個の電子によっ
て占められ、それ以上の電子は入らない。その次に高い
エネルギー準位はわずか6個の電子によって占められ、
それ以上の電子は入らない。第3の準位はわずか12個
の電子によって占められ、それ以上の電子は入らない。
それよりも上方の準位も、幾つかは偶然的な縮退の為に
もっと大きな最大占拠数を持つ事があり得るものの、大
部分はわずか12個の電子によって占められ得る。かく
して、キャリアは例えば相手が許容エネルギー準位の場
合であってもその許容エネルギー準位が完全に占められ
てしまってはいない時にしかトンネルする事は出来ない
と言う事に注意する事が重要である。各々の許容エネル
ギー準位にある複数の状態は別の量子数によって区別さ
れる。即ち、例えば、第2のエネルギー準位の中の6個
の電子は可能な2つのスピン状態のうちに1つを取り、
且つ可能な3つの運動量ベクトル方向のうちの1つを取
り得る。しかしながら、等エネルギー状態の間に於ける
この様な区別は本発明を理解する為には比較的重要では
ない。
かくして、各々のトンネル遷移は整列された各々の一対
のウェルについて12個迄のキャリアを運ぶ事が出来
る。一対以上のウェルが同時に整列される事があり得
る。その上多数の対のウェルが並列に働かせられ得る。
更に、トンネル現象の為の遷移時間は極端に短く、1ピ
コ秒以下となり得る。かくして、各々のトンネル現象の
中で遷移される電子の数はわずかでしかないものの、そ
れにもかかわらず妥当な電流密度が達成され得る。
かくして、基本的な1群の実施態様は、上に説明された
様に、2つの量子化されたウェルが入力接点を出力接点
から分離している構造である。しかしながら、本発明の
その他の側面からその他の沢山の種類の革新的な装置の
構造がもたらされる。
例えば、本発明にもとづく3端子装置が図8の平面図に
示されている。第1の量子ドット(点)202は第2の
量子ドット204と対にされており、この第2の量子ド
ット204は出力接点210と対にされている。量子ド
ット202及び204のディメンションは上で量子ウェ
ルについて論じられた様にして選択されるが、出力接点
210は十分に大きく作られるので疑似連続の状態が可
能となる。量子ウェル202は下の方から電極206と
対にされ(結合され)、又量子ウェル204は下の方か
ら電極208と対にされ(結合され)ている。
これらは好ましくは縮退的ドープされた半導体領域と
し、或いは金属線であっても良いが、いずれにせよ従来
の電子回路の形成の為に必要な長距離の経路をもたら
す。
この実施態様の現在好まれているバーションでは、量子
ウェル202及び204は分離して量子化された運動量
の2つの成分しか有していない、何故ならそれらのウェ
ルは直接それぞれの対応する電極へ接続されているから
である。即ち、電極206及び208は、例えば、その
上に従来の障壁メタリゼーションの薄層を持つタングス
テンとする事が出来る。量子ウェル202及び204の
GaAsはこの導体の上に直接形成される。電極206
及び208はこのましくはnGaAsである。各々の
量子ウェル202又は204の下側及びそれぞれの接点
206又は208の上側には、オプションとして、Al
GaAsの薄い障壁を用意する事が出来る。この障壁は
十分に薄いのでそれを通して容易にトンネルが行われ、
従って各々の量子ウェルとそれぞれの対応する電極との
間のDC結合を妨げる事はないが、それでもこの薄い障
壁は各々のウェル202及び204の内部に於ける運動
量の3つのすべてのパラメータの十分な量子化をもたら
す為には十分に小さく、それによって相対的な共鳴トン
ネル現象の利得を、わずかなプロセッシングの複雑化と
全電流のわずかな減少とを引換に、増加させる。
本質的にこれと同じ構造のより多きなスケーリングのバ
ージョンが図9に示されている。この3端子量子ウェル
装置はより大きな電流を得る為に、並列の沢山の連鎖の
量子ウェル対202,204を用いて構成する事が出来
る。電極206はソースとして働いているものとして、
電極208はゲート電極として、又電極210はドレン
電極として、考える事ができる、という事に注意する
事。パターン213はウェルのロケーション202及び
204を確定する為に用いる事が出来る。図10はグラ
ンドプレーン211を含むこの構造の断面図を示してい
る。
この構造のもう1つの変形例が図11に示されている。
追加電極208′がより長い連鎖、ウェル202,20
4′,204′……等をもたらす為に用いられており、
その際共鳴トンネル現象は電極206と208′のすべ
ての上の電圧が共同で1つの条件(或いは小さな1組の
条件のうちの1つ)を満たしている時にのみ起こる、と
言う事に注意する事。即ち、図12は共鳴トンネル現象
が発生する1組のサンプルの電極バイアス条件を示して
おり、又図13は共鳴トンネル現象が起らない別の組の
バイアス条件を示している。
この多重なゲート装置はとりわけ読出し専用メモリの為
に有用である。
読出し専用メモリ(ROM)の実施態様では、情報はコ
ラムラインからその下にある量子ウェルへの電気的結合
度を変える事によって、簡単にハードプログラムされ
る。この実施態様のサンプルが図14に示されている。
この実施態様の特別な利点は金属線のパターン形成その
下にある量子ウェルのパターンに対して必ずしも正確に
整列されなくても良いと言う事にある。即ち、もし金属
線のピッチが量子ウェルピッチの2倍又はそれ以上に作
られるとしても、このROMはなお機能するであろう。
図示されているサンプルの実施態様に於いて、コラムラ
イン302,304,306、等は上方に横たわる金属
線である。コラムライン302は量子ウェルの列310
に対しては電気的に結合されているが、量子ウェルの列
312に対しては結合されていない(或いは例310に
対する程良く結合されてはいない)。この異なる結合は
フィールドプレートに切られた穴によって、或いは様々
な厚さにパターン化された絶縁体によって、実現する事
ができる。この構造のサンプルの作動モードは次の通り
である、背景ポテンシャルはすべてのコラム(即ち、ア
ースに固定されたすべてのコラム)について、共鳴トン
ネル現象が量子装置310,312、等の各々の列を通
して発生する様に定められる。
セルの中の1つのコラムを読出したいと言う場合には、
そのコラムの為のコラムライン302が別の電圧へ変え
られる。この別の電圧はコラムラインが電気的に結合さ
れている相手に列の中の共鳴トンネル現象を混乱させ、
これによってその列の中の共鳴トンネル現象を中断させ
る。
このコラムが電気的に結合されていない列の中では共鳴
トンネル現象は中断されないであろう。かくして、列の
中の電流を監視する事によって、アドレスされたコラム
と読出し列との交点の中にハードプログラムされた情報
が検出される。
本発明に従って量子ウェル装置を製造する為のサンプル
のプロセスを次に説明しよう。特に、上に述べられた3
端子装置の製造が、サンプルとして用いられる。
最初の材料は2つのエピタキシャル層を持つ半絶縁性の
GaAs基板である。この基板は好ましくは、例えば1
立方センチメートル当り1015迄、クロムをドープされ
るが、このトーピングは必ずしも必要ではない。第1の
エピタキシャル層はnGaAsである。この層は(各
部位の)接続をもたらし、従ってかなり厚く且つかなり
高い電気伝導度を持ち、例えば厚さが5,000オング
ストロームで1立方センチメートル当り1018又はそれ
以上迄ドープされたn型である。この層の上に、実際の
量子ウエルを形成する様にパターン化される、薄い、、
わずかにドープされたn型の層が付着される。この層
は、例えば1立方センチメートル当り1016にドープさ
れたn型であり、或るサンプルの実施態様ではその厚さ
150オングストロームである。(わずかなドーピング
が用いられるのは単に幾つかのキャリアが得られる様に
する為である。ドーピング量を多くすると非弾性トンネ
ル現象を増大させる事になろう。)図21は基板402
の上にエピタキシャル層404及び406を持つ、初期
構造を示している。上に述べられた様に、オプションと
して、層404と406の間にAlGaAsの極めて薄
い層を挿入する事が出来る。この挿入層は、望ましいシ
ャープなドーピング遷移をもたらす為に、好ましくは分
子ビームによって作られるが、この相は必ずしも必要で
はない。公にされている化学蒸着、とりわけ有機金属C
VD(MOCVD)を用いた結果も極めてシャープな遷
移が得られる事を述べている。
最初のパターン形成段階がその後に続く。現在好まれて
いる実施態様では、パターン形成はPMMA(ポリメチ
ルメタクリラート)等のEビームレジスト電子ビームを
用いて行われる。これが現在好まれている実施態様とな
っているのは、これが今日の段怪で0.1ミクロンより
も小さな構造を作る為の信頼性のある方法をもたらすか
らである。この様なディメンションは勿論光学的リソグ
ラフィーによっては不可能である(将来はX線又はイン
オンビーム・リソグラフィーがこの様なパターン形成を
行う為のより都合の良い方法をもたらすかも知れない
が、)。図22は図21のエピタキシャル構造を示して
いる。この構造には(eビーム描画と現象によってパタ
ーン形成された)PMMAの層408が付けられてい
る。次いで反応性イオンエッチング(RIE)マクス材
料が付着される。現在好まれている実施態様ではこの為
にアルミニウム層410及び金ゲルマニウム/ニッケル
層412が用いられる。パターン形成された層408は
次いで取り去られ、図23に示されている様な、エピタ
キシャル層406の選択された細い線の部分だけが露出
される。
反応性イオンエッチングは今や、エピタキシャル層40
6及び404を通して下の基板402の中へ溝414
(図24)を掘る為に、慣用されている。この様なパタ
ーン形成の為のRIEの諸条件は普通に知られており、
極度の異方性が、幾分遅いエッチングと引換えに、低圧
で容易に実現される。
次いで、図25に示されているように、アルミニウム層
410が希釈されたHClの中で除去され、RIEマス
キング層410及び412が取除かれる。
次いで、再びAlGaAs層がエピタキシャル方向に全
面にわたって成長させられる。この層が溝414を埋め
る。この再成長は基板の同一軸方向の分子ビームを用い
て行わせる事が好ましい。しかしながら、ここでも再
び、金属有機CVDを代わりの技術として用いる事が出
来る。とは言え、いずれのケースに於いても、この再成
長は極めて高品質である事が重要である。何故なら層4
06から作られたGaAsのウェルとAlGaAsの充
てん材料416との間の側壁の界面は、上に述べられた
様に、極めて重要だからである。この再生長構造が図2
6に示されている。
次いで、第2のパターン形成段階が実施される。このケ
ースで用いられるパターンは本質的にウェルの上と同じ
パターンであるが、もちろん最終的構造の中には出力接
点が含まれている。図27に示されているこのパターン
は図28に示されているハードマスクのパターンに変換
され、これが再び反応性イオンエッチングされる。しか
しながら、この反応性イオンエッチングの段階はむずか
しい深さ制御の問題を有している。即ちエッチングはn
層404に達する迄続けなければならないが、これを
貫通してはならない(図29)。このむずかしい深さ制
御の問題が、上に述べられた様にn層404がそのよ
うに厚く作られる理由の1つなのである。
再び、マスキング金属がはがされ(図30)、AlGa
Asが再び全体にわたって成長させられる。上に述べら
れた様に、AlGaAsは、AlGaAsとGaAsと
の間に値の異なった伝導体エネルギーを課す為に十分に
高いパーセンテージのアルミニウムを含んでいる事が必
要であるが、最良の可能なGaAsとAlGaAsとの
界面が得られる様にする為にはアルミニウムのパーセン
テージは高過ぎない事が好ましい。現在好まれている実
施態様では、およそ Al0.3Ga0.7Asの組成が用いられている。図31は
それから得られる構造体とあたらしいAlGaAs層4
20を示している。図30に於いて、AlGaAs層4
16の或る部分が生き残っており、これらの部分が層4
20の中に組込まれていると言う事に注意する事。再
び、層420は極めて良い界面品質と共に、基板の同一
軸方向に成長させられなければならない。
次いで、図32に示されている様に、コンタクトメタラ
イゼーションパターンが描かれる。この段階ではジオト
リー(幾何学的厳密さ)の要求は幾ら穏やかとなり、好
ましくは光学レジスト422と光学的パターン形成が用
いられる。ついで選択的エツチングが用いられる。この
選択的エッチングはAlGaAsを貫通してエッチし、
GaAsの上で停止する(図33)。フッ化水素が
この特性を有している。この段階は、図34に示される
ように、コンタクトホール424をもたらす。次いでメ
タライゼーションによるパターン形成が、再び好ましく
は図35に示されている様に光学レジスト426を用い
て行われ、次いで金属(AuGe/Ni等)が、例えば
蒸着によって被蒸着され、パターンを形成するよう取除
かれ、図36に示されている様な構造が得られる。
確定された線形パターンに対して直角に線形パターンを
確定するために、図27に示す第2のパターン形成段階
から第1のパターン形成段階までを実行し、断面で示す
2つの量子ウエルの点(ドット)の位置を確定するだけ
で、例えば、ROM等の量子ウエルのアレイ構造体の為
の上述と良く似た製造技術を用いることができる。
ランダム論理回路を形成する為に本発明にもとづいて量
子ウエル装置を相互接続する際の基本的な困難はこれら
の装置の電気的特性である。これらの装置は非常に高い
入力インピーダンスと非常に低い出力インピーダンスを
有していると考えられる。本発明の別の側面で、出力接
続の為の回路構成が説明される。この構造は、マクロス
コピックな電流、即ち集積回路の配線の中で通常用いら
れている電流に匹敵する電流、をスイッチングする為
の、本発明にもとづく量子ウェル装置の出力を可能にす
る。
次いでこれらのマクロスコピックな電流は電位を変え、
それによって量子ウェル装置のそれから先の段階をスイ
ッチングする為に用いる事が出来る。
マクロスコピックな抵抗値の変化は、ワイヤと基板との
界面の又は界面近くのトラッピングによって、非常に薄
いワイヤの中で検出する事が出来ると言う事が先行技術
によって知られている。物理学評論書簡第52号、22
8頁(1984年)(52phys.Rev.Letters、228
(1984年))の中のK.Raals他の論文参照。即ち、
極めて細い、例えば100オングストローム×100オ
ングストローム、の金属ワイヤの中では、電子が散乱の
中心にトラップされるか否かによって、ワイヤの近くに
ある散乱の中心の断面が何桁も変わって来る。この様に
大きな散乱の変化はワイヤの抵抗にも明らかな変化をも
たらす。
この現象は必ずしも上記の様な小さなディメンションの
ワイヤだけに限られてはいない。沢山のトラッピングサ
イト(散乱センター)を用いる事によって、より太いワ
イヤの抵抗も同じ様に変化せさる事が出来る。とりわ
け、薄い又は幅の広いワイヤが用いられている場合に
は、ワイヤの表面全体をコートされたトラップを含む絶
縁体は、トラップが占拠されているか否かによってワイ
ヤの抵抗を相当変化させる事が出来る。トラップのチャ
ージを行わせる為に、好ましくは、ワイヤの表面に対し
て垂直のバイアスをもたらすフィールドプレートが用い
られる。かくして、量子ウェル装置の段階(勿論この中
には並列の多量量子ウエル連鎖も通常含まれるであろ
う)の電流出力は薄い偏平のワイヤの中へ結合され得る
一方、ワイヤからエネルギー障壁を超えて絶縁体のトラ
ッピングサイトの中へ電荷の注入を助ける為に、フィー
ルドプレートのバイアスが垂直に加えられる。この様に
してトラップされた電荷は垂直バイアスが取除かれた後
でワイヤの抵抗を変化させ、かくしてワイヤを通る電流
振動はセンス増幅器を起動させる為に用いる事が出来
る。かくして、この散乱の中心の変調は実際に、量子ウ
ェルの出力信号をマクロスコッピクな信号へ変換する為
に適当なラッチをもたらす。
次にこの実施態様がより詳しく説明される。第1に、、
散乱サイトに近いワイヤのディメンションは、ワイヤが
アンダーソンの局所状態として知られている状態にある
様でなければならない。即ち、電子の波動関数がワイヤ
の全周、即ち、四角のワイヤの4つの面のすべて、に意
味のある程度に十分に重ね合わされていなければならな
い。この状態の下では、抵抗はワイヤに隣接する表揚エ
ネルギー準位に対して極めて敏感となろう。そこには一
般に多くの意図せずに生み出された表面エネルギー準位
があるべきであろうが、これらの活性化エネルギーは通
常低い。かくして、作動温度はこれらの望ましくない表
面エネルギー準位が容易に除去されてしまう様に、即ち
KTがこれらの寄生表面エネルギー準位の活性化エネル
ギーと同等か或いはこれよりも大きくなる様に、しかし
ながら電荷がトラップされて抵抗を変化させる表面エネ
ルギー準位の活性化エネルギーがKTの数倍以上となる
様に、選択される。かくして、この出力増幅器段階の主
要な用途は77ケルビン付近の温度、即ち、液体窒素の
温度で作動する装置用であると信じられている。しかし
ながら、もしキャリアをより深く表面エネルギー準位の
中へ注入する事が出来れば、もっと高い作動温度でも使
用出来る。
現在好まれている実施態様で用いられている表面エネル
ギー準位は金属の伝導帯エネルギーからおよそ20〜3
0meV又はそれ以上ずらされている。
アンダーソンの局所化状態の下で動作と言うのは、散乱
の中心に近いワイヤのディメンションが恐らく500×
500オングストロームよりも大きくはなく、好ましく
は100×100オングストロームに近いと言う事を意
味している。100×100オングストロームのワイヤ
の場合、ワイヤの抵抗は1ミクロン当り大ざっぱに言っ
て100Kから1メグオームである。占拠されている又
は占拠されていない各々の散乱の中心は1パーセント内
外の抵抗の変化を課する事が出来るから、この様な散乱
の中心を幾つか用いる事によって、5%内外の全抵抗変
化が実現される。かくして、これらの金属線は対として
用いられ、又電流の数パーセントの変化は容易に従来の
センス増幅を起動させるのに十分となる。
現在好まれている、これらのトラップの中へのキャリア
の注入を行う為の実施態様はトラッピングサイトを量子
ウェルの鎖の中の最後のウェルに対してトンネル現象に
よって接続させる事であり、トラッピングサイトから鎖
の中の最後のウェル迄の分離はウェルとの間の距離の数
倍だけ、又好ましくはそれ以下だけ、トラッピングサイ
トからずらされているべきである。トラップから最後の
ウェルの中へのトンネル現象はこの好ましい実施態様の
場合には制約にはならない、何故なら電子が励起された
エネルギー準位を通して入って来るからである。逆方向
のトンネル現象はすべて非弾性的である。しかしなが
ら、十分に深いトラップの場合には、必要となるフォノ
ンのエネルギーが必要に大きくなるので非弾性トンネル
現象が無視出来なくなる。トラッピングサイトは集束イ
オンビームを用いることによって極めて精致に描画する
事が出来る。
かくして、この出力段階の構成が図15に示されてい
る。
既に述べられた通り、一方向のウェル結合がオプション
として、金属線の抵抗を変化させる際にこれらのトラッ
プの中へのキャリアの注入を助ける為に用いられてい
る。この一方向の結合はウェルの自己調整的なトンネル
効果によって可能とされている。即ち、上に述べられた
要因に加えて、ウェルの中における電子の存在又は非存
在自体がウェルとウェルの間の電場を変化させるであろ
う。かくして、図16に示されている様に、第2のウェ
ルの中に於ける追加の電子の存在によって引起こされた
電場の変化はそれ自体でトンネル現象を禁止させるのに
十分となり得る。かくして、キャリアはウェル1からウ
ェル2の中の電子を失った準位の中へ容易にトンネルす
るが、これと同じキャリアは非弾性チャンネルを通る以
外にはウェル1の中へトンネルして戻って来る事は出来
ない。何故ならこれらのトンネルはもはや同列とされて
はいないからである。
この自ら生み出された電場の変化が有用となる為には、
与えられた作動温度の下に於ける共鳴ピークが比較的シ
ャープである事が必要である。即ち、ウェルのディメン
ションは作動温度の下で、或いはいずれかの共鳴トンネ
ル現象による利得の下で必要なるディメンションよりも
好ましくは小さいべきである。例えば、室温下での作動
に適したディメンションのウェルは、もし77K又は4
Kで作動させられるとこの様な効果を示すであろう。よ
り小さなウェルと言うのは1つのキャリアの追加によっ
て引起こされる電位のシフトによって生み出される電界
がより大きくなると言う事を意味している。
これらの自己発生電界効果はその他の用途も有してい
る。たとえば、図17に示されている4つのウェルを持
つ構造を考えてみよう。フィールドプレート又はその他
のバイアス接続ウェル3の為の基準電圧Vを確定する
為に用いられている。これらのウェルの寸法は、ウェル
1からウェル3へのトンネル現象がV=Vの時にの
み発生し、ウェル2からウェル3へのトンネル現象がV
=V+E、即ち、ウェル3の電位だけ電子1個の存
在によって変化された時、にのみ発生し、ウェル3から
ウェル4へのトンネル現象がV=V+2Eの時にの
み発生する様に、定められている。入力信号Aはウェル
1の中へトンネルしてゆくキャリアを供給し、又入力信
号Bはウェル2の中へトンネルしてゆくキャリアを供給
し、又出力接点はウェルからの出力信号Cを取り出す。
かくして、このウェルの素朴な複合体はANDゲートを
もたらす。
その他のブールの原始関数も容易に作り出せる。例え
ば、同じウェルの配置で、もし我々がウェルの結合をや
り直して、ウェル1からウェル3へのトンネル現象がV
=Vの時、ウェルトンネルからウェル3へのトンネ
ル現象V=Vの時、又ウェル3からウェル4へのト
ンネル現象がV=V+Eの時に発生する様にすれ
ば、ORゲートが得られる事になる。これの結合はすべ
ての原始的なブールの代数の理論セル及びそれ以上のも
のを構成する為に用いる事が出来る。自ら生み出された
電界がトンネル現象を中断させるのに十分であると言う
この様な状態下では、ウェルの中の過剰のキャリアの存
在によって問題が生み出される事がある。即ち、もしウ
ェルAとBとの間の接合が、ウェルAが占拠されており
ウェルBが占拠されていない時に共鳴トンネル現象を許
す様に設計されていたとすると、ウェルAが唯1つだけ
ではなく、占拠された2つの準位を持っているとトンネ
ル現象が中断されてしまう事がある。しかしながら、こ
の様なケースでは、2個のキャリアのポピュレーション
は非弾性的に生み出されているはずである。その上非弾
性トンネル現象は場合によってはリセットメカニズムを
もたらすであろう。
本発明の別の1群の実施態様は垂直トンネル現象を利用
している。この様な構造体の魅力は、垂直方向のディメ
ンションでは横方向のディメンションよりもより容易
に、極めて良い界面品質を持つ極めて小さなディメンシ
ョンが実現されると言う事になる。
この様な実施態様の鍵となる特徴はウェルの中のエネル
ギー準位相互間の間隔が一般ウェルの体積によって確定
されたと言う事である。かくして、ウェルの体積が与え
られている場合、ウェルは大よそ立方体の箱と言うより
もむしろ薄い偏平の箱として作る事が出来る。このケー
スは、運動量成分のうちの2つが極めて近接した間隔の
値で量子化され、又第3の成分は極めて広い間隔をあけ
た許容運動量の値で量子化されるであろう。
このような実施態様が図19と20に示されている。再
び、ウェル604〜608は好ましくは第1の半導体か
ら作られ又障壁媒体612は好ましくは第2の、より広
い禁止帯の幅を持つ半導体から作られている。砒化ガリ
ウム及び AlGaAsはこれらの2つの半導体の為に好ましい。
上に述べられた様に電流は、、ローライン616とコラ
ムライン614の電位がウェル606の準位に対してウ
ェル604及び608の準位と整列する事を許す時にの
み、n電極602から金属電極610へと流れる。
かくして、本発明は上記の目的、並びに技術的利点をも
たらす。当業者にとっては明らかであろうが、本発明は
新規的発明であり、限りなく多様な修正及び変形によっ
て変更され得る。例えば、SiのウェルをSiOの障
壁媒体の中で用いる事が出来、或いは好ましいGaAs
/AlGaAsの材料の代わりにその他の半導体/半導
体又は半導体/絶縁体の系を用いる事が出来る。本発明
の範囲は特許請求の範囲の中に述べられている事を除い
て制限されない。
【図面の簡単な説明】
本発明は添付の図面を参照して説明される。図面に於い
て、 図1A及び図1Bは簡単なサンプル実施態様に於けるポ
テンシャルウェルの間隔とエネルギー準位を示してい
る。 図2は共鳴(共振)トンネル現象を許す為にバイアスさ
れた、図1の構造を示している、 図3は共鳴トンネル現象が禁止される様に、図2中に示
されるよりも低い電圧でバイアスされた、図1の構造を
示している、 図4は図1の構造の電圧電流特性を示している、 図5は、上方に横たわるエネルギー準位相互間の間隔が
より近接している、中位の大きなウェルを用いた実施態
様のエネルギー準位を示している、 図6は入力出力の接点を含む実施態様の電子的構造を示
している、 図7は、エネルギー準位相互間の間隔がより均等な、ほ
ぼ正弦波形のウェル境界線を用いた実施態様のエネルギ
ー準位を示している。 図8は本発明にもとづく3端子量子ウェル装置を示して
いる、 図9は、量子ウェル対の幾つもの鎖が平行に接続され
た、本発明にもとづく別の3端子量子ウェル装置を示し
ている、 図10は図9の装置の断面図を示している、 図11は、各々の鎖の中の多量ウェル204に接続する
為の多重電極208を持つ点で図9の装置と異なる多端
子装置を示している、 図12は共鳴トンネル現象が発生する,図11の実施態
様の為のバイアス条件のサンプルセットを示しており、
又図13は共鳴トンネル現象が発生しない,図11は実
施態様の為のバイアス条件のサンプルセットを示してい
る、 図14は本発明の1つの実施態様にもとづく読出し専用
メモリを示している、 図15は、量子ウェル装置がマクロスコピック(巨視
的)な出力電流をスイッチする,本発明の実施に際して
用いられたサンプル出力スイッチの構成をし示してい
る、 図16は、別の1群の実施態様に於ける許容トンネル現
象遷移中のウェルの準位の集団(ポピュレーション)に
よって励起された電位変化の効果を示している、 図17は自己調整的なトンネル現象抑制力を持つ量子ウ
ェル論理素子を用いて構成されたANDゲートを示して
おり、又図18は自己調整的トンネル現象抑制力を持つ
量子ウェル論理素子を用いて構成された、よりふくざつ
な論理要素を示している、 図19及び図20は本発明にもとづく垂直トンネル現象
量子ウェル装置構造の2つの実施態様を示している。 図21〜図36はそれぞれ本発明にもとづくサンプルな
3端子装置のプロセスの諸段階を示している。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】(A)基板を用意するステップと、 (B)前記基板上に第1の半導体材料の第1と第2のエピ
    タキシャル層を設けるステップであって、前記第1の層
    は少なくとも1017単位立方センチメートルの濃度にド
    ープされ且つ少なくとも200nmの厚さで、前記第2の
    層は5×1016単位立方センチメートルより大きくない
    ドーパント濃度を含み厚さ300オングストロームより
    少ない、ステップと、 (C)前記第2の層を貫通するが前記第1の層を完全に貫
    通しない、第1のパターン状に堀を異方性エッチングす
    るステップと、 (D)実質的に前記堀を満たすように、前記第1の半導体
    材料よりも広いバンドギャップを有し且つ前記第1の半
    導体材料にほぼ格子整合される第2の半導体材料をエピ
    タキシャル成長させるステップと、 (E)前記第1と第2の両層を貫通して前記基板内に第2
    のパターンで堀を異方性エッチングするステップと、 (F)実質的に前記第2の堀を満たすように、前記第2の
    半導体材料をエピタキシャル成長させるステップと、 (G)所望の回路機能を構成するように導電層を形成する
    ステップと、 を含む量子ウエル装置の製造方法であって、 前記第1と第2のパターン化された堀のエッチは前記第
    2の層の孤立部分内の複数の量子ウエルを共同して形成
    し、また、 前記第2の堀のエッチは前記第1の層内の前記量子ウエ
    ルの相互連結を形成する、 量子ウエル装置の製造方法。
  2. 【請求項2】(A)基板を用意するステップと、 (B)前記基板上に第1の半導体材料の第1と第2のエピ
    タキシャル層を設けるステップであって、前記第1の層
    は少なくとも1017単位立方センチメートルの濃度にド
    ープされ且つ少なくとも200nmの厚さで、前記第2の
    層は5×1016単位立方センチメートルより大きくない
    ドーパント濃度を含み厚さ300オングストロームより
    少ない、ステップと、 (C)前記第1と第2の両層を貫通して前記基板内に第1
    のパターンで堀を異方性エッチングするステップと、 (D)実質的に前記堀を満たすように、前記第1の半導体
    材料よりも広いバンドギャップを有し且つ前記第1の半
    導体材料にほぼ格子整合される第2の半導体材料をエピ
    タキシャル成長させるステップと、 (E)前記第2の層を貫通するが前記第1の層を完全に貫
    通しない、第2のパターン状に堀を異方性エッチングす
    るステップと、 (F)実質的に前記第2の堀を満たすように、前記第2の
    半導体材料をエピタキシャル成長させるステップと、 (G)所望の回路機能を構成するように導電層を形成する
    ステップと、 を含む量子ウエル装置の製造方法であって、 前記第1と第2のパターン化された堀のエッチは前記第
    2の層の孤立部分内の複数の量子ウエルを共同して形成
    し、また、 前記第1の堀のエッチは前記第1の半導体層内の前記量
    子ウエルの相互連結を形成する、 量子ウエル装置の製造方法。
  3. 【請求項3】(A)基板を用意するステップと、 (B)前記基板上に第1の半導体材料の第1と第2のエピ
    タキシャル層を、また、前記第1の半導体材料よりも広
    いバンドギャップを有し且つ前記第1の半導体材料にほ
    ぼ格子整合する第3の半導体材料の第3のエピタキシャ
    ル層を設けるステップと、 を含む量子ウエル装置の製造方法であって、 前記第1の層は少なくとも1017単位立方センチメート
    ルの濃度にドープされ且つ少なくとも200nmの厚さで
    あり、 前記第2の層は5×1016単位立方センチメートルより
    大きくないドーパント濃度を含み厚さ300オングスト
    ロームより少なく、 前記第3の層は50オングストローム厚さより少なく且
    つ前記第1と第2の層との間に介挿され、 る量子ウエル装置の製造方法であって、 さらに、 (C)前記第2の層を貫通するが前記第1の層を完全に貫
    通しない、第1のパターン状に堀を異方性エッチングす
    るステップと、 (D)実質的に前記堀を満たすように、前記第1の半導体
    材料よりも広いバンドギャップを有し且つ前記第1の半
    導体材料にほぼ格子整合される第2の半導体材料をエピ
    タキシャル成長させるステップと、 (E)前記第1と第2の両層を貫通して前記基板内に第2
    のパターンで堀を異方性エッチングするステップと、 (F)実質的に前記第2の堀を満たすように、前記第2の
    半導体材料をエピタキシャル成長させるステップと、 (G)所望の回路機能を構成するように導電層を形成する
    ステップと、 を含む量子ウエル装置の製造方法であって、 前記第1と第2のパターン化された堀のエッチは前記第
    2の層の孤立部分内の複数の量子ウエルを共同して形成
    し、また、 前記第2の堀のエッチは前記第1の層内の前記量子ウエ
    ルの相互連結を形成する、 量子ウエル装置の製造装置。
  4. 【請求項4】(A)基板を用意するステップと、 (B)前記基板上に第1の半導体材料の第1と第2のエピ
    タキシャル層を、また、前記第1の半導体材料よりも広
    いバンドギャップを有し且つ前記第1の半導体材料にほ
    ぼ格子整合する第3の半導体材料の第3のエピタキシャ
    ル層を設けるステップと、 を含む量子ウエル装置の製造方法であって、 前記第1の層は少なくとも1017単位立方センチメート
    ルの濃度にドープされ且つ少なくとも200nmの厚さで
    あり、 前記第2の層は5×1016単位立方センチメートルより
    大きくないドーパント濃度を含み厚さ300オングスト
    ロームより少なく、 前記第3の層は50オングストローム厚さより少なく且
    つ前記第1と第2の層との間に介挿され、 る量子ウエル装置の製造方法であって、 さらに、 (C)前記第1と第2の両層を貫通して前記基板内に第1
    のパターンで堀を異方性エッチングするステップと、 (D)実質的に前記堀を満たすように、前記第1の半導体
    材料よりも広いバンドギャップを有し且つ前記第1の半
    導体材料にほぼ格子整合される第2の半導体材料をエピ
    タキシャル成長させるステップと、 (E)前記第2の層を貫通するが前記第1の層を完全に貫
    通しない、第2のパターン状に堀を異方性エッチングす
    るステップと、 (F)実質的に前記第2の堀を満たすように、前記第2の
    半導体材料をエピタキシャル成長させるステップと、 (G)所望の回路機能を構成するように導電層を形成する
    ステップと、 を含む量子ウエル装置の製造方法であって、 前記第1と第2のパターン化された堀のエッチは前記第
    2の層の孤立部分内の複数の量子ウエルを共同して形成
    し、また、 前記第1の堀のエッチは前記第1の半導体層内の前記量
    子ウエル相互連結を形成する、 量子ウエル装置の製造方法。
  5. 【請求項5】特許請求の範囲の範囲第1項において、前
    記基板は半絶縁性のIII−V化合物半導体を含む、製造
    方法。
  6. 【請求項6】特許請求の範囲第1項において、前記第2
    の半導体材料は1016単位立方センチメートルより少な
    いキャリア濃度を含む、製造方法。
  7. 【請求項7】特許請求の範囲第1項において、前記第1
    の半導体材料はGaAsである、製造方法。
  8. 【請求項8】特許請求の範囲第1項において、前記第2
    の半導体材料はAlGaAsである、製造方法。
JP60144113A 1984-07-02 1985-07-02 量子ウエル装置の製造方法 Expired - Lifetime JPH0654809B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US626809 1984-07-02
US06/626,809 US4575924A (en) 1984-07-02 1984-07-02 Process for fabricating quantum-well devices utilizing etch and refill techniques

Publications (2)

Publication Number Publication Date
JPS6182470A JPS6182470A (ja) 1986-04-26
JPH0654809B2 true JPH0654809B2 (ja) 1994-07-20

Family

ID=24511950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60144113A Expired - Lifetime JPH0654809B2 (ja) 1984-07-02 1985-07-02 量子ウエル装置の製造方法

Country Status (2)

Country Link
US (1) US4575924A (ja)
JP (1) JPH0654809B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837175A (en) * 1983-02-15 1989-06-06 Eaton Corporation Making a buried channel FET with lateral growth over amorphous region
US4615102A (en) * 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
JPS61107758A (ja) * 1984-10-31 1986-05-26 Fujitsu Ltd GaAs集積回路及びその製造方法
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
DE3682959D1 (de) * 1985-06-21 1992-01-30 Matsushita Electric Industrial Co Ltd Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung.
EP0214047B1 (en) * 1985-08-20 1993-12-22 Fujitsu Limited Field effect transistor
US5059545A (en) * 1985-08-23 1991-10-22 Texas Instruments Incorporated Three terminal tunneling device and method
US4908325A (en) * 1985-09-15 1990-03-13 Trw Inc. Method of making heterojunction transistors with wide band-gap stop etch layer
US4654119A (en) * 1985-11-18 1987-03-31 International Business Machines Corporation Method for making submicron mask openings using sidewall and lift-off techniques
JPS62140485A (ja) * 1985-12-16 1987-06-24 Hitachi Ltd 半導体構造体およびその製造方法
US4783427A (en) * 1986-02-18 1988-11-08 Texas Instruments Incorporated Process for fabricating quantum-well devices
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US4751194A (en) * 1986-06-27 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Structures including quantum well wires and boxes
JPS63156367A (ja) * 1986-12-20 1988-06-29 Fujitsu Ltd レベル・シフト・ダイオ−ド
JP2650930B2 (ja) * 1987-11-24 1997-09-10 株式会社日立製作所 超格子構作の素子製作方法
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
JPH01319985A (ja) * 1988-06-21 1989-12-26 Matsushita Electric Ind Co Ltd 化合物半導体量子箱の製造方法およびその製造装置ならびに発光装置
US5229170A (en) * 1988-06-21 1993-07-20 Matsushita Electric Industrial Co., Ltd. Method for electrostatically transporting ultrafine particles by use of a needle electrode
US5371379A (en) * 1988-06-21 1994-12-06 Matsushita Electric Industrial Co. Ltd. Production instrument for producing compound semiconductor quantum boxes and light emitting devices using those quantum boxes
JP2507888B2 (ja) * 1988-11-19 1996-06-19 工業技術院長 ヘテロ構造体の製造方法
US4963647A (en) * 1989-02-27 1990-10-16 Hoechst Celanese Corp. Polyamide-imide polymers having 12-F fluorine-containing linking groups
US4923960A (en) * 1989-02-27 1990-05-08 Hoechst Celanese Corp. Polyamide-imide polymers having fluorine-containing linking groups
US4954611A (en) * 1989-02-27 1990-09-04 Hoechst Celanese Corp. Shaped articles from polyamide-imide polymers having fluorine containing linking groups
US4954610A (en) * 1989-02-27 1990-09-04 Hoechst Celanese Corp. Polyamide-imide polymers having fluorine-containing linking groups
US5093699A (en) * 1990-03-12 1992-03-03 Texas A & M University System Gate adjusted resonant tunnel diode device and method of manufacture
JP3235144B2 (ja) * 1991-08-02 2001-12-04 ソニー株式会社 量子箱列の作製方法
US5283445A (en) * 1991-11-29 1994-02-01 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
US5202290A (en) * 1991-12-02 1993-04-13 Martin Moskovits Process for manufacture of quantum dot and quantum wire semiconductors
JP3361135B2 (ja) * 1991-12-20 2003-01-07 テキサス インスツルメンツ インコーポレイテツド 量子効果論理ユニットとその製造方法
US5346851A (en) * 1992-11-20 1994-09-13 Texas Instruments Incorporated Method of fabricating Shannon Cell circuits
US6773949B2 (en) * 2001-07-31 2004-08-10 The Board Of Trustees Of The University Of Illinois Semiconductor devices and methods
JP2004537854A (ja) * 2001-07-31 2004-12-16 ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ 結合した量子ドット及び量子井戸の半導体デバイス及びデバイス形成方法
KR100526480B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 양자점을 이용한 비휘발성 메모리 제조 방법
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
CN117038645B (zh) * 2023-10-10 2023-12-22 合肥新晶集成电路有限公司 半导体结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626257A (en) * 1969-04-01 1971-12-07 Ibm Semiconductor device with superlattice region
US4103312A (en) * 1977-06-09 1978-07-25 International Business Machines Corporation Semiconductor memory devices
US4194935A (en) * 1978-04-24 1980-03-25 Bell Telephone Laboratories, Incorporated Method of making high mobility multilayered heterojunction devices employing modulated doping
US4257055A (en) * 1979-07-26 1981-03-17 University Of Illinois Foundation Negative resistance heterojunction devices
US4261771A (en) * 1979-10-31 1981-04-14 Bell Telephone Laboratories, Incorporated Method of fabricating periodic monolayer semiconductor structures by molecular beam epitaxy
US4450463A (en) * 1981-06-29 1984-05-22 Rockwell International Corporation Multiple-quantum-layer photodetector
US4503447A (en) * 1982-07-16 1985-03-05 The United States Of America As Represented By The Secretary Of The Army Multi-dimensional quantum well device
JPS5931071A (ja) * 1982-08-13 1984-02-18 Oki Electric Ind Co Ltd 電界効果トランジスタ

Also Published As

Publication number Publication date
US4575924A (en) 1986-03-18
JPS6182470A (ja) 1986-04-26

Similar Documents

Publication Publication Date Title
JPH0654809B2 (ja) 量子ウエル装置の製造方法
JPH0654810B2 (ja) 電子装置
JPH0656884B2 (ja) 3端子量子装置
US5606177A (en) Silicon oxide resonant tunneling diode structure
JP2656018B2 (ja) 読み出し専用メモリ
US5593908A (en) Lateral resonant tunneling
US5113231A (en) Quantum-effect semiconductor devices
US4721983A (en) Three terminal tunneling device
US5408106A (en) Lateral resonant tunneling transistor with heterojunction barriers
US4783427A (en) Process for fabricating quantum-well devices
Stock et al. A vertical resonant tunneling transistor for application in digital logic circuits
US5629231A (en) Method of manufacturing a semiconductor device with metallic precipitate
JP2002518851A (ja) 量子ワイヤー電界効果トランジスタ及びその製造方法
US4799091A (en) Quantum device output switch
US4959696A (en) Three terminal tunneling device and method
EP0335498A2 (en) Field-effect transistor having a lateral surface superlattice, and method of making the same
JP2656019B2 (ja) 電子装置
JP2009521114A (ja) 多重量子井戸デバイス(量子井戸デバイス構造体とその形成方法)
JPS63316484A (ja) 量子効果半導体装置
EP0170044B1 (en) Quantum-coupled device
EP0216155A2 (en) Three-terminal tunnelling device
US5346851A (en) Method of fabricating Shannon Cell circuits
Zawawi et al. Design and fabrication of low power GaAs/AlAs resonant tunneling diodes
JPS61123174A (ja) 垂直量子ウエル装置
Wada et al. High-temperature pulsed operation of InGaAsP/InP surface emitting lasers

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term