JPH0654867B2 - Load control device - Google Patents
Load control deviceInfo
- Publication number
- JPH0654867B2 JPH0654867B2 JP60165196A JP16519685A JPH0654867B2 JP H0654867 B2 JPH0654867 B2 JP H0654867B2 JP 60165196 A JP60165196 A JP 60165196A JP 16519685 A JP16519685 A JP 16519685A JP H0654867 B2 JPH0654867 B2 JP H0654867B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- switching element
- monitor signal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、過電圧検知機能と出力モニタ信号送出機能を
有する負荷制御装置の改良に関する。TECHNICAL FIELD The present invention relates to an improvement of a load control device having an overvoltage detection function and an output monitor signal transmission function.
入力信号のH(ハイ),L(ロー)に応じて負荷に流す
出力電流をオン、オフ制御する出力回路には、従来第3
図に示すように電源Vccが異常に上昇したとき回路を破
壊しないために過電圧検知回路1を設けることがある。
この回路1のない状態で動作を説明すると、入力信号1
Nはバッファ2で増幅されてトランジスタQ1を駆動す
る。トランジスタQ1は pnp型であるので1N=Hでオ
フ、IN=Lでオンになる。トランジスタQ1がオンに
なると電源Vccから負荷3に電流が流れる。逆に、トラ
ンジスタQ1がオフであれば、負荷3に電流は流れな
い。OUTは負荷3にかかる出力電圧で、コンパレータ
4によって基準電圧5と比較される。このコンパレータ
4の出力がモニタ信号MONとなり、これをそのときの
信号INと比較することで負荷3の状態を判定できる。
その論理は次の通りである。The output circuit for controlling the on / off of the output current flowing through the load in accordance with the input signal H (high) and L (low) is conventionally the third type.
As shown in the figure, the overvoltage detection circuit 1 may be provided to prevent the circuit from being destroyed when the power supply Vcc rises abnormally.
To explain the operation without the circuit 1, the input signal 1
N is amplified by the buffer 2 and drives the transistor Q 1 . Since the transistor Q 1 is a pnp type, it turns off when 1N = H and turns on when IN = L. When the transistor Q 1 is turned on, current flows from the power source Vcc to the load 3. On the contrary, if the transistor Q 1 is off, no current flows in the load 3. OUT is an output voltage applied to the load 3, and is compared with the reference voltage 5 by the comparator 4. The output of the comparator 4 becomes the monitor signal MON, and the state of the load 3 can be determined by comparing this with the signal IN at that time.
The logic is as follows.
負荷3には正常な状態と、短絡またはオープンの故障状
態がある。短絡状態では負荷3に電圧が発生しないの
で、モニタ信号MONは入力INのH,LによらずLで
ある。これに対しオープン状態では負荷3に電流が流れ
ない。そこで、定電流源6から僅かな電流(数100μ
A)を流しておき、これが負荷3に流れずにコンパレー
タ4に流入するとモニタ信号MONはHになる。この場
合も入力のH,Lによらない。従って、入力INがH,
Lに変化するときモニタ信号MONが逆相のL,Hに変
化すれば負荷正常と判断でき、また入力INと同様のモ
ニタ信号MONが得られたときは(INがLのときMO
NもL、INがHのときMONもH、なら)負荷故障と
判断できる。 The load 3 has a normal state and a fault state of short circuit or open. Since no voltage is generated in the load 3 in the short-circuited state, the monitor signal MON is L regardless of H or L of the input IN. On the other hand, no current flows in the load 3 in the open state. Therefore, a small current (several hundred μ
If A) is flown and flows into the comparator 4 without flowing to the load 3, the monitor signal MON becomes H. Also in this case, it does not depend on the input H or L. Therefore, the input IN is H,
When the monitor signal MON changes to L and H of opposite phase when changing to L, it can be judged that the load is normal, and when the monitor signal MON similar to the input IN is obtained (when IN is L, MO
If N is L, and MON is H when IN is H, then it can be determined that the load has failed.
ところが、過電圧検知回路1を設けると、Vccが異常に
上昇したとき入力INのH,Lとは無関係にトランジス
タQ1をオフにする。このため負荷正常時モニタ信号は
Lのまゝとなるので、入力INがLのときモニタ信号M
ONがLで、負荷短絡と同じ状態になってしまう。モニ
タ信号MONを受けるシステムは負荷短絡を検出すると
これを記憶し、信号INをHに固定してトランジスタQ
1がオンできないようにロックする。このため、過電圧
検知時にこれが起こると、以後Vccが正常に復帰しても
出力回路が動作しない欠点がある。本発明はこの点を改
善しようとするものである。However, when the overvoltage detection circuit 1 is provided, the transistor Q 1 is turned off regardless of whether the input IN is H or L when Vcc rises abnormally. For this reason, the monitor signal when the load is normal remains at L level, so when the input IN is L, the monitor signal M
When ON is L, it becomes the same state as the load short circuit. When the system receiving the monitor signal MON detects a load short circuit, it stores this, and fixes the signal IN at H to make the transistor Q
Lock so that 1 cannot be turned on. Therefore, if this happens during overvoltage detection, the output circuit will not operate even if Vcc returns to normal thereafter. The present invention seeks to improve this point.
本発明は、入力信号に応じて負荷に流す電流をオン、オ
フ制御するスイッチング素子と、該スイッチング素子の
電源電圧を監視し、それが過電圧となったときに該スイ
ッチング素子を強制的にオフ状態に保つ過電圧検知回路
と、該負荷にかかる電圧を基準電圧と比較して出力モニ
タ信号を作成するコンパレータと、該出力モニタ信号と
前記スイッチング素子の入力信号との論理により、スイ
ッチング素子をオンにする入力信号に対して負荷にかか
る電圧が基準電圧以下であることを示すモニタ信号が発
生しておれば、負荷の短絡であると判別し、また、スイ
ッチング素子をオフにする入力信号に対して負荷にかか
る電圧が基準電圧以上であることを示すモニタ信号が発
生しておれば負荷のオープンであると判別し、さらにス
イッチング素子をオンにする入力信号に対して負荷にか
かる電圧が基準電圧以上であることを示すモニタ信号が
発生し、且つスイッチング素子をオフにする入力信号に
対して基準電圧以下であることを示すモニタ信号が発生
すれば負荷が正常であると判別し、負荷が短絡であると
判断したときには前記スイッチング素子を強制的にオフ
状態に保つ手段を備えた負荷制御装置において、該過電
圧検知回路が過電圧を検知したときは該コンパレータか
らの出力モニタ信号に代えて入力信号に応じた負荷正常
時の信号を出力モニタ信号とするコントロール回路を備
えてなることを特徴とするものである。The present invention monitors a switching element that controls on / off of a current flowing through a load according to an input signal, and a power supply voltage of the switching element, and forcibly turns off the switching element when it becomes an overvoltage. To turn on the switching element by means of an overvoltage detection circuit kept at, a comparator that compares the voltage applied to the load with a reference voltage to create an output monitor signal, and the logic of the output monitor signal and the input signal of the switching element. If a monitor signal indicating that the voltage applied to the load is less than or equal to the reference voltage is generated for the input signal, it is determined that the load is short-circuited, and the load for the input signal that turns off the switching element. If a monitor signal indicating that the voltage applied to is higher than the reference voltage is generated, it is determined that the load is open, and the switching element is A monitor signal indicating that the voltage applied to the load is higher than the reference voltage is generated for the input signal to turn on, and a monitor signal indicating that the voltage is lower than the reference voltage for the input signal that turns off the switching element. If it occurs, it is determined that the load is normal, and when it is determined that the load is short-circuited, the overvoltage detection circuit detects an overvoltage in the load control device including means for forcibly keeping the switching element in the off state. In this case, a control circuit is provided which uses, as an output monitor signal, a signal when the load is normal according to the input signal instead of the output monitor signal from the comparator.
第1図はその原理ブロック図で、7が本発明により追加
されたコントロール回路である。FIG. 1 is a block diagram of its principle, and 7 is a control circuit added by the present invention.
コントロール回路7は過電圧検知回路1の出力を受け、
これが正常時の値であればコンパレータ4の出力をその
ままモニター信号MONとして出力するが、異常時にな
るとバッファ2の出力(入力IN)を反転してモニタ信
号MONとする。The control circuit 7 receives the output of the overvoltage detection circuit 1,
If this is a normal value, the output of the comparator 4 is output as it is as the monitor signal MON, but if it is abnormal, the output (input IN) of the buffer 2 is inverted to become the monitor signal MON.
即ち、過電圧検出時にはモニタ信号MONを負荷の状態
(正常、短絡、オープン)に関係なく、全て負荷正常と
する。これで負荷が正常なのに負荷短絡とするような誤
検知は起こらない。負荷の状態の検出は電源電圧が正常
のとき行う。That is, when the overvoltage is detected, the monitor signal MON is normally set to the normal load regardless of the load state (normal, short circuit, open). With this, there is no erroneous detection such as a load short circuit although the load is normal. The load status is detected when the power supply voltage is normal.
したがって、過電圧検知回路1により電源が遮断された
際に負荷が短絡したと誤判定することがなく、スイッチ
ング素子がロックすることがない。Therefore, when the power supply is cut off by the overvoltage detection circuit 1, it is not erroneously determined that the load is short-circuited, and the switching element is not locked.
第2図は本発明の一実施例を示す回路図で、過電圧検知
回路1とコントロール回路7を詳細に示してある。動作
を説明する。Vccが異常に上昇するとツエナーダイオー
ドZDが導通してトランジスタQ2がオンし、トランジ
スタQ3がオフする。このとき、トランジスタQ3のコ
レクタ電圧bはHレベルとなり、ノアゲートG1の出力
を強制的にLにする。この結果、インバータI1の出力
がHとなってトランジスタQ1は入力INのレベルによ
らずオフになる。バッファ2はコンパレータ21と基準
電圧22およびインバータI3からなり、インバータI
3の出力が入力INと同相、コンパレータ21の出力a
が逆相の関係にある。FIG. 2 is a circuit diagram showing an embodiment of the present invention, in which the overvoltage detection circuit 1 and the control circuit 7 are shown in detail. The operation will be described. When Vcc rises abnormally, the Zener diode ZD becomes conductive, turning on the transistor Q 2 and turning off the transistor Q 3 . At this time, the collector voltage b of the transistor Q 3 becomes H level, forcing the output of the NOR gate G 1 to L. As a result, the output of the inverter I 1 becomes H and the transistor Q 1 is turned off regardless of the level of the input IN. The buffer 2 is composed of a comparator 21, a reference voltage 22 and an inverter I 3.
3 output is in phase with input IN, comparator 21 output a
Are in the opposite phase.
コントロール回路7はインバータI2とノアゲートG2
〜G5からなり、3入力a,b,cに対し、 a・b+a・+・ ……(1) なる論理の出力MONを生ずる。上式はb=0のとき
(Vcc正常時) a・+= ……(2) となるので、モニタ信号MONはコンパレータ4(この
入力の+,−は第1図と逆になっている)の出力cの反
転値となる。これに対し、b=1のとき(Vcc異常
時)は a+a・=a ……(3) となるので、モニタ信号MONは入力INの反転値a=
▲▼となる。The control circuit 7 includes an inverter I 2 and a NOR gate G 2
Consists ~G 5, 3 inputs a, b, with respect to c, produce a · b + a · + · ...... (1) comprising logic output MON. In the above equation, when b = 0 (when Vcc is normal) a · + = (2), the monitor signal MON is the comparator 4 (+ and − of this input are opposite to those in FIG. 1). Is the inverted value of the output c. On the other hand, when b = 1 (when Vcc is abnormal), a + a. = A (3), so that the monitor signal MON is the inverted value a = of the input IN.
It becomes ▲ ▼.
この結果、負荷正常時に過電圧検知してもIN=L,M
ON=Hとなるので、短絡検知と誤判断せずに済む。こ
のため、過電圧検知で一時的にトランジスタQ1がオフ
に固定されていても、Vccが正常に復帰すれば通常動作
を再開することができる。As a result, IN = L, M even if an overvoltage is detected when the load is normal.
Since ON = H, it is not necessary to make an erroneous determination as short circuit detection. Therefore, even if the transistor Q 1 is temporarily fixed to off due to overvoltage detection, normal operation can be resumed if Vcc returns to normal.
以上述べたように本発明によれば、過電圧検知機能を有
する出力回路から、過電圧検知時に負荷短絡と誤判定さ
れるモニタ信号が出力されないので、スイッチング素子
がロックすることが防止できる。As described above, according to the present invention, the output circuit having the overvoltage detection function does not output the monitor signal which is erroneously determined to be the load short circuit when the overvoltage is detected, so that the switching element can be prevented from locking.
第1図は本発明の原理ブロック図、第2図は本発明の一
実施例を示す回路図、第3図は従来の出力回路の一例を
示すブロック図である。 図中、1は過電圧検知回路、3は負荷、4はコンパレー
タ、5は基準電圧、6は定電流源、7はコントロール回
路、G2〜G5はノアゲート、I2はインバータであ
る。FIG. 1 is a block diagram showing the principle of the present invention, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG. 3 is a block diagram showing an example of a conventional output circuit. In the figure, 1 is an overvoltage detection circuit, 3 is a load, 4 is a comparator, 5 is a reference voltage, 6 is a constant current source, 7 is a control circuit, G 2 to G 5 are NOR gates, and I 2 is an inverter.
Claims (1)
オフ制御するスイッチング素子と、 該スイッチング素子の電源電圧を監視し、それが過電圧
となったときに該スイッチング素子を強制的にオフ状態
に保つ過電圧検知回路と、 該負荷にかかる電圧を基準電圧と比較して出力モニタ信
号を作成するコンパレータと、 該出力モニタ信号と前記スイッチング素子の入力信号と
の論理により、 スイッチング素子をオンにする入力信号に対して負荷に
かかる電圧が基準電圧以下であることを示すモニタ信号
が発生しておれば、負荷の短絡であると判別し、 また、スイッチング素子をオフにする入力信号に対して
負荷にかかる電圧が基準電圧以上であることを示すモニ
タ信号が発生しておれば負荷のオープンであると判別
し、 さらにスイッチング素子をオンにする入力信号に対して
負荷にかかる電圧が基準電圧以上であることを示すモニ
タ信号が発生し、且つスイッチング素子をオフにする入
力信号に対して基準電圧以下であることを示すモニタ信
号が発生すれば負荷が正常であると判別し、 負荷が短絡であると判断したときには前記スイッチング
素子を強制的にオフ状態に保つ手段を備えた負荷制御装
置において、 該過電圧検知回路が過電圧を検知したときは該コンパレ
ータからの出力モニタ信号に代えて入力信号に応じた負
荷正常時の信号を出力モニタ信号とするコントロール回
路を備えてなることを特徴とする負荷制御装置。1. A current flowing through a load is turned on according to an input signal,
A switching element that is turned off, an overvoltage detection circuit that monitors the power supply voltage of the switching element and forcibly keeps the switching element in an off state when it becomes an overvoltage, and a voltage applied to the load as a reference voltage. The voltage applied to the load is less than or equal to the reference voltage with respect to the input signal for turning on the switching element, according to the comparator for comparing and generating the output monitor signal and the logic of the output monitor signal and the input signal of the switching element. If a monitor signal indicating is generated, it is determined that the load is short-circuited, and a monitor signal indicating that the voltage applied to the load is greater than or equal to the reference voltage with respect to the input signal that turns off the switching element is generated. If so, it is determined that the load is open, and the voltage applied to the load is greater than the input signal that turns on the switching element. If a monitor signal indicating that the voltage is above the quasi voltage is generated and a monitor signal that indicates that the voltage is below the reference voltage is generated for the input signal that turns off the switching element, it is determined that the load is normal, and the load In the load control device having means for forcibly keeping the switching element in the off state when it is determined that the output voltage is short-circuited, when the overvoltage detection circuit detects an overvoltage, the output monitor signal from the comparator is input instead. A load control device comprising a control circuit that uses a signal when a load is normal according to the signal as an output monitor signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165196A JPH0654867B2 (en) | 1985-07-26 | 1985-07-26 | Load control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165196A JPH0654867B2 (en) | 1985-07-26 | 1985-07-26 | Load control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6225509A JPS6225509A (en) | 1987-02-03 |
| JPH0654867B2 true JPH0654867B2 (en) | 1994-07-20 |
Family
ID=15807661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165196A Expired - Fee Related JPH0654867B2 (en) | 1985-07-26 | 1985-07-26 | Load control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654867B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122638A (en) * | 1990-09-12 | 1992-04-23 | Noda Corp | Composite board and manufacture thereof |
| JPH04122637A (en) * | 1990-09-12 | 1992-04-23 | Noda Corp | Composite board and manufacture thereof |
| EP2280468B1 (en) * | 2009-07-28 | 2015-09-09 | STMicroelectronics Srl | Driving circuit for an electric load and system comprising the circuit |
| US9013161B2 (en) | 2011-09-29 | 2015-04-21 | Fuji Electric Co., Ltd. | Load drive circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175327A (en) * | 1983-03-23 | 1984-10-04 | 株式会社日立製作所 | electronic circuit |
| JPS6086037U (en) * | 1983-11-16 | 1985-06-13 | 富士通株式会社 | power start circuit |
-
1985
- 1985-07-26 JP JP60165196A patent/JPH0654867B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6225509A (en) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0340517A (en) | Driving/protecting circuit for power device | |
| US20040113630A1 (en) | Voltage detecting circuit | |
| JPH0654867B2 (en) | Load control device | |
| JPH05315931A (en) | Level shifting circuit | |
| JPS63245115A (en) | Apparatus and method for current surge drainage for cmos device | |
| JP3225887B2 (en) | Semiconductor integrated circuit device | |
| JPH07129538A (en) | Semiconductor integrated circuit | |
| CN119518659A (en) | A driving protection circuit, a gate driving chip and a device | |
| US5057779A (en) | Temperature independent voltage monitor for use in a battery operated electronic device | |
| US4379985A (en) | Bipolar driver with illegal code detector | |
| JPH0286210A (en) | Abnormality detection circuit for transistor | |
| JPH0473327B2 (en) | ||
| JP2873643B2 (en) | Series regulator protection circuit | |
| JPH09182463A (en) | Voltage source inverter arm short circuit detector | |
| JP2560380B2 (en) | Output overcurrent limit circuit | |
| JP2857442B2 (en) | Power supply low voltage detector | |
| JPH07107751A (en) | Inverter circuit | |
| JPH0746901B2 (en) | Low voltage detection circuit | |
| JP2927847B2 (en) | Semiconductor device | |
| JPH0760357B2 (en) | Reset circuit | |
| JPS63145599A (en) | Alarm detection circuit | |
| JPH0729705Y2 (en) | Abnormal voltage protection device | |
| JPH0438597Y2 (en) | ||
| JPH0223717B2 (en) | ||
| JP2024044801A (en) | Microcontrollers and Electronic Circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |