JPH0658939B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0658939B2 JPH0658939B2 JP59149486A JP14948684A JPH0658939B2 JP H0658939 B2 JPH0658939 B2 JP H0658939B2 JP 59149486 A JP59149486 A JP 59149486A JP 14948684 A JP14948684 A JP 14948684A JP H0658939 B2 JPH0658939 B2 JP H0658939B2
- Authority
- JP
- Japan
- Prior art keywords
- dam
- semiconductor element
- cap
- semiconductor device
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、半導体装置の効率の
良い放熱技術に関する。Description: TECHNICAL FIELD The present invention relates to a semiconductor device, and more particularly to an efficient heat dissipation technique for the semiconductor device.
本発明者によって半導体素子（ペレット）にかかる応力
が少なくて済み、かつ、半導体素子や該素子の内部配線
を外部に引出するコネクタワイヤとの接合性が良く、さ
らに、耐湿性に優れた、シリコーンゲルを封止材とする
半導体装置が考えられている。According to the present inventor, the stress applied to the semiconductor element (pellet) is small, and the bondability between the semiconductor element and the connector wire for pulling out the internal wiring of the element to the outside is good, and further, the moisture resistance is excellent. A semiconductor device using gel as a sealing material has been considered.
しかし、シリコーンゲルを封止材として用いるため、半
導体素子から発生される熱の放出性があまり良くないこ
とがわかった。ＣＭＯＳＩＣ等のように発熱量の小さい
ＩＣを封止した場合はあまり問題とはならないが、高速
型バイポーラＩＣのように発熱量の大きいＩＣの場合に
は放熱性が問題になることがわかった。なお、ゲル状の
シリコン樹脂で封止する技術は例えば特開昭５６−１５
０５４号によって知られている。However, since silicone gel is used as the encapsulant, it has been found that the heat release from the semiconductor element is not so good. It has been found that when an IC having a small amount of heat generation such as a CMOS IC is sealed, it is not a serious problem, but in the case of an IC having a large amount of heat generation such as a high-speed bipolar IC, heat dissipation becomes a problem. The technique of sealing with a gel-like silicon resin is disclosed in, for example, Japanese Patent Laid-Open No. 56-15.
Known by No. 054.
本発明は半導体素子で発生する熱を効率よくパッケージ
の外部に逃がし、パッケージの熱抵抗を低減した半導体
装置を提供することを目的としたものである。An object of the present invention is to provide a semiconductor device in which heat generated in a semiconductor element is efficiently released to the outside of the package and the thermal resistance of the package is reduced.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel characteristics of the present invention are
It will be apparent from the description of the present specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows.
すなわち、ガラスエポキシ基板で構成された実装基板上
に搭載された半導体素子から発生する熱の伝導経路とし
て、半導体素子の発熱が効率よくパッケージの外部に伝
わるように、半導体素子をシリコーンゲルで封止し、ダ
ムとキャップのそれぞれの材質を熱伝導率の大きいアル
ミナセラミックまたはアルミニウムで構成し、さらに実
装基板に立設されたピンをダムの直下に配置してその上
端をダムの下面に近接させたことにある。That is, the semiconductor element is sealed with silicone gel so that the heat generated by the semiconductor element can be efficiently transmitted to the outside of the package as a conduction path of heat generated from the semiconductor element mounted on the mounting board composed of the glass epoxy board. Then, each material of the dam and the cap was made of alumina ceramic or aluminum with high thermal conductivity, and the pins erected on the mounting board were placed directly under the dam so that their upper ends were close to the lower surface of the dam. Especially.
本発明の半導体装置の構造を、第１図に示す。実装基板
１上に接合材料２により半導体素子３を搭載（固着）
し、該半導体素子３と実装基板１上に形成された基板配
線４とをコネクタワイヤ５により結線し、基板配線４を
実装基板１に多数立設されたピン６に接続し、実装基板
１上に接合部材７によりダム８を固着し、少なくとも半
導体素子３と、コネクタワイヤ６による結線部上をシリ
コーンゲル９で封止し、ダム８上にキャップ１０を接合
材料１１により取付して成る。また、ピン６は、ダム８
の直下に配置され、その上端がダム８の下面に近接され
ている。The structure of the semiconductor device of the present invention is shown in FIG. The semiconductor element 3 is mounted (fixed) on the mounting substrate 1 with the bonding material 2.
Then, the semiconductor element 3 and the board wiring 4 formed on the mounting board 1 are connected by a connector wire 5, and the board wiring 4 is connected to a large number of pins 6 erected on the mounting board 1 and mounted on the mounting board 1. The bonding member 7 fixes the dam 8 thereto, at least the semiconductor element 3 and the connecting portion formed by the connector wire 6 are sealed with silicone gel 9, and the cap 10 is mounted on the dam 8 by the bonding material 11. Also, the pin 6 is the dam 8
Of the dam 8 and its upper end is close to the lower surface of the dam 8.
上記シリコーンゲル９の形成は、例えば、ゾル状態のシ
リコーン系のシーリング剤を半導体素子３上にポッティ
ングし、当該シーリング剤を熱硬化して、ゲル化するこ
とにより形成される。ダム８はかかるゾルの流れ止めに
使用され、第１図に示すように、実装基板１とダム８と
で区画される空間内にシリコーンゲル９が形成され、半
導体素子３はこのゲルにより封止される。当該シーリン
グ剤としては、例えば信越化学工業（株）社製KJR9010
（商品名）が使用される。このシリコーンゲルは前述の
ように耐湿性に優れ、半導体素子との接合性が良いの
で、良好な封止性を達成するのであるが、このゲルは膨
潤に似た状態にあるので、半導体素子３やコネクタワイ
ヤ５を外的環境から機械的に保護するためにダム８上に
キャップ１０を取付けている。この半導体装置は、多数
のピン６が立設されており、当該ピン６を介してプリン
ト配線基板などに容易に実装することができる。The silicone gel 9 is formed by, for example, potting a silicone-based sealing agent in a sol state onto the semiconductor element 3 and thermosetting the sealing agent to gel. The dam 8 is used to stop the flow of such sol, and as shown in FIG. 1, a silicone gel 9 is formed in the space defined by the mounting substrate 1 and the dam 8, and the semiconductor element 3 is sealed with this gel. To be done. Examples of the sealing agent include KJR9010 manufactured by Shin-Etsu Chemical Co., Ltd.
(Product name) is used. As described above, this silicone gel has excellent moisture resistance and good bondability with the semiconductor element, and thus achieves a good sealing property. However, since this gel is in a state similar to swelling, the semiconductor element 3 A cap 10 is attached on the dam 8 to mechanically protect the connector wire 5 from the external environment. This semiconductor device has a large number of pins 6 provided upright, and can be easily mounted on a printed wiring board or the like via the pins 6.
ところで、本発明者がこのような半導体装置について、
実装基板１をガラス材料とエポキシ樹脂より製せられた
ガラスエポキシ基板とし、ダム８およびキャップ１０を
同様の材料で構成したところ、かかるガラスエポキシは
熱伝導率が非常に小さい為、半導体素子３で発生した熱
がパッケージの外部に伝導しにくいという欠点があるこ
とが判った。By the way, the present inventor
When the mounting substrate 1 is a glass epoxy substrate made of a glass material and an epoxy resin, and the dam 8 and the cap 10 are made of the same material, the glass epoxy has a very low thermal conductivity, so that the semiconductor element 3 It has been found that the heat generated is difficult to conduct to the outside of the package.
すなわち、実装基板をガラスエポキシ材料で構成する場
合は、かかるガラスエポキシ材料それ自体が安価である
と共に、加工も容易であることから、パッケージを安価
にできる利点がある。しかし、この場合は、下記の第１
表、第２表から明らかなように、ガラスエポキシ材料そ
れ自体の熱伝導率がアルミナセラミックやアルミニウム
等に比べて著しく劣るため、半導体素子から発生した熱
を実装基板を介して放熱させることが困難になるという
新たな問題が生ずる。That is, when the mounting substrate is made of a glass epoxy material, the glass epoxy material itself is inexpensive and easy to process, so that there is an advantage that the package can be made inexpensive. However, in this case,
As is clear from Tables and Tables 2, the thermal conductivity of the glass epoxy material itself is significantly inferior to that of alumina ceramic, aluminum, etc., so it is difficult to dissipate the heat generated from the semiconductor element through the mounting substrate. A new problem arises.
第２図は半導体チップで発生した熱の伝導経路を示した
ものであるが、半導体チップ３から発生した熱の一部
は、封止剤（シリコーンゲル）９，ダム８，キャップ１
０を経由してパッケージ外部に逃げ、他の一部は、封止
材９，ダム８，ピン６を経由してパッケージ外部に逃
げ、さらに他の一部は、コネクタワイヤ例えばＡｌワイ
ヤ５，基板配線４，ダム８，キャップ１０ないしピン６
を経由してパッケージ外部に逃げるが、この熱の伝導経
路を考えるときには、ダム８とキャップ１０とピン６と
が放熱に重要な役割を果たしていることが判る。FIG. 2 shows a conduction path of heat generated in the semiconductor chip. A part of the heat generated in the semiconductor chip 3 is a sealant (silicone gel) 9, a dam 8, a cap 1
0 escapes to the outside of the package, another part escapes to the outside of the package via the sealing material 9, the dam 8 and the pin 6, and another part escapes to the connector wire such as the Al wire 5 and the substrate. Wiring 4, dam 8, cap 10 or pin 6
It escapes to the outside of the package via the, but when considering the heat conduction path, it is understood that the dam 8, the cap 10 and the pin 6 play an important role in heat dissipation.
ダム８およびキャップ１１を構成するセラミック材料と
しては、例えば、一般に、気密封止型の半導体装置のキ
ャップを構成するアルミナを焼結して成るアルミナセラ
ミックが使用され、金属材料としては、例えばアルミニ
ウムが使用される。第１表にガラスエポキシとアルミナ
セラミックとアルミニウムとの熱伝導率の比較データ
を、また、第２表にこれら材料による第１図に示すよう
な７２ピン数を有するグリッドアレイタイプのパッケー
ジの熱抵抗の比較データを示した。As the ceramic material forming the dam 8 and the cap 11, for example, an alumina ceramic formed by sintering alumina forming the cap of a hermetically sealed semiconductor device is generally used, and the metal material is, for example, aluminum. used. Table 1 shows the comparison data of thermal conductivity of glass epoxy, alumina ceramic and aluminum, and Table 2 shows the thermal resistance of the grid array type package having 72 pins as shown in Fig. 1 by these materials. The comparative data of
第１表および第２表の結果からダム，キャップをアルミ
ナセラミック，アルミニウムとすることにより低熱抵抗
のパッケージが得られることが判る。 From the results shown in Tables 1 and 2, it can be seen that a package having low thermal resistance can be obtained by using alumina ceramic or aluminum for the dam and cap.
第１図における、半導体素子３は、例えばシリコーン単
結晶基板から成り、周知の技術によって、この半導体素
子（チップ）内には多数の回路素子が形成され、１つの
回路機能を与えている。回路素子は、例えばＣＭＯＳか
ら成り、これらの回路素子によって、例えば論理回路お
よびメモリ回路機能が形成されている。The semiconductor element 3 in FIG. 1 is made of, for example, a silicon single crystal substrate, and a large number of circuit elements are formed in this semiconductor element (chip) by a well-known technique to give one circuit function. The circuit elements are made of, for example, CMOS, and these circuit elements form, for example, a logic circuit and a memory circuit function.
半導体素子３を実装基板１上にマウントする際に使用さ
れる接合材料２やダム８を固着する接合材料７やキャッ
プ１０を取付する接合材料１１には、例えばエポキシ系
樹脂系接着剤またはシリコーン系樹脂接着剤が使用さ
れる。The bonding material 2 used when mounting the semiconductor element 3 on the mounting substrate 1, the bonding material 7 for fixing the dam 8 and the bonding material 11 for mounting the cap 10 are, for example, an epoxy resin adhesive or a silicone resin adhesive. A resin adhesive is used.
基板配線４は、例えば、アルミニウムにより構成され、
例えば周知のプリント配線技術により形成すればよい。The board wiring 4 is made of, for example, aluminum,
For example, it may be formed by a known printed wiring technique.
ピン６は第２図に示すように、半導体基板３に穿設され
たスルーホールを介して上記基板配線４と接続してお
り、このピン７６は半田１２により実装基板１に立設さ
れる。As shown in FIG. 2, the pin 6 is connected to the substrate wiring 4 through a through hole formed in the semiconductor substrate 3, and the pin 76 is erected on the mounting substrate 1 by the solder 12.
本発明によれば、ダムおよびキャップを熱伝導率の良い
セラミック材料または金属材料としたので、半導体素子
から発生した熱が熱伝導の良いダム，キャップを経由し
てパッケージ外部に容易に逃がすことができる。また、
熱伝導の良いダムの直下にピンを配置してその上端をダ
ムの下面に近接させたので、ダム、ピンを経由してパッ
ケージ外部に容易に逃がすこともできる。したがって、
パッケージの熱抵抗を大幅に低減することができた。According to the present invention, since the dam and the cap are made of a ceramic material or a metal material having a good thermal conductivity, the heat generated from the semiconductor element can be easily released to the outside of the package via the dam and the cap having a good thermal conductivity. it can. Also,
Since the pin is arranged directly below the dam having good heat conduction and the upper end of the dam is located close to the lower surface of the dam, it can be easily released to the outside of the package via the dam and the pin. Therefore,
The thermal resistance of the package could be reduced significantly.
また、実装基板を安価な材料であるガラスエポキシ材料
で構成し、かつダムおよびキャップを安価な材料である
アルミナセラミックまたはアルミニウムで構成したこと
により、パッケージの製造コストを大幅に低減すること
ができた。Moreover, the mounting board was made of a glass epoxy material, which is an inexpensive material, and the dam and the cap were made of alumina ceramic or aluminum, which was an inexpensive material, so that the manufacturing cost of the package could be significantly reduced. .
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. Nor.
例えば、前記実施例では実装基板の平面に半導体素子を
搭載する例を示したが実装基板に半導体素子を搭載する
ための溝部を設け、該溝部に半導体素子を搭載してもよ
い。また、前記実施例ではシリコーンゲル封止剤の上部
とキャップの裏面との間に空隙を設けた例を示したが、
該封止剤上部をキャップ裏面に密着させ、放熱性をより
一層高めてもよい。For example, in the above-described embodiment, the example in which the semiconductor element is mounted on the plane of the mounting substrate has been shown, but a groove portion for mounting the semiconductor element may be provided in the mounting substrate, and the semiconductor element may be mounted in the groove portion. Further, in the above embodiment, an example in which a gap is provided between the upper portion of the silicone gel sealant and the back surface of the cap is shown.
The upper part of the sealant may be brought into close contact with the back surface of the cap to further enhance heat dissipation.
本発明はシリコーンゲルを封止剤とし、ダム、キャップ
およびピンを備えている限り、他の各種半導体装置に適
用することが可能である。The present invention can be applied to various other semiconductor devices as long as the silicone gel is used as a sealant and the dam, the cap, and the pin are provided.
第１図は本発明の実施例をす断面図、 第２図は半導体素子から発生した熱の伝導経路を説明す
る本発明実施例要部断面図である。 １……実装基板、２……接合材料、３……半導体素子、
４……基板配線、５……コネクタワイヤ、６……ピン、
７……接合材料、８……ダム、９……シリコーンゲル
（封止剤）、１０……キャップ、１１……接合材料、１
２……半田。FIG. 1 is a sectional view showing an embodiment of the present invention, and FIG. 2 is a sectional view showing an essential portion of an embodiment of the present invention for explaining a conduction path of heat generated from a semiconductor element. 1 ... Mounting board, 2 ... Bonding material, 3 ... Semiconductor element,
4 ... Board wiring, 5 ... Connector wire, 6 ... Pin,
7 ... Bonding material, 8 ... Dam, 9 ... Silicone gel (sealant), 10 ... Cap, 11 ... Bonding material, 1
2 ... Solder.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｚ 8617−4Ｍ (72)発明者 白井 優之 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 榎本 実 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 山田 健雄 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (56)参考文献 特開 昭58−56445（ＪＰ，Ａ) 特開 昭58−71644（ＪＰ，Ａ) 特開 昭58−159355（ＪＰ，Ａ) 特開 昭57−24554（ＪＰ，Ａ) 特開 昭59−84557（ＪＰ，Ａ) 実開 昭56−139253（ＪＰ，Ｕ)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Reference number within the agency FI Technical indication location H01L 23/28 Z 8617-4M (72) Inventor Yuuyuki Shirai 1450, Kamisuimotocho, Kodaira-shi, Tokyo Hitachi, Ltd. Device Development Center (72) Inventor Minoru Enomoto 1450, Josuihoncho, Kodaira-shi, Tokyo Hitachi, Ltd. Device Development Center (72) Inventor, Takeo Yamada 1450, Josuimotocho, Kodaira-shi, Tokyo (56) Reference JP-A-58-56445 (JP, A) JP-A-58-71644 (JP, A) JP-A-58-159355 (JP, A) JP-A-57-24554 (JP, A) JP 59-84557 (JP, A) Actually developed 56-139253 (JP, U)
Claims (1)
立設されて成るガラスエポキシ基板で構成された実装基
板上に半導体素子を搭載し、前記半導体素子を囲むダム
を樹脂接着剤により前記実装基板上に接合し、前記ダム
の内側壁を流れ止めとして前記実装基板上にシリコーン
ゲルを充填して前記半導体素子を封止し、前記実装基板
上に前記ダムを介してキャップを取付けて成る半導体装
置であって、前記ダムおよびキャップをアルミナセラミ
ックまたはアルミニウムにより構成すると共に、前記ピ
ンを前記ダムの直下に配置し、その上端を前記樹脂接着
剤を介して前記ダムの下面に接合したことを特徴とする
半導体装置。1. A semiconductor element is mounted on a mounting substrate composed of a glass epoxy substrate in which a large number of pins are erected so as to penetrate the upper and lower surfaces thereof, and a dam surrounding the semiconductor element is formed by a resin adhesive. Bond on the mounting board, seal the semiconductor element by filling the mounting board with silicone gel with the inner wall of the dam as a flow stop, and attach the cap on the mounting board via the dam. In the semiconductor device, the dam and the cap are made of alumina ceramic or aluminum, the pin is arranged directly below the dam, and the upper end thereof is bonded to the lower surface of the dam via the resin adhesive. A semiconductor device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59149486A JPH0658939B2 (en) | 1984-07-20 | 1984-07-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59149486A JPH0658939B2 (en) | 1984-07-20 | 1984-07-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6129158A JPS6129158A (en) | 1986-02-10 |
| JPH0658939B2 true JPH0658939B2 (en) | 1994-08-03 |
Family
ID=15476203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59149486A Expired - Lifetime JPH0658939B2 (en) | 1984-07-20 | 1984-07-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658939B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916522A (en) * | 1988-04-21 | 1990-04-10 | American Telephone And Telegraph Company , At & T Bell Laboratories | Integrated circuit package using plastic encapsulant |
| JPH02254745A (en) * | 1989-03-28 | 1990-10-15 | Nec Corp | Chip carrier |
| US6092281A (en) * | 1998-08-28 | 2000-07-25 | Amkor Technology, Inc. | Electromagnetic interference shield driver and method |
| US6448635B1 (en) | 1999-08-30 | 2002-09-10 | Amkor Technology, Inc. | Surface acoustical wave flip chip |
| US6614102B1 (en) | 2001-05-04 | 2003-09-02 | Amkor Technology, Inc. | Shielded semiconductor leadframe package |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856445A (en) * | 1981-09-30 | 1983-04-04 | Nec Corp | Multilayer ceramic package |
-
1984
- 1984-07-20 JP JP59149486A patent/JPH0658939B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6129158A (en) | 1986-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005712B1 (en) | High heat sink package | |
| US6534858B2 (en) | Assembly and methods for packaged die on pcb with heat sink encapsulant | |
| JPH0777258B2 (en) | Semiconductor device | |
| US5874783A (en) | Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip | |
| JPH0658939B2 (en) | Semiconductor device | |
| JP2880878B2 (en) | Vertical surface-mount resin-encapsulated semiconductor device | |
| JPH05326625A (en) | LSI packaging structure | |
| JPS60136348A (en) | Semiconductor device | |
| JPH046860A (en) | Semiconductor device | |
| JPS634652A (en) | Semiconductor device | |
| JPS62249462A (en) | Semiconductor device | |
| JPH0529484A (en) | IC chip mounting structure | |
| JP2646994B2 (en) | Pin grid array with heat sink | |
| JPS618959A (en) | Semiconductor device | |
| JPS62194653A (en) | Semiconductor device | |
| JP2758677B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6329960A (en) | Lead frame for resin seal type semiconductor device | |
| JPS60154643A (en) | Semiconductor device | |
| JPS61240664A (en) | Semiconductor device | |
| JPS6089945A (en) | Sealed semiconductor device | |
| JPH05275578A (en) | Semiconductor device | |
| JPH02189959A (en) | Semiconductor device | |
| JPS61125142A (en) | Electronic device | |
| JPH04168753A (en) | Semiconductor device | |
| JPH01171251A (en) | Pin grid array package |