JPH0658942B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH0658942B2 JPH0658942B2 JP23824685A JP23824685A JPH0658942B2 JP H0658942 B2 JPH0658942 B2 JP H0658942B2 JP 23824685 A JP23824685 A JP 23824685A JP 23824685 A JP23824685 A JP 23824685A JP H0658942 B2 JPH0658942 B2 JP H0658942B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- reference voltage
- differential amplifier
- resistor
- phase input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準電圧発生回路に関し、特にＰ型基板を使用
するＣＭＯＳＬＳＩにおける基準電圧発生回路に関す
る。
するＣＭＯＳＬＳＩにおける基準電圧発生回路に関す
る。
従来のこの種の基準電圧発生回路としては、ＭＯＳトラ
ンジスタのしきい値電圧差ΔＶＴを利用するΔＶＴ法、
バイポーラトランジスタのベース・エッミタ電圧ＶBEを
利用するバンドギャップ法、ＭＯＳトランジスタのウィ
ークインバージョン領域の特性を利用するウィークイン
バージョン法等に基づくもの等がある。
ンジスタのしきい値電圧差ΔＶＴを利用するΔＶＴ法、
バイポーラトランジスタのベース・エッミタ電圧ＶBEを
利用するバンドギャップ法、ＭＯＳトランジスタのウィ
ークインバージョン領域の特性を利用するウィークイン
バージョン法等に基づくもの等がある。
第２図はバンドギャップ法を利用した従来の基準電圧発
生回路の一例を示す回路図である。この基準電圧発生回
路は、定電流源11と、ＮＰＮバイポーラトランジスタ12
および13と、ＮＰＮバイポーラトランジスタ13のｎ倍の
エミッタ面積を有するＮＰＮバイポーラトランジスタ14
と、抵抗15〜17とから構成されている。
生回路の一例を示す回路図である。この基準電圧発生回
路は、定電流源11と、ＮＰＮバイポーラトランジスタ12
および13と、ＮＰＮバイポーラトランジスタ13のｎ倍の
エミッタ面積を有するＮＰＮバイポーラトランジスタ14
と、抵抗15〜17とから構成されている。
このような従来の基準電圧発生回路においては、トラン
ジスタ12のベース・エミッタ電圧をＶBE、トランジスタ
13および14のコレクタ電流をそれぞれＩ13およびＩ14、
抵抗15および16の抵抗値をそれぞれＲ15およびＲ16とす
ると、出力端子18の出力電圧Ｖｏは下式のようになる。
ジスタ12のベース・エミッタ電圧をＶBE、トランジスタ
13および14のコレクタ電流をそれぞれＩ13およびＩ14、
抵抗15および16の抵抗値をそれぞれＲ15およびＲ16とす
ると、出力端子18の出力電圧Ｖｏは下式のようになる。
ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは単位
電荷である。
電荷である。
(1)式より∂Ｖｏ／∂Ｔ＝０を満足するようにＲ15，Ｒ
16，Ｉ13，Ｉ14およびｎを選ぶことにより、安定な基準
電圧が得られる。
16，Ｉ13，Ｉ14およびｎを選ぶことにより、安定な基準
電圧が得られる。
上述した従来の基準電圧発生回路は、ΔＶＴ法を利用し
たものはしきい値電圧差ΔＶＴを使用するためにしきい
値の違ったＭＯＳトランジスタが必要となるので、ＬＳ
Ｉの製造工程が増加するという欠点がある。
たものはしきい値電圧差ΔＶＴを使用するためにしきい
値の違ったＭＯＳトランジスタが必要となるので、ＬＳ
Ｉの製造工程が増加するという欠点がある。
また、ウィークインバージョン法を利用した従来の基準
電圧発生回路は、ＭＯＳトランジスタのウィークインバ
ージョン領域の特性を使用するので、製造上のバラツキ
等により基準電圧の安定性が悪いという欠点がある。
電圧発生回路は、ＭＯＳトランジスタのウィークインバ
ージョン領域の特性を使用するので、製造上のバラツキ
等により基準電圧の安定性が悪いという欠点がある。
一方、第２図に示したバンドギャップ法を利用する従来
の基準電圧発生回路は、バイポーラトランジスタが必要
であるが、ＣＭＯＳＬＳＩで得られるバイポーラトラン
ジスタはコレクタ電位が決まってしまうので、簡単な回
路では基準電圧を発生させることができないという欠点
がある。
の基準電圧発生回路は、バイポーラトランジスタが必要
であるが、ＣＭＯＳＬＳＩで得られるバイポーラトラン
ジスタはコレクタ電位が決まってしまうので、簡単な回
路では基準電圧を発生させることができないという欠点
がある。
本発明の目的は、上述の点に鑑み、簡単な回路構成で安
定した基準電圧を得ることができる基準電圧発生回路を
提供することにある。
定した基準電圧を得ることができる基準電圧発生回路を
提供することにある。
本発明の基準電圧発生回路は、出力端子が基準電圧発生
回路の基準電圧出力端子に接続された差動増幅器と、こ
の差動増幅器の出力端子と正相入力端子との間に接続さ
れた第１の抵抗と、エミッタ端子が前記差動増幅器の正
相入力端子に接続されコレクタ端子が接地に接続された
第１のＰＮＰトランジスタと、前記差動増幅器の出力端
子と逆相入力端子との間に接続された第２の抵抗と、前
記差動増幅器の逆相入力端子に一端が接続された第３の
抵抗と、エミッタ端子が前記第３の抵抗の他端に接続さ
れコレクタ端子が接地に接続され前記第１のＰＮＰトラ
ンジスタより大きなエミッタ面積を有する第２のＰＮＰ
トランジスタと、前記差動増幅器の出力端子と前記第１
および第２のＰＮＰトランジスタのベース端子との間に
接続された第４の抵抗と、エミッタ端子が前記第１およ
び第２のＰＮＰトランジスタのベース端子に接続されコ
レクタ端子およびベース端子が接地に接続された第３の
ＰＮＰトランジスタとを有する。
回路の基準電圧出力端子に接続された差動増幅器と、こ
の差動増幅器の出力端子と正相入力端子との間に接続さ
れた第１の抵抗と、エミッタ端子が前記差動増幅器の正
相入力端子に接続されコレクタ端子が接地に接続された
第１のＰＮＰトランジスタと、前記差動増幅器の出力端
子と逆相入力端子との間に接続された第２の抵抗と、前
記差動増幅器の逆相入力端子に一端が接続された第３の
抵抗と、エミッタ端子が前記第３の抵抗の他端に接続さ
れコレクタ端子が接地に接続され前記第１のＰＮＰトラ
ンジスタより大きなエミッタ面積を有する第２のＰＮＰ
トランジスタと、前記差動増幅器の出力端子と前記第１
および第２のＰＮＰトランジスタのベース端子との間に
接続された第４の抵抗と、エミッタ端子が前記第１およ
び第２のＰＮＰトランジスタのベース端子に接続されコ
レクタ端子およびベース端子が接地に接続された第３の
ＰＮＰトランジスタとを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。本実施
例の基準電圧発生回路は、差動増幅器１と、ＰＮＰバイ
ポーラトランジスタ２および３と、ＰＮＰバイポーラト
ランジスタ２のｎ倍のエミッタ面積を有するＰＮＰバイ
ポーラトランジスタ４と、抵抗５〜８とから構成されて
いる。
例の基準電圧発生回路は、差動増幅器１と、ＰＮＰバイ
ポーラトランジスタ２および３と、ＰＮＰバイポーラト
ランジスタ２のｎ倍のエミッタ面積を有するＰＮＰバイ
ポーラトランジスタ４と、抵抗５〜８とから構成されて
いる。
差動増幅器１は、出力端子が基準電圧発生回路の基準電
圧出力端子９に接続されており、この差動増幅器１の出
力端子と正相入力端子との間には抵抗５が接続されてい
る。差動増幅器１の正相入力端子には、ＰＮＰバイポー
ラトランジスタ２のエミッタ端子が接続され、ＰＮＰバ
イポーラトランジスタ２のコレクタ端子は接地に接続さ
れている。差動増幅器１の出力端子と逆相入力端子との
間には抵抗７が接続され、差動増幅器１の逆相入力端子
には抵抗８の一端が接続されている。抵抗８の他端に
は、ＰＮＰバイポーラトランジスタ４のエミッタ端子が
接続され、ＰＮＰバイポーラトランジスタ４のコレクタ
端子は接地に接続されている。差動増幅器１の出力端子
とＰＮＰバイポーラトランジスタ２および４のベース端
子との間には抵抗６が接続され、ＰＮＰバイポーラトラ
ンジスタ２および４のベース端子にはＰＮＰバイポーラ
トランジスタ３のエミッタ端子が接続されている。ＰＮ
Ｐバイポーラトランジスタ３のベース端子およびコレク
タ端子は接地に接続されている。
圧出力端子９に接続されており、この差動増幅器１の出
力端子と正相入力端子との間には抵抗５が接続されてい
る。差動増幅器１の正相入力端子には、ＰＮＰバイポー
ラトランジスタ２のエミッタ端子が接続され、ＰＮＰバ
イポーラトランジスタ２のコレクタ端子は接地に接続さ
れている。差動増幅器１の出力端子と逆相入力端子との
間には抵抗７が接続され、差動増幅器１の逆相入力端子
には抵抗８の一端が接続されている。抵抗８の他端に
は、ＰＮＰバイポーラトランジスタ４のエミッタ端子が
接続され、ＰＮＰバイポーラトランジスタ４のコレクタ
端子は接地に接続されている。差動増幅器１の出力端子
とＰＮＰバイポーラトランジスタ２および４のベース端
子との間には抵抗６が接続され、ＰＮＰバイポーラトラ
ンジスタ２および４のベース端子にはＰＮＰバイポーラ
トランジスタ３のエミッタ端子が接続されている。ＰＮ
Ｐバイポーラトランジスタ３のベース端子およびコレク
タ端子は接地に接続されている。
次に、このように構成された本実施例の基準電圧発生回
路の動作について説明する。
路の動作について説明する。
抵抗５〜８の値をそれぞれR5,R6,R7,R8、ＰＮＰバイポ
ーラトランジスタ２，３，４のベース・エミッタ電圧を
それぞれＶBE2，ＶBE3，ＶBE4、差動増幅器１のゲイン
を無限大とすると、差動増幅器１の出力電圧Ｖｏは下式
のようになる。
ーラトランジスタ２，３，４のベース・エミッタ電圧を
それぞれＶBE2，ＶBE3，ＶBE4、差動増幅器１のゲイン
を無限大とすると、差動増幅器１の出力電圧Ｖｏは下式
のようになる。
(2)式において、ＶBE2，ＶBE3は負の温度係数を持ち、
ＶＴ（＝ｋＴ／ｑ）は正の温度係数を持っているので、
R5,R7,R8およびｎを∂Ｖｏ／∂Ｔ＝０を満たすように選
ぶことにより出力電圧Ｖｏの温度係数を零にすることが
できる。
ＶＴ（＝ｋＴ／ｑ）は正の温度係数を持っているので、
R5,R7,R8およびｎを∂Ｖｏ／∂Ｔ＝０を満たすように選
ぶことにより出力電圧Ｖｏの温度係数を零にすることが
できる。
また、(2)式中に電源電圧に依存する項がないことよ
り、出力電圧Ｖｏは電源電圧の変動に対して安定であ
る。
り、出力電圧Ｖｏは電源電圧の変動に対して安定であ
る。
以上説明したように本発明は、Ｐ型基板を使用するＣＭ
ＯＳＬＳＩにおいて得られるＰＮＰバイポーラトランジ
スタを用い、４つの抵抗の抵抗値およびＰＮＰバイポー
ラトランジスタのエミッタ面積比を選ぶことにより、温
度変動ならびに電源変動に安定な接地基準の電圧を発生
できる効果がある。
ＯＳＬＳＩにおいて得られるＰＮＰバイポーラトランジ
スタを用い、４つの抵抗の抵抗値およびＰＮＰバイポー
ラトランジスタのエミッタ面積比を選ぶことにより、温
度変動ならびに電源変動に安定な接地基準の電圧を発生
できる効果がある。
第１図は本発明の一実施例を示す基準電圧発生回路の回
路図、 第２図は従来の基準電圧発生回路の一例を示す回路図で
ある。 図において、 １……差動増幅器、 ２〜４……ＰＮＰバイポーラトランジスタ、 ５〜８……抵抗、 ９……基準電圧出力端子である。
路図、 第２図は従来の基準電圧発生回路の一例を示す回路図で
ある。 図において、 １……差動増幅器、 ２〜４……ＰＮＰバイポーラトランジスタ、 ５〜８……抵抗、 ９……基準電圧出力端子である。
Claims (1)
- 【請求項１】出力端子が基準電圧発生回路の基準電圧出
力端子に接続された差動増幅器と、 この差動増幅器の出力端子と正相入力端子との間に接続
された第１の抵抗と、 エミッタ端子が前記差動増幅器の正相入力端子に接続さ
れコレクタ端子が接地に接続された第１のＰＮＰトラン
ジスタと、 前記差動増幅器の出力端子と逆相入力端子との間に接続
された第２の抵抗と、 前記差動増幅器の逆相入力端子に一端が接続された第３
の抵抗と、 エミッタ端子が前記第３の抵抗の他端に接続されコレク
タ端子が接地に接続され前記第１のＰＮＰトランジスタ
より大きなエミッタ面積を有する第２のＰＮＰトランジ
スタと、 前記差動増幅器の出力端子と前記第１および第２のＰＮ
Ｐトランジスタのベース端子との間に接続された第４の
抵抗と、 エミッタ端子が前記第１および第２のＰＮＰトランジス
タのベース端子に接続されコレクタ端子およびベース端
子が接地に接続された第３のＰＮＰトランジスタと、 を有することを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23824685A JPH0658942B2 (ja) | 1985-10-23 | 1985-10-23 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23824685A JPH0658942B2 (ja) | 1985-10-23 | 1985-10-23 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6297362A JPS6297362A (ja) | 1987-05-06 |
| JPH0658942B2 true JPH0658942B2 (ja) | 1994-08-03 |
Family
ID=17027318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23824685A Expired - Lifetime JPH0658942B2 (ja) | 1985-10-23 | 1985-10-23 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658942B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107004610B (zh) | 2015-07-23 | 2020-07-17 | 日铁新材料股份有限公司 | 半导体装置用接合线 |
-
1985
- 1985-10-23 JP JP23824685A patent/JPH0658942B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6297362A (ja) | 1987-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPH0153807B2 (ja) | ||
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JPS6326895B2 (ja) | ||
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH0658942B2 (ja) | 基準電圧発生回路 | |
| JPS6154286B2 (ja) | ||
| JP2002108467A (ja) | 定電圧出力回路 | |
| JPH04290B2 (ja) | ||
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JPH036020Y2 (ja) | ||
| JPS643371B2 (ja) | ||
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPH0435775Y2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 | |
| JPS645369Y2 (ja) | ||
| EP0864957A2 (en) | Constant voltage output circuit | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JP3036084B2 (ja) | 定電圧回路 |