JPH0658966B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH0658966B2 JPH0658966B2 JP57082651A JP8265182A JPH0658966B2 JP H0658966 B2 JPH0658966 B2 JP H0658966B2 JP 57082651 A JP57082651 A JP 57082651A JP 8265182 A JP8265182 A JP 8265182A JP H0658966 B2 JPH0658966 B2 JP H0658966B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer region
- polycrystalline silicon
- semiconductor
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
- H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
- H10F77/164—Polycrystalline semiconductors
- H10F77/1642—Polycrystalline semiconductors including only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像読取用としての、長尺化一次元フォトセ
ンサや大面積化二次元フォトセンサ等の画像読取装置の
走査回路部、或いは液晶（ＬＣと略記する）や、エレク
トロクローミー材料（ＥＣと略記する）或いはエレクト
ロルミネッセンス材料（ＥＬと略記する）を利用した画
像表示デバイスの駆動回路部に用いられる半導体素子に
関し、特に、多結晶シリコン薄膜半導体層でその主要部
を構成した電界効果型トランジスタを具備する半導体素
子に関する。
ンサや大面積化二次元フォトセンサ等の画像読取装置の
走査回路部、或いは液晶（ＬＣと略記する）や、エレク
トロクローミー材料（ＥＣと略記する）或いはエレクト
ロルミネッセンス材料（ＥＬと略記する）を利用した画
像表示デバイスの駆動回路部に用いられる半導体素子に
関し、特に、多結晶シリコン薄膜半導体層でその主要部
を構成した電界効果型トランジスタを具備する半導体素
子に関する。
シリコン薄膜は、より高速化、より高機能化された大型
の画像読取装置や画像表示装置の実現から、非晶質であ
るよりも多結晶であることが望まれている。その理由の
１つとして上記の如きの高速、高機能の読取装置の走査
回路部や画像表示装置の駆動回路部を形成するための素
材となるシリコン薄膜の性能を表わす値として例えば薄
膜トランジスタ（ＴＦＴ）の実効キャリア移動度（ｅｆ
ｆｅｃｔｉｖｅ ｃａｒｒｉｅｒｍｏｂｉｌｉｔｙ）μ
ｅｆｆとしては、大きいことが要求されるが、通常の放
電分解法で得られる非晶質シリコン薄膜においては精々
０．１cm2／Ｖ・ｓｅｃ程度であって、単結晶シリコン
で作成したＭＯＳ型トランジスタに較べて遥かに劣り、
所望の要求を満たすものではないことが挙げられる。こ
の移動度μｅｆｆの小ささは、１つには非晶質シリコン
薄膜個有の特性であるＨａｌｌ移動度が小さいことか
ら、非晶質シリコン薄膜は薄膜作成上の容易さと生産コ
ストの安価を生かし切れないという不都合さを内在して
いる。又、非晶質シリコンは本質的に経時変化が内在し
ていて単結晶に比べて劣る。
の画像読取装置や画像表示装置の実現から、非晶質であ
るよりも多結晶であることが望まれている。その理由の
１つとして上記の如きの高速、高機能の読取装置の走査
回路部や画像表示装置の駆動回路部を形成するための素
材となるシリコン薄膜の性能を表わす値として例えば薄
膜トランジスタ（ＴＦＴ）の実効キャリア移動度（ｅｆ
ｆｅｃｔｉｖｅ ｃａｒｒｉｅｒｍｏｂｉｌｉｔｙ）μ
ｅｆｆとしては、大きいことが要求されるが、通常の放
電分解法で得られる非晶質シリコン薄膜においては精々
０．１cm2／Ｖ・ｓｅｃ程度であって、単結晶シリコン
で作成したＭＯＳ型トランジスタに較べて遥かに劣り、
所望の要求を満たすものではないことが挙げられる。こ
の移動度μｅｆｆの小ささは、１つには非晶質シリコン
薄膜個有の特性であるＨａｌｌ移動度が小さいことか
ら、非晶質シリコン薄膜は薄膜作成上の容易さと生産コ
ストの安価を生かし切れないという不都合さを内在して
いる。又、非晶質シリコンは本質的に経時変化が内在し
ていて単結晶に比べて劣る。
これに対して、多結晶シリコン薄膜は、実際に測定され
たデータからも非晶質シリコン薄膜に比べてＨａｌｌ移
動度自体が大きく、薄膜トランジスタにしたときのその
移動度μｅｆｆを遥かに大きく、理論的には現在得られ
ている値よりも、更に大きな値の移動度μｅｆｆを有す
るものが作成され得る可能性を有している。又、経時変
化に関しても安定であることが期待される。
たデータからも非晶質シリコン薄膜に比べてＨａｌｌ移
動度自体が大きく、薄膜トランジスタにしたときのその
移動度μｅｆｆを遥かに大きく、理論的には現在得られ
ている値よりも、更に大きな値の移動度μｅｆｆを有す
るものが作成され得る可能性を有している。又、経時変
化に関しても安定であることが期待される。
多晶質シリコン薄膜を所定の基板上に大面積に亘って作
成する方法としては、 ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒ
ｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ）法、ＩＰ（Ｉｏｎ Ｐｌａｔｉｎ
ｇ）法、ＧＤ（Ｇｌｏｗ Ｄｉｓｃｈａｒｇｅ）法等が
知られている。
成する方法としては、 ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒ
ｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｃｕｌａｒ Ｂｅａｍ
Ｅｐｉｔａｘｙ）法、ＩＰ（Ｉｏｎ Ｐｌａｔｉｎ
ｇ）法、ＧＤ（Ｇｌｏｗ Ｄｉｓｃｈａｒｇｅ）法等が
知られている。
いずれの方法においても、基板温度は異なるが大面積の
基板の上に多結晶シリコン薄膜が作製できることが知ら
れている。
基板の上に多結晶シリコン薄膜が作製できることが知ら
れている。
しかしながら、従来、これらの方法によって作製された
多結晶シリコン薄膜半導体層で主要部を構成した半導体
素子或いは半導体デバイスが所望された特性及び信頼性
を充分発揮できないのが現状であった。
多結晶シリコン薄膜半導体層で主要部を構成した半導体
素子或いは半導体デバイスが所望された特性及び信頼性
を充分発揮できないのが現状であった。
本発明は上記諸点に鑑み成されたもので、従来の諸問題
を解決した半導体素子を提供することを主たる目的とす
る。
を解決した半導体素子を提供することを主たる目的とす
る。
本発明の別の目的は、優れた半導体特性と、高い信頼性
を有する半導体素子を提供することでもある。
を有する半導体素子を提供することでもある。
本発明の半導体素子は、炭素、硫黄、窒素、酸素の中か
ら選択される少なくとも１つを構成要素として含有する
多結晶シリコン半導体層で、その主要部を構成したこと
を特徴とする。
ら選択される少なくとも１つを構成要素として含有する
多結晶シリコン半導体層で、その主要部を構成したこと
を特徴とする。
上述した目的を達成する為の構成は、チャンネル領域と
なる半導体層領域と、オーミックコンタクト層領域を介
して接続されたソース及びドレイン電極と、前記チャン
ネル領域に対してゲート絶縁膜を介して設けられたゲー
ト電極と、を有する電界効果型トランジスタを具備する
半導体素子において、前記半導体層領域は、炭素を０．
０１乃至１０ａｔｏｍｉｃ％含有し且つ水素０．０１乃
至３ａｔｏｍｉｃ％含有する多結晶シリコンから形成さ
れるとともに、該半導体層領域の平均結晶粒径が２００
Å以上であり、該半導体層領域の表面凹凸の最大が８０
０Å以下であることを特徴とする半導体素子とするか、
前記半導体層領域は、硫黄を０．０３乃至５ａｔｏｍｉ
ｃ％含有し且つ水素を０．０１乃至３ａｔｏｍｉｃ％含
有する多結晶シリコンから形成されるとともに、該半導
体層領域の平均結晶粒径が２００Å以上であり、該半導
体層領域の表面凹凸の最大が８００Å以下であることを
特徴とする半導体素子とするか、前記半導体層領域は、
窒素を０．０１乃至５ａｔｏｍｉｃ％含有し且つ水素を
０．０１乃至３ａｔｏｍｉｃ％含有する多結晶シリコン
から形成されるとともに、該半導体層領域の平均結晶粒
径が２００Å以上であり、該半導体層領域の表面凹凸の
最大が８００Å以下であることを特徴とする半導体素子
とするか、前記半導体層領域は、酸素を０．０３乃至
５．１ａｔｏｍｉｃ％含有し且つ水素を０．０１乃至３
ａｔｏｍｉｃ％含有する多結晶シリコンから形成される
とともに、該半導体層領域の平均結晶粒径が２００Å以
上であり、該半導体層領域の表面凹凸の最大が８００Å
以下であることを特徴とする半導体素子とするか、のい
ずれかの構成を採ることにより達成される。
なる半導体層領域と、オーミックコンタクト層領域を介
して接続されたソース及びドレイン電極と、前記チャン
ネル領域に対してゲート絶縁膜を介して設けられたゲー
ト電極と、を有する電界効果型トランジスタを具備する
半導体素子において、前記半導体層領域は、炭素を０．
０１乃至１０ａｔｏｍｉｃ％含有し且つ水素０．０１乃
至３ａｔｏｍｉｃ％含有する多結晶シリコンから形成さ
れるとともに、該半導体層領域の平均結晶粒径が２００
Å以上であり、該半導体層領域の表面凹凸の最大が８０
０Å以下であることを特徴とする半導体素子とするか、
前記半導体層領域は、硫黄を０．０３乃至５ａｔｏｍｉ
ｃ％含有し且つ水素を０．０１乃至３ａｔｏｍｉｃ％含
有する多結晶シリコンから形成されるとともに、該半導
体層領域の平均結晶粒径が２００Å以上であり、該半導
体層領域の表面凹凸の最大が８００Å以下であることを
特徴とする半導体素子とするか、前記半導体層領域は、
窒素を０．０１乃至５ａｔｏｍｉｃ％含有し且つ水素を
０．０１乃至３ａｔｏｍｉｃ％含有する多結晶シリコン
から形成されるとともに、該半導体層領域の平均結晶粒
径が２００Å以上であり、該半導体層領域の表面凹凸の
最大が８００Å以下であることを特徴とする半導体素子
とするか、前記半導体層領域は、酸素を０．０３乃至
５．１ａｔｏｍｉｃ％含有し且つ水素を０．０１乃至３
ａｔｏｍｉｃ％含有する多結晶シリコンから形成される
とともに、該半導体層領域の平均結晶粒径が２００Å以
上であり、該半導体層領域の表面凹凸の最大が８００Å
以下であることを特徴とする半導体素子とするか、のい
ずれかの構成を採ることにより達成される。
数多くの実験結果から上記の様な構成とすることによっ
て、高移動度をもち、スイッチング特性の良好な、優れ
た半導体特性と高い信頼性を有する半導体素子と成り得
るのである。
て、高移動度をもち、スイッチング特性の良好な、優れ
た半導体特性と高い信頼性を有する半導体素子と成り得
るのである。
本発明の半導体素子における多結晶シリコン半導体層に
は、前述した含有量の範囲内で炭素、硫黄、窒素、酸素
の中から選択されたものを含むものである。これ等の中
から選択されるのは２種以上であっても良い。
は、前述した含有量の範囲内で炭素、硫黄、窒素、酸素
の中から選択されたものを含むものである。これ等の中
から選択されるのは２種以上であっても良い。
即ち、本発明の半導体素子における多結晶シリコン半導
体層中に炭素が含有される場合は炭素の量は０．０１〜
１０ａｔｏｍｉｃ％であることが望ましい。
体層中に炭素が含有される場合は炭素の量は０．０１〜
１０ａｔｏｍｉｃ％であることが望ましい。
また、本発明の半導体素子における多結晶シリコン半導
体層中に硫黄が含有される場合は硫黄の量は０．０３〜
５ａｔｏｍｉｃ％であることが望ましい。
体層中に硫黄が含有される場合は硫黄の量は０．０３〜
５ａｔｏｍｉｃ％であることが望ましい。
あるいは、本発明の半導体素子における多結晶シリコン
半導体層中に窒素が含有される場合は窒素の量は０．０
１〜５ａｔｏｍｉｃ％であることが望ましい。
半導体層中に窒素が含有される場合は窒素の量は０．０
１〜５ａｔｏｍｉｃ％であることが望ましい。
又、本発明の半導体素子における多結晶シリコン半導体
層中に酸素が含有される場合は酸素の量は０．０３〜
５．１ａｔｏｍｉｃ％であることが望ましい。
層中に酸素が含有される場合は酸素の量は０．０３〜
５．１ａｔｏｍｉｃ％であることが望ましい。
そして、上記条件を満たしつつ本発明の半導体素子にお
ける多結晶シリコン半導体層中には水素原子を０．０１
〜３ａｔｏｍｉｃ％含有させる。
ける多結晶シリコン半導体層中には水素原子を０．０１
〜３ａｔｏｍｉｃ％含有させる。
更には、形成される半導体層の層表面の凹凸の最大が実
質的に８００Å以下とし、且つ、該半導体層を構成する
多結晶シリコンとして平均結晶粒径が２００Å以上のも
のを用いる。
質的に８００Å以下とし、且つ、該半導体層を構成する
多結晶シリコンとして平均結晶粒径が２００Å以上のも
のを用いる。
これ等の上記条件を満たすことによって、従来例に較
べ、より高い比抵抗（ρ）より小さい光学吸収係数
（α）を有する多結晶シリコン半導体層が所望の基板上
に形成され、より広範囲の分野に渡る半導体素子への応
用が充分可能となる。
べ、より高い比抵抗（ρ）より小さい光学吸収係数
（α）を有する多結晶シリコン半導体層が所望の基板上
に形成され、より広範囲の分野に渡る半導体素子への応
用が充分可能となる。
例えば、従来法に従って作成された多結晶シリコン薄膜
を用いてｎチャネル型電界効果薄膜トランジスタ（ＦＥ
−ＴＦＴ）を作成した場合、ゲート電圧を充分低くして
いるにも拘らず、この状態のドレイン電流（Ｉｏｆｆ）
が、ゲート電圧が充分高い状態のドレイン電流（Ｉｏ
ｎ）に較べて、充分小さくならない場合が度々起こるの
が、本発明の半導体素子においてはほとんど生じない。
を用いてｎチャネル型電界効果薄膜トランジスタ（ＦＥ
−ＴＦＴ）を作成した場合、ゲート電圧を充分低くして
いるにも拘らず、この状態のドレイン電流（Ｉｏｆｆ）
が、ゲート電圧が充分高い状態のドレイン電流（Ｉｏ
ｎ）に較べて、充分小さくならない場合が度々起こるの
が、本発明の半導体素子においてはほとんど生じない。
又、読取装置の読取部と走査回路部や画像表示装置の画
像表示部と駆動回路部とを一体化構成とし、走査回路部
や駆動回路部の主要部を本発明の半導体素子で構成する
場合、これ等の回路部は外部からの光に晒される機会が
多いが、本発明の半導体素子の場合には、半導体層の光
吸収係数が著しく小さいので、この様な問題は実用上殆
ど無視することが出来、優れた回路特性を有する回路部
を得ることが出来る。
像表示部と駆動回路部とを一体化構成とし、走査回路部
や駆動回路部の主要部を本発明の半導体素子で構成する
場合、これ等の回路部は外部からの光に晒される機会が
多いが、本発明の半導体素子の場合には、半導体層の光
吸収係数が著しく小さいので、この様な問題は実用上殆
ど無視することが出来、優れた回路特性を有する回路部
を得ることが出来る。
更には、数多くの実験により、弗酸（５０ｖｏｌ％水溶
液）・硝酸（ｄ＝１．３８、６０ｖｏｌ％水溶液）・氷
酢酸から成り、それ等の混合比が１：３：６であるエッ
チング液によるエッチング速度が２０Å／ｓｅｃ以下の
特性を有する様に半導体層を形成するのが望ましいこと
が判明した。或いは、同様に、Ｘ線回折パターン又は電
子線回折パターンによる（２２０）の回折強度の割合が
全回折強度に対して３０％以上であるのが好ましいこと
も判明している。
液）・硝酸（ｄ＝１．３８、６０ｖｏｌ％水溶液）・氷
酢酸から成り、それ等の混合比が１：３：６であるエッ
チング液によるエッチング速度が２０Å／ｓｅｃ以下の
特性を有する様に半導体層を形成するのが望ましいこと
が判明した。或いは、同様に、Ｘ線回折パターン又は電
子線回折パターンによる（２２０）の回折強度の割合が
全回折強度に対して３０％以上であるのが好ましいこと
も判明している。
本発明の半導体素子の主要部を構成する多結晶シリコン
半導体層は、水素や、Ｈｅ、Ａｒ、Ｋｒ等の稀ガス等で
所望濃度に稀釈されたＳｉＨ4、Ｓｉ2Ｈ6、Ｓｉ3Ｈ8、
Ｓｉ4Ｈ10等のシランガスと同時に、形成される半導体
層中に含ませるべき原子を供給する各種の原料ガスを層
形成用の真空堆積室中に流して、グロー放電分解を行わ
せることによって所望の基板上に形成される。
半導体層は、水素や、Ｈｅ、Ａｒ、Ｋｒ等の稀ガス等で
所望濃度に稀釈されたＳｉＨ4、Ｓｉ2Ｈ6、Ｓｉ3Ｈ8、
Ｓｉ4Ｈ10等のシランガスと同時に、形成される半導体
層中に含ませるべき原子を供給する各種の原料ガスを層
形成用の真空堆積室中に流して、グロー放電分解を行わ
せることによって所望の基板上に形成される。
例えば、炭素を形成される半導体層中に含有させるに
は、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、プロパン
（Ｃ3Ｈ8）、エチレン（Ｃ2Ｈ6）等の炭化水素を初めと
して、炭化弗素（ＣＦ4）、テトラメチルシラン〔（Ｃ
Ｈ5）4Ｓｉ〕、テトラエチルシラン〔（Ｃ2Ｈ5）4Ｓ
ｉ〕等を、又、硫黄を含有させるには、硫黄水素（Ｈ
Ｓ）、六弗化硫黄（ＳＦ6）等を、酸素を含有させるに
は、酸素（Ｏ2）、水（Ｈ2Ｏ）等を、窒素を含有させる
には、窒素（Ｎ2）、アンモニア（ＮＨ5）等を、各々、
原料ガスとして用いることが出来る。
は、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、プロパン
（Ｃ3Ｈ8）、エチレン（Ｃ2Ｈ6）等の炭化水素を初めと
して、炭化弗素（ＣＦ4）、テトラメチルシラン〔（Ｃ
Ｈ5）4Ｓｉ〕、テトラエチルシラン〔（Ｃ2Ｈ5）4Ｓ
ｉ〕等を、又、硫黄を含有させるには、硫黄水素（Ｈ
Ｓ）、六弗化硫黄（ＳＦ6）等を、酸素を含有させるに
は、酸素（Ｏ2）、水（Ｈ2Ｏ）等を、窒素を含有させる
には、窒素（Ｎ2）、アンモニア（ＮＨ5）等を、各々、
原料ガスとして用いることが出来る。
多結晶シリコン半導体層をスパッタリング法によって作
成する場合には、シリコンターゲットと共に、形成され
る半導体層中に含有させるべき原子を構成要素として含
むターゲットを用いる方法（共スバッタリング法）、シ
リコンターゲットをスパッタリングする際に前記した各
種ガスの中より所望に従って選択される原料ガスを導入
してスパッタリングする方法（反応性スパッタリング
法）等が挙げられる。
成する場合には、シリコンターゲットと共に、形成され
る半導体層中に含有させるべき原子を構成要素として含
むターゲットを用いる方法（共スバッタリング法）、シ
リコンターゲットをスパッタリングする際に前記した各
種ガスの中より所望に従って選択される原料ガスを導入
してスパッタリングする方法（反応性スパッタリング
法）等が挙げられる。
本発明において特定する多結晶シリコン半導体層中に含
まれている各種原子の量の測定は、炭素及び硫黄につい
ては、金属中炭素、硫黄同時分析装置（Ｌｅｃｏ社ＣＳ
−４６型）、酸素及び窒素については金属中酸素・窒素
同時分析装置（Ｌｅｃｏ社ＴＣ−３６型）を用いて行っ
た。試料は白金基板上に、約１０mg分のシリコン半導体
層を堆積させ、これを分析装置ホルダー中に装填し、元
素重量を測定し層中に含まれる原子の濃度をａｔｏｍｉ
ｃ％で算出した。
まれている各種原子の量の測定は、炭素及び硫黄につい
ては、金属中炭素、硫黄同時分析装置（Ｌｅｃｏ社ＣＳ
−４６型）、酸素及び窒素については金属中酸素・窒素
同時分析装置（Ｌｅｃｏ社ＴＣ−３６型）を用いて行っ
た。試料は白金基板上に、約１０mg分のシリコン半導体
層を堆積させ、これを分析装置ホルダー中に装填し、元
素重量を測定し層中に含まれる原子の濃度をａｔｏｍｉ
ｃ％で算出した。
又、形成した薄膜半導体層が多結晶であることは電子顕
微鏡（日本電子社製ＪＥＭ−１００Ｕ型）の電子回折パ
ターンがリング状あるいは、ぼやけたスポット状となる
ことで確認した。
微鏡（日本電子社製ＪＥＭ−１００Ｕ型）の電子回折パ
ターンがリング状あるいは、ぼやけたスポット状となる
ことで確認した。
又、薄膜状の半導体層の光学吸収係数（α）は、自記分
光光度計（日立製３２３型）を用いて測定した。非晶質
シリコン薄膜においてはしばしば （ｈνは測定光のエネルギー）プロットの直線部分を外
挿し横軸と交差した点から光学吸収端Ｅ。を求めるが、
本発明によって作製したサンプルでは明確な外挿値が求
められないため、λ-＝５５０ｎｍにおけるαの値（α
（５５０）と略記）を代表値とした。
光光度計（日立製３２３型）を用いて測定した。非晶質
シリコン薄膜においてはしばしば （ｈνは測定光のエネルギー）プロットの直線部分を外
挿し横軸と交差した点から光学吸収端Ｅ。を求めるが、
本発明によって作製したサンプルでは明確な外挿値が求
められないため、λ-＝５５０ｎｍにおけるαの値（α
（５５０）と略記）を代表値とした。
次に本発明の半導体素子の一例としてのＴＦＴの作製プ
ロセスについて、第１図に従って説明する。このＴＦＴ
は半導体層１０１、電極層１０７、オーミックコンタク
ト層１０３、１０４、絶縁層１０５からなる電界効果ト
ランジスタで、半導体層１０１に隣接しオーミックなコ
ンタクトが形成されているソース電極１０８、ドレイン
電極１０９間に電圧を印加し、そこを流れる電流を絶縁
層１０５を介して設けたゲート電極１１０にかけるバイ
アス電圧により変調される（第１図の工程（ｇ）に構造
が示される）。まず基板１００の洗浄を行った後、多結
晶シリコン薄膜半導体層１０１をその上に堆積させる
〔工程（ａ）〕。堆積法の詳細については各実施例の所
で述べる。その後オーミック層としてｎ＋（Ｐ−ｄｏｐ
ｅｄシリコン）層１０２を堆積し、ソース、ドレインを
エッチングにより形成した〔工程（ｃ）〕後、絶縁層１
０５をその上に堆積させる〔工程（ａ）〕。絶縁層は、
ＣＶＤ、ＬＰＣＶＤで形成されるシリコンナイトライ
ド、ＳｉＯ2、Ａｌ2Ｏ5等の材料で構成される。
ロセスについて、第１図に従って説明する。このＴＦＴ
は半導体層１０１、電極層１０７、オーミックコンタク
ト層１０３、１０４、絶縁層１０５からなる電界効果ト
ランジスタで、半導体層１０１に隣接しオーミックなコ
ンタクトが形成されているソース電極１０８、ドレイン
電極１０９間に電圧を印加し、そこを流れる電流を絶縁
層１０５を介して設けたゲート電極１１０にかけるバイ
アス電圧により変調される（第１図の工程（ｇ）に構造
が示される）。まず基板１００の洗浄を行った後、多結
晶シリコン薄膜半導体層１０１をその上に堆積させる
〔工程（ａ）〕。堆積法の詳細については各実施例の所
で述べる。その後オーミック層としてｎ＋（Ｐ−ｄｏｐ
ｅｄシリコン）層１０２を堆積し、ソース、ドレインを
エッチングにより形成した〔工程（ｃ）〕後、絶縁層１
０５をその上に堆積させる〔工程（ａ）〕。絶縁層は、
ＣＶＤ、ＬＰＣＶＤで形成されるシリコンナイトライ
ド、ＳｉＯ2、Ａｌ2Ｏ5等の材料で構成される。
次にソース、ドレインの電極用コンタクトホール１０６
をあけ〔工程（ｅ）〕て、上部電極ゲート、ソース、ド
レインを配線して〔工程（ｆ）及び（ｇ）〕完成する。
をあけ〔工程（ｅ）〕て、上部電極ゲート、ソース、ド
レインを配線して〔工程（ｆ）及び（ｇ）〕完成する。
本発明の多結晶シリコン薄膜トランジスターの安定性を
判断する経時変化の測定に関しては次のような方法によ
って行った。
判断する経時変化の測定に関しては次のような方法によ
って行った。
第２図に示す構造のＴＦＴを作製しゲート２０１にゲー
ト電圧ＶG＝４０Ｖ、ソース２０３とドレイン２０２間
にドレイン電圧ＶD＝４０Ｖを印加しソース２０３とド
レイン間に流れるドレイン電極ＩDをエレクトロメータ
ー２０８（Keithley610Ｃエレクトロメーター）により
測定し、ドレイン電流の時間的変化を測定した。経時変
化率は、５００時間の連続動作後のドレイン電流の変動
量を初期ドレイン電流で割りそれを１００倍し％表示で
表わした。
ト電圧ＶG＝４０Ｖ、ソース２０３とドレイン２０２間
にドレイン電圧ＶD＝４０Ｖを印加しソース２０３とド
レイン間に流れるドレイン電極ＩDをエレクトロメータ
ー２０８（Keithley610Ｃエレクトロメーター）により
測定し、ドレイン電流の時間的変化を測定した。経時変
化率は、５００時間の連続動作後のドレイン電流の変動
量を初期ドレイン電流で割りそれを１００倍し％表示で
表わした。
ＴＦＴの閾値電圧は、ＭＯＳＦＥＴで通常行われている における直線部分を外挿し横軸と交差した点によって定
義した。経時変化前と後のＶTHの変化も同時にしらべ、
変化量をボルトで表示した。
義した。経時変化前と後のＶTHの変化も同時にしらべ、
変化量をボルトで表示した。
次に本発明の実施例について述べる。
〔実施例１〕 本実施例は、多結晶シリコン薄膜をグロー放電分解法で
基板上に形成し、それを用いてＴＦＴを作成したもの
で、多結晶シリコン薄膜の形成は第３図に示した装置を
用いたものである。基板３００はコーニングガラス＃７
０５９（０．５mm厚）を用いた。
基板上に形成し、それを用いてＴＦＴを作成したもの
で、多結晶シリコン薄膜の形成は第３図に示した装置を
用いたものである。基板３００はコーニングガラス＃７
０５９（０．５mm厚）を用いた。
先ず基板３００を洗浄した後ＨＦ／ＨＮＯ3／ＣＨ3ＣＯ
ＯＨの混合液でその表面を軽くエッチングし、乾燥した
後真空ベルジャー堆積室３０１内のアノード側においた
基板加熱ホルダー（面積４５２cm2）３０２に装着し
た。
ＯＨの混合液でその表面を軽くエッチングし、乾燥した
後真空ベルジャー堆積室３０１内のアノード側においた
基板加熱ホルダー（面積４５２cm2）３０２に装着し
た。
その後ベルジャー３０１を拡散ポンプ３０９でバックグ
ランド真空度２．０×１０-7Ｔｏｒｒ以下まで排気を行
った。このとき、この真空度が悪いと反応性ガスが有効
に膜析出に働かないばかりか膜の特性の再現性が失われ
るので注意を要した。次にＴｓを上げて基板３００の温
度を５００℃に保持した（基板温度は熱電対３０３で監
視する）。次に、Ｈ2ガスをマスフローコントローラー
３０８で制御しながらベルジャー３０１内に導入して基
板３００表面をクリーニングした後、反応性気体を導入
する様にした。基板温度Ｔｓは３５０℃に設定した。放
電時のベルジャー３０１内の圧力は０．２Ｔｏｒｒに保
持した。
ランド真空度２．０×１０-7Ｔｏｒｒ以下まで排気を行
った。このとき、この真空度が悪いと反応性ガスが有効
に膜析出に働かないばかりか膜の特性の再現性が失われ
るので注意を要した。次にＴｓを上げて基板３００の温
度を５００℃に保持した（基板温度は熱電対３０３で監
視する）。次に、Ｈ2ガスをマスフローコントローラー
３０８で制御しながらベルジャー３０１内に導入して基
板３００表面をクリーニングした後、反応性気体を導入
する様にした。基板温度Ｔｓは３５０℃に設定した。放
電時のベルジャー３０１内の圧力は０．２Ｔｏｒｒに保
持した。
本実施例においては、導入する反応性気体としては取扱
いの容易なＨ2ガスで３ｖｏｌ％に稀釈したＳｉＨ4ガス
（「ＳｉＨ4（３）／Ｈ2」と略記する）及び同じくＨ2
ガスで０．５ｖｏｌ％に稀釈したメタン（ＣＨ4）ガス
（「ＣＨ4（０．５）／Ｈ2」と略記する。）を用いた。
ガス流量は各々５ＳＣＣＭになるようにマスフローコン
トローラー３０４、及び３０７でコントロールして導入
した。ベルジャー３０１内の圧力はベルジャー３０１の
排気側の圧力調整バルブ３１０を調節し、絶体圧力計３
１２を用いて所望の圧力に設定した。ベルジャー３０１
内の圧力が安定した後、カソード電極３１３に１３．５
６ＭＨｚの高周波電界を電源３１４によって加え、グロ
ー放電を開始させた。このときの電圧は０．７ＫＶ、電
流は６０ｍＡ、ＲＦ放電パワーは２０Ｗであった。この
条件で、放電を３０分間接続し、多結晶シリコン膜の形
成を終え、放電を中止させて原料ガスの流入も中止させ
た。次に基板温度を１８０℃まで下げて保持して次のプ
ロセスに備えた。形成された膜の膜厚は３０００Åでそ
の均一性は円形リング型吹き出し口を用いた場合には、
３インチ×３インチの基板の大きさに対して±１０％内
に取っていた。
いの容易なＨ2ガスで３ｖｏｌ％に稀釈したＳｉＨ4ガス
（「ＳｉＨ4（３）／Ｈ2」と略記する）及び同じくＨ2
ガスで０．５ｖｏｌ％に稀釈したメタン（ＣＨ4）ガス
（「ＣＨ4（０．５）／Ｈ2」と略記する。）を用いた。
ガス流量は各々５ＳＣＣＭになるようにマスフローコン
トローラー３０４、及び３０７でコントロールして導入
した。ベルジャー３０１内の圧力はベルジャー３０１の
排気側の圧力調整バルブ３１０を調節し、絶体圧力計３
１２を用いて所望の圧力に設定した。ベルジャー３０１
内の圧力が安定した後、カソード電極３１３に１３．５
６ＭＨｚの高周波電界を電源３１４によって加え、グロ
ー放電を開始させた。このときの電圧は０．７ＫＶ、電
流は６０ｍＡ、ＲＦ放電パワーは２０Ｗであった。この
条件で、放電を３０分間接続し、多結晶シリコン膜の形
成を終え、放電を中止させて原料ガスの流入も中止させ
た。次に基板温度を１８０℃まで下げて保持して次のプ
ロセスに備えた。形成された膜の膜厚は３０００Åでそ
の均一性は円形リング型吹き出し口を用いた場合には、
３インチ×３インチの基板の大きさに対して±１０％内
に取っていた。
また、この多結晶シリコン膜はｎ型で、平均結晶粒径は
２００Å以上あり、その表面の凹凸の最大は８００Å以
下であった。抵抗値は１０8Ω・cmであった。次にこ
の膜を使って、第１図に示す工程に従って薄膜トランジ
スタ（ＴＦＴ）を作成した。ＴＦＴのソース・ドレイン
のオーミックコンタクトを良好にせしめるために基板温
度は１８０℃に保った状態で、ｎ＋シリコン層の形成を
次のようにして行った。水素ガスで１００ｖｏｌｐｐｍ
に稀釈されたＰＨ8ガス（「ＰＨ5（１００ｐｐｍ）／Ｈ
2」と略記する）を、Ｈ2で１０ｖｏｌ％稀釈されたＳｉ
Ｈ4（「ＳｉＨ4（１０）／Ｈ2」と略記する）ガスに対
して、ｍｏｌ比にして５×１０-3の割合でベルジャー３
０１内に流入させ、ベルジャー３０１内の圧力を０．１
２Ｔｏｒｒに調整してグロー放電を行いＰのドープされ
たｎ＋層１０２を５００Åの厚さに形成した〔工程
（ｂ）〕。
２００Å以上あり、その表面の凹凸の最大は８００Å以
下であった。抵抗値は１０8Ω・cmであった。次にこ
の膜を使って、第１図に示す工程に従って薄膜トランジ
スタ（ＴＦＴ）を作成した。ＴＦＴのソース・ドレイン
のオーミックコンタクトを良好にせしめるために基板温
度は１８０℃に保った状態で、ｎ＋シリコン層の形成を
次のようにして行った。水素ガスで１００ｖｏｌｐｐｍ
に稀釈されたＰＨ8ガス（「ＰＨ5（１００ｐｐｍ）／Ｈ
2」と略記する）を、Ｈ2で１０ｖｏｌ％稀釈されたＳｉ
Ｈ4（「ＳｉＨ4（１０）／Ｈ2」と略記する）ガスに対
して、ｍｏｌ比にして５×１０-3の割合でベルジャー３
０１内に流入させ、ベルジャー３０１内の圧力を０．１
２Ｔｏｒｒに調整してグロー放電を行いＰのドープされ
たｎ＋層１０２を５００Åの厚さに形成した〔工程
（ｂ）〕。
次にＡｌを蒸着し、その後、工程（ｃ）のようにフォト
エッチングによりＡｌおよびｎ＋層１０２をソース電極
１０３の領域、ドレイン電極１０４の領域をのぞいて除
去した。次にゲート絶縁膜を形成すべくベルジャー３０
１内に再び上記の基板が、アノード側の加熱ホルダー３
０２に装填された。多結晶シリコン薄膜を作成する場合
と同様にベルジャー３０１が排気され、基板温度ＴSを
２５０℃としてＮＨ3ガスを２０ＳＣＣＭ、ＳｉＨ4（Ｓ
ｉＨ4（１０）／Ｈ2）ガスを５ＳＣＣＭ導入してグロー
放電を生起させてＳｉＮＨ膜１０５を２５００Åの厚さ
に堆積させた。
エッチングによりＡｌおよびｎ＋層１０２をソース電極
１０３の領域、ドレイン電極１０４の領域をのぞいて除
去した。次にゲート絶縁膜を形成すべくベルジャー３０
１内に再び上記の基板が、アノード側の加熱ホルダー３
０２に装填された。多結晶シリコン薄膜を作成する場合
と同様にベルジャー３０１が排気され、基板温度ＴSを
２５０℃としてＮＨ3ガスを２０ＳＣＣＭ、ＳｉＨ4（Ｓ
ｉＨ4（１０）／Ｈ2）ガスを５ＳＣＣＭ導入してグロー
放電を生起させてＳｉＮＨ膜１０５を２５００Åの厚さ
に堆積させた。
次にフォトエッチング工程によりソース電極１０３、ド
レイン電極１０４用のコンタクトホール１０６−１、１
０６−２をあけ、その後でＳｉＮＨ膜１０５全面にＡｌ
を蒸着して、電極膜１０７を形成した後、ホトエッチン
グ工程によりＡｌ電極膜１０７を加工してソース電極用
取出し電極１０８、ドレイン電極用取出し電極１０９及
びゲート電極１１０を形成した。この後、Ｈ2雰囲気中
で２５０℃の熱処理を行った。以上の条件とプロセスに
従って形成されたＴＦＴ（チャンネル長Ｌ＝２０μ、チ
ャンネル幅Ｗ＝６５０μ）は安定で良好な特性を示し
た。
レイン電極１０４用のコンタクトホール１０６−１、１
０６−２をあけ、その後でＳｉＮＨ膜１０５全面にＡｌ
を蒸着して、電極膜１０７を形成した後、ホトエッチン
グ工程によりＡｌ電極膜１０７を加工してソース電極用
取出し電極１０８、ドレイン電極用取出し電極１０９及
びゲート電極１１０を形成した。この後、Ｈ2雰囲気中
で２５０℃の熱処理を行った。以上の条件とプロセスに
従って形成されたＴＦＴ（チャンネル長Ｌ＝２０μ、チ
ャンネル幅Ｗ＝６５０μ）は安定で良好な特性を示し
た。
第４図にこの様にして試作したＴＦＴの特性例を示す。
第４図にはドレイン電流ＩDとドレイン電圧ＶDの関係を
ゲート電圧ＶCをパラメータにしたＴＦＴ特性例が示さ
れてある。ゲートのスレツシヨールド電圧Ｖｔｈは５Ｖ
と低く、ＶG＝２０ＶでのＶG＝０の電流値の比は５ケタ
以上とれている。ＴＦＴの作成に用いた多結晶シリコン
薄膜の波長５５０ｎｍにおける膜の光学吸収係数（α
（５５０）と略記）を前記の方法で測定した結果を他の
試料とともに第１表、第２表に示してある。各試料作製
にあたってはＨ2で稀釈したＣＨ4のガス流量ｘは上述し
た５ＳＣＣＭのものを含め、更に、０．１ＳＣＣＭ未満
と，０．１ＳＣＣＭ以上２０ＳＣＣＭ以下の範囲内でガ
ス流量のみを変化させ他の条件を同じにした場合の結果
を示した。
第４図にはドレイン電流ＩDとドレイン電圧ＶDの関係を
ゲート電圧ＶCをパラメータにしたＴＦＴ特性例が示さ
れてある。ゲートのスレツシヨールド電圧Ｖｔｈは５Ｖ
と低く、ＶG＝２０ＶでのＶG＝０の電流値の比は５ケタ
以上とれている。ＴＦＴの作成に用いた多結晶シリコン
薄膜の波長５５０ｎｍにおける膜の光学吸収係数（α
（５５０）と略記）を前記の方法で測定した結果を他の
試料とともに第１表、第２表に示してある。各試料作製
にあたってはＨ2で稀釈したＣＨ4のガス流量ｘは上述し
た５ＳＣＣＭのものを含め、更に、０．１ＳＣＣＭ未満
と，０．１ＳＣＣＭ以上２０ＳＣＣＭ以下の範囲内でガ
ス流量のみを変化させ他の条件を同じにした場合の結果
を示した。
これらの水素を０．０１〜３ａｔｏｍｉｃ％含む多結晶
シリコン薄膜を用いて作製したＴＦＴの実効キャリア移
動度（μｅｆｆ）及び、ゲート電圧ＶG＝２０Ｖにおけ
るドレイン電流値ＩD（２０）と、ゲート電圧ＶG＝０Ｖ
におけるドレイン電流値ＩD（０）の比（ｏｎ／ｏｆｆ
比と略記する。）も同じ表にした。この実験より炭素濃
度は０．０１ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％ま
ではμｅｆｆ≧１を保ちつつ、αとｏｎ／ｏｆｆ比を良
好な値にすることができた。第１表、第２表には、この
うち代表的なデータを載せてある。
シリコン薄膜を用いて作製したＴＦＴの実効キャリア移
動度（μｅｆｆ）及び、ゲート電圧ＶG＝２０Ｖにおけ
るドレイン電流値ＩD（２０）と、ゲート電圧ＶG＝０Ｖ
におけるドレイン電流値ＩD（０）の比（ｏｎ／ｏｆｆ
比と略記する。）も同じ表にした。この実験より炭素濃
度は０．０１ａｔｏｍｉｃ％以上１０ａｔｏｍｉｃ％ま
ではμｅｆｆ≧１を保ちつつ、αとｏｎ／ｏｆｆ比を良
好な値にすることができた。第１表、第２表には、この
うち代表的なデータを載せてある。
本実施例では基板としてコーニング＃７０５９ガラスを
用いたが、熱処理温度や基板温度を高くしても基板とし
て超硬質ガラスや石英ガラスを採用することにより同様
の特性を出すことができた。従って、本発明によれば低
温度側より高温度側まで基板温度ＴSを広範囲内から基
板材料に従って自由に選択できるという基板材料の選択
範囲に著しい自由度があるために特性の優れたＴＦＴ蓄
積回路をより安価に、より簡便な装置を用いて容易に作
成することが出来る。
用いたが、熱処理温度や基板温度を高くしても基板とし
て超硬質ガラスや石英ガラスを採用することにより同様
の特性を出すことができた。従って、本発明によれば低
温度側より高温度側まで基板温度ＴSを広範囲内から基
板材料に従って自由に選択できるという基板材料の選択
範囲に著しい自由度があるために特性の優れたＴＦＴ蓄
積回路をより安価に、より簡便な装置を用いて容易に作
成することが出来る。
〔実施例２〕 実施例１と同様の手順によって、ＳｉＨ4（３）／Ｈ2ガ
スと同時にＨ2ガス０．２ｖｏｌ％に稀釈したＳＦ6ガス
（ＳＦ6（０．２）／Ｈ2と略記する。）を０ＳＣＣＭ〜
２０ＳＣＣＭの範囲内で数種類のガス流量で流す以外
は、実施例１と同様の条件と手順に従って、水素を０．
０１〜３ａｔｏｍｉｃ％含み平均結晶粒径２００Å以上
で表面の凹凸の最大が８００Å以下の多結晶シリコン薄
膜を基板上に作製し、又、同薄膜層を用いて実施例１と
同様にＴＦＴを作成し、これ等について実施例１と同様
の測定を行った。その結果、硫黄濃度が０．０３ａｔｏ
ｍｉｃ％から５ａｔｏｍｉｃ％ではμｅｆｆ≧０．８を
保ちつつ、αとｏｎ／ｏｆｆ比を良好な値にすることが
できた。第３表には代表的なデータを載せてある。
スと同時にＨ2ガス０．２ｖｏｌ％に稀釈したＳＦ6ガス
（ＳＦ6（０．２）／Ｈ2と略記する。）を０ＳＣＣＭ〜
２０ＳＣＣＭの範囲内で数種類のガス流量で流す以外
は、実施例１と同様の条件と手順に従って、水素を０．
０１〜３ａｔｏｍｉｃ％含み平均結晶粒径２００Å以上
で表面の凹凸の最大が８００Å以下の多結晶シリコン薄
膜を基板上に作製し、又、同薄膜層を用いて実施例１と
同様にＴＦＴを作成し、これ等について実施例１と同様
の測定を行った。その結果、硫黄濃度が０．０３ａｔｏ
ｍｉｃ％から５ａｔｏｍｉｃ％ではμｅｆｆ≧０．８を
保ちつつ、αとｏｎ／ｏｆｆ比を良好な値にすることが
できた。第３表には代表的なデータを載せてある。
〔実施例３〕 実施例１と同様の条件と手順によって、基板上にシリコ
ン薄膜層を形成した。ただしＳｉＨ4（３）／Ｈ2を流し
初める前にベルジャー内に酸素をバリアブルリークパル
プを介して導入した。酸素のガス流量は微小なため、真
空度がバックグランド真空度からどれだけ上昇するか測
定し乍ら調節し、この圧力差を０〜２．０×１０-6Ｔｏ
ｒｒの範囲内として平均結晶粒径２００Å以上で表面の
凹凸の最大値が８００Å以下の水素を０．０１〜３ａｔ
ｏｍｉｃ％含む多結晶シリコン薄膜層を形成した。又、
同薄膜層を用いて、実施例１と同様にしてＴＦＴを作成
した。これ等に就て実施例１と同様の方法で測定を行っ
た。
ン薄膜層を形成した。ただしＳｉＨ4（３）／Ｈ2を流し
初める前にベルジャー内に酸素をバリアブルリークパル
プを介して導入した。酸素のガス流量は微小なため、真
空度がバックグランド真空度からどれだけ上昇するか測
定し乍ら調節し、この圧力差を０〜２．０×１０-6Ｔｏ
ｒｒの範囲内として平均結晶粒径２００Å以上で表面の
凹凸の最大値が８００Å以下の水素を０．０１〜３ａｔ
ｏｍｉｃ％含む多結晶シリコン薄膜層を形成した。又、
同薄膜層を用いて、実施例１と同様にしてＴＦＴを作成
した。これ等に就て実施例１と同様の方法で測定を行っ
た。
その結果、酢酸濃度は０．０３ａｔｏｍｉｃ％から５．
１ａｔｏｍｉｃ％の範囲でμｅｆｆ≧０．８を保ちつ
つ、αとｏｎ／ｏｆｆ比を良好な値にすることが出来
た。第４表には代表的なデータを載せてある。
１ａｔｏｍｉｃ％の範囲でμｅｆｆ≧０．８を保ちつ
つ、αとｏｎ／ｏｆｆ比を良好な値にすることが出来
た。第４表には代表的なデータを載せてある。
〔実施例４〕 実施例１と同様の手順によってシリコン薄膜層を基板上
に作成した。ただし、ＳｉＨ4（３）／Ｈ2ガスと同時に
Ｎ2ガスを０ＳＣＣＭ〜２０ＳＣＣＭの範囲内のガス流
量で流して平均結晶粒径２００Å以上で表面の凹凸の最
大値が８００Å以下の水素を０．０１〜３ａｔｏｍｉｃ
％含む多結晶シリコン薄膜層を形成し、又、同薄膜層を
用いて実施例１と同様にしてＴＦＴを作成し、これ等に
就て実施例１と同様の測定を行った。その結果より、窒
素濃度は０．０１ａｔｏｍｉｃ％から５ａｔｏｍｉｃ％
の範囲でμｅｆｆ≧１．８と保ちつつ、αとｏｎ／ｏｆ
ｆ比を良好な値にすることができた。第５表にはその代
表的なデータを載せてある。
に作成した。ただし、ＳｉＨ4（３）／Ｈ2ガスと同時に
Ｎ2ガスを０ＳＣＣＭ〜２０ＳＣＣＭの範囲内のガス流
量で流して平均結晶粒径２００Å以上で表面の凹凸の最
大値が８００Å以下の水素を０．０１〜３ａｔｏｍｉｃ
％含む多結晶シリコン薄膜層を形成し、又、同薄膜層を
用いて実施例１と同様にしてＴＦＴを作成し、これ等に
就て実施例１と同様の測定を行った。その結果より、窒
素濃度は０．０１ａｔｏｍｉｃ％から５ａｔｏｍｉｃ％
の範囲でμｅｆｆ≧１．８と保ちつつ、αとｏｎ／ｏｆ
ｆ比を良好な値にすることができた。第５表にはその代
表的なデータを載せてある。
〔発明の効果〕 本発明によれば、所定量の水素を含有する多結晶シリコ
ンに、炭素、硫黄、窒素、酸素から選択される元素を所
定量含有させるとともに、その平均結晶粒径と表面凹凸
の最大を所定の範囲にすることにより、光学的、電気的
特性が向上し、優れた半導体素子を提供できる。
ンに、炭素、硫黄、窒素、酸素から選択される元素を所
定量含有させるとともに、その平均結晶粒径と表面凹凸
の最大を所定の範囲にすることにより、光学的、電気的
特性が向上し、優れた半導体素子を提供できる。
第１図は本発明の半導体素子の作成工程を説明するため
の模式図、 第２図は本発明において作成されたＴＦＴのＴＦＴ特性
を測定するための回路を説明するための模式的回路図、 第３図は本発明の半導体素子用のシリコン薄膜を作成す
るための装置の一例を説明する模式図、 第４図は本発明のＴＦＴの特性の一例を示すグラフであ
る。 １００…基板 １０１…薄膜半導体層 １０２…ｎ＋層 １０３、１０４…オーミックコンタクト層 １０５…絶縁層 １０６…コンタクトホール １０７…電極層 １０８…ソース電極 １０９…ドレイン電極
の模式図、 第２図は本発明において作成されたＴＦＴのＴＦＴ特性
を測定するための回路を説明するための模式的回路図、 第３図は本発明の半導体素子用のシリコン薄膜を作成す
るための装置の一例を説明する模式図、 第４図は本発明のＴＦＴの特性の一例を示すグラフであ
る。 １００…基板 １０１…薄膜半導体層 １０２…ｎ＋層 １０３、１０４…オーミックコンタクト層 １０５…絶縁層 １０６…コンタクトホール １０７…電極層 １０８…ソース電極 １０９…ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小俣 智司 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 平井 裕 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 中桐 孝志 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (4)
- 【請求項１】チャンネル領域となる半導体層領域と、オ
ーミックコンタクト層領域を介して接続されたソース及
びドレイン電極と、前記チャンネル領域に対してゲート
絶縁膜を介して設けられたゲート電極と、を有する電界
効果型トランジスタを具備する半導体素子において、 前記半導体層領域は、炭素を０．０１乃至１０ａｔｏｍ
ｉｃ％含有し且つ水素を０．０１乃至３ａｔｏｍｉｃ％
含有する多結晶シリコンから形成されるとともに、該半
導体層領域の平均結晶粒径が２００Å以上であり、該半
導体層領域の表面凹凸の最大が８００Å以下であること
を特徴とする半導体素子。 - 【請求項２】チャンネル領域となる半導体層領域と、オ
ーミックコンタクト層領域を介して接続されたソース及
びドレイン電極と、前記チャンネル領域に対してゲート
絶縁膜を介して設けられたゲート電極と、を有する電界
効果型トランジスタを具備する半導体素子において、 前記半導体層領域は、硫黄０．０３乃至５ａｔｏｍｉｃ
％含有し且つ水素を０．０１乃至３ａｔｏｍｉｃ％含有
する多結晶シリコンから形成されるとともに、該半導体
層領域の平均結晶粒径が２００Å以上であり、該半導体
層領域の表面凹凸の最大が８００Å以下であることを特
徴とする半導体素子。 - 【請求項３】チャンネル領域となる半導体層領域と、オ
ーミックコンタクト層領域を介して接続されたソース及
びドレイン電極と、前記チャンネル領域に対してゲート
絶縁膜を介して設けられたゲート電極と、を有する電界
効果型トランジスタを具備する半導体素子において、 前記半導体層領域は、窒素を０．０１乃至５ａｔｏｍｉ
ｃ％含有し且つ水素を０．０１乃至３ａｔｏｍｉｃ％含
有する多結晶シリコンから形成されるとともに、該半導
体層領域の平均結晶粒径が２００Å以上であり、該半導
体層領域の表面凹凸の最大が８００Å以下であることを
特徴とする半導体素子。 - 【請求項４】チャンネル領域となる半導体層領域と、オ
ーミックコンタクト層領域を介して接続されたソース及
びドレイン電極と、前記チャンネル領域に対してゲート
絶縁膜を介して設けられたゲート電極と、を有する電界
効果型トランジスタを具備する半導体素子において、 前記半導体層領域は、酸素を０．０３乃至５．１ａｔｏ
ｍｉｃ％含有し且つ水素を０．０１乃至３ａｔｏｍｉｃ
％含有する多結晶シリコンから形成されるとともに、該
半導体層領域の平均結晶粒径が２００Å以上であり、該
半導体層領域の表面凹凸の最大が８００Å以下であるこ
とを特徴とする半導体素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082651A JPH0658966B2 (ja) | 1982-05-17 | 1982-05-17 | 半導体素子 |
| DE3317954A DE3317954A1 (de) | 1982-05-17 | 1983-05-17 | Halbleiterbauelement |
| US06/885,336 US4766477A (en) | 1982-05-17 | 1986-07-11 | Semiconductor device including a semiconductor layer having a polycrystalline silicon film with selected atomic constituency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082651A JPH0658966B2 (ja) | 1982-05-17 | 1982-05-17 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58199564A JPS58199564A (ja) | 1983-11-19 |
| JPH0658966B2 true JPH0658966B2 (ja) | 1994-08-03 |
Family
ID=13780329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082651A Expired - Lifetime JPH0658966B2 (ja) | 1982-05-17 | 1982-05-17 | 半導体素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4766477A (ja) |
| JP (1) | JPH0658966B2 (ja) |
| DE (1) | DE3317954A1 (ja) |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3241959A1 (de) * | 1981-11-13 | 1983-05-26 | Canon K.K., Tokyo | Halbleiterbauelement |
| JPH0628313B2 (ja) * | 1982-01-19 | 1994-04-13 | キヤノン株式会社 | 半導体素子 |
| US6346716B1 (en) | 1982-12-23 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material having particular oxygen concentration and semiconductor device comprising the same |
| USRE38727E1 (en) | 1982-08-24 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
| US5391893A (en) | 1985-05-07 | 1995-02-21 | Semicoductor Energy Laboratory Co., Ltd. | Nonsingle crystal semiconductor and a semiconductor device using such semiconductor |
| US6664566B1 (en) | 1982-08-24 | 2003-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
| JPS59115574A (ja) | 1982-12-23 | 1984-07-04 | Semiconductor Energy Lab Co Ltd | 光電変換装置作製方法 |
| USRE37441E1 (en) | 1982-08-24 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
| US5468653A (en) * | 1982-08-24 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method of making the same |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| JPS615578A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | 薄膜トランジスタ |
| JPS61228671A (ja) * | 1985-04-02 | 1986-10-11 | Hitachi Ltd | 薄膜トランジスタ |
| US7038238B1 (en) | 1985-05-07 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a non-single crystalline semiconductor layer |
| US5962869A (en) * | 1988-09-28 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| DE3682021D1 (de) * | 1985-10-23 | 1991-11-21 | Hitachi Ltd | Polysilizium-mos-transistor und verfahren zu seiner herstellung. |
| JPH0712062B2 (ja) * | 1987-09-09 | 1995-02-08 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
| US4998146A (en) * | 1989-05-24 | 1991-03-05 | Xerox Corporation | High voltage thin film transistor |
| US5013139A (en) * | 1989-10-30 | 1991-05-07 | General Electric Company | Alignment layer for liquid crystal devices and method of forming |
| US6008078A (en) | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JPH04151820A (ja) * | 1990-10-15 | 1992-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3030366B2 (ja) * | 1990-10-15 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| US5210050A (en) | 1990-10-15 | 1993-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device comprising a semiconductor film |
| JPH04152640A (ja) * | 1990-10-17 | 1992-05-26 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置の作製方法 |
| US6893906B2 (en) | 1990-11-26 | 2005-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| KR950013784B1 (ko) * | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| TW209895B (ja) | 1990-11-26 | 1993-07-21 | Semiconductor Energy Res Co Ltd | |
| US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7576360B2 (en) | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JP3103385B2 (ja) * | 1991-01-25 | 2000-10-30 | 株式会社東芝 | ポリシリコン薄膜半導体装置 |
| KR930703707A (ko) * | 1991-01-30 | 1993-11-30 | 죤 죠셉 우르수 | 폴리실리콘 박막 트랜지스터 |
| US6562672B2 (en) | 1991-03-18 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material and method for forming the same and thin film transistor |
| JPH0824104B2 (ja) | 1991-03-18 | 1996-03-06 | 株式会社半導体エネルギー研究所 | 半導体材料およびその作製方法 |
| JPH04299578A (ja) * | 1991-03-27 | 1992-10-22 | Canon Inc | 光電変換素子及び薄膜半導体装置 |
| JP2855919B2 (ja) * | 1991-10-24 | 1999-02-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5424230A (en) * | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
| US6090646A (en) | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US5818076A (en) | 1993-05-26 | 1998-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
| TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US6884698B1 (en) | 1994-02-23 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with crystallization of amorphous silicon |
| US6700133B1 (en) * | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| JPH07147414A (ja) * | 1994-04-04 | 1995-06-06 | Canon Inc | 薄膜トランジスタの製造法 |
| US5942768A (en) | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3675886B2 (ja) | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
| JP2839018B2 (ja) * | 1996-07-31 | 1998-12-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6335445B1 (en) * | 1997-03-24 | 2002-01-01 | Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) | Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them |
| US6307214B1 (en) | 1997-06-06 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
| US6452211B1 (en) | 1997-06-10 | 2002-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor thin film and semiconductor device |
| US6717179B1 (en) | 1997-08-19 | 2004-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| US6667494B1 (en) | 1997-08-19 | 2003-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor display device |
| JPH11143379A (ja) * | 1997-09-03 | 1999-05-28 | Semiconductor Energy Lab Co Ltd | 半導体表示装置補正システムおよび半導体表示装置の補正方法 |
| US6103138A (en) * | 1998-01-21 | 2000-08-15 | Canon Kabushiki Kaisha | Silicon-system thin film, photovoltaic device, method for forming silicon-system thin film, and method for producing photovoltaic device |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3323850B2 (ja) * | 1999-02-26 | 2002-09-09 | キヤノン株式会社 | 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置 |
| US6437381B1 (en) | 2000-04-27 | 2002-08-20 | International Business Machines Corporation | Semiconductor memory device with reduced orientation-dependent oxidation in trench structures |
| TWI263336B (en) * | 2000-06-12 | 2006-10-01 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| JP2002083974A (ja) | 2000-06-19 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7616179B2 (en) * | 2006-03-31 | 2009-11-10 | Canon Kabushiki Kaisha | Organic EL display apparatus and driving method therefor |
| DE102006062117A1 (de) * | 2006-12-22 | 2008-06-26 | Schott Solar Gmbh | Verfahren zum Herstellen kristallisierten Siliciums sowie kristallisiertes Silicium |
| JP5436017B2 (ja) * | 2008-04-25 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2009157573A1 (en) * | 2008-06-27 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device and electronic device |
| WO2010035846A1 (en) * | 2008-09-26 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and method for manufacturing the same |
| SG161151A1 (en) * | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4226898A (en) * | 1978-03-16 | 1980-10-07 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process |
| JPS54158190A (en) * | 1978-06-05 | 1979-12-13 | Yamazaki Shunpei | Semiconductor device and method of fabricating same |
| US4239554A (en) * | 1978-07-17 | 1980-12-16 | Shunpei Yamazaki | Semiconductor photoelectric conversion device |
| JPS5550663A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS5617083A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS5752176A (en) * | 1980-09-16 | 1982-03-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US4470060A (en) * | 1981-01-09 | 1984-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display with vertical non-single crystal semiconductor field effect transistors |
| US4539283A (en) * | 1981-01-16 | 1985-09-03 | Canon Kabushiki Kaisha | Amorphous silicon photoconductive member |
| DE3241959A1 (de) * | 1981-11-13 | 1983-05-26 | Canon K.K., Tokyo | Halbleiterbauelement |
-
1982
- 1982-05-17 JP JP57082651A patent/JPH0658966B2/ja not_active Expired - Lifetime
-
1983
- 1983-05-17 DE DE3317954A patent/DE3317954A1/de active Granted
-
1986
- 1986-07-11 US US06/885,336 patent/US4766477A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4766477A (en) | 1988-08-23 |
| JPS58199564A (ja) | 1983-11-19 |
| DE3317954A1 (de) | 1983-11-17 |
| DE3317954C2 (ja) | 1991-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0658966B2 (ja) | 半導体素子 | |
| US4814842A (en) | Thin film transistor utilizing hydrogenated polycrystalline silicon | |
| Dun et al. | Mechanisms of Plasma‐Enhanced Silicon Nitride Deposition Using SiH4/N 2 Mixture | |
| KR100741435B1 (ko) | 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자 | |
| US7884035B2 (en) | Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface | |
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| JP2880322B2 (ja) | 堆積膜の形成方法 | |
| TWI393191B (zh) | 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進 | |
| US4741964A (en) | Structure containing hydrogenated amorphous silicon and process | |
| US5965904A (en) | Semiconductor device comprising silicon semiconductor layer | |
| US20110095402A1 (en) | Gate dielectric film with controlled structural and physical properties over a large surface area substrate | |
| JPH0620122B2 (ja) | 半導体素子 | |
| JP2000269515A (ja) | 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス | |
| JP2002042582A (ja) | 透明導電膜付き基板の製造方法、及び該製造方法により製造された透明導電膜付き基板、並びに該基板を用いたタッチパネル | |
| US5389580A (en) | Thin film semiconductor device and method of production | |
| US5808316A (en) | Microcrystal silicon thin film transistor | |
| US7589031B2 (en) | Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films | |
| KR20050064570A (ko) | 게이트 절연막의 형성 방법 | |
| Miyasaka et al. | TFT and physical properties of poly-crystalline silicon prepared by very low pressure chemical vapour deposition (VLPCVD) | |
| JPH021367B2 (ja) | ||
| JPH0628313B2 (ja) | 半導体素子 | |
| JPH021366B2 (ja) | ||
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH021365B2 (ja) | ||
| JPS58148458A (ja) | 薄膜トランジスタ |