JPH0659020B2 - Unstable multivibrator - Google Patents
Unstable multivibratorInfo
- Publication number
- JPH0659020B2 JPH0659020B2 JP60064553A JP6455385A JPH0659020B2 JP H0659020 B2 JPH0659020 B2 JP H0659020B2 JP 60064553 A JP60064553 A JP 60064553A JP 6455385 A JP6455385 A JP 6455385A JP H0659020 B2 JPH0659020 B2 JP H0659020B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- resistor
- capacitor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は非安定マルチバイブレータに関する。The present invention relates to an astable multivibrator.
この発明は、非安定マルチバイブレータにおいて、発振
周波数を決める抵抗器の電圧と、発振振幅を決める電圧
比較回路の基準電圧とを同一の電源から供給することに
より、諸特性を改善したものである。The present invention improves various characteristics in an astable multivibrator by supplying the voltage of a resistor that determines the oscillation frequency and the reference voltage of a voltage comparison circuit that determines the oscillation amplitude from the same power supply.
発振回路として第３図あるいは第４図に示すような非安
定マルチバイブレータが知られている。As an oscillator circuit, an astable multivibrator as shown in FIG. 3 or 4 is known.
しかし、第３図の回路では、発振周波数を安定化するに
は、発振周波数を決め手いるコンデンサＣa の放電電流
を充電電流の 100倍以上にして第５図に示すようにコン
デンサＣa の放電期間Ｔb を充電期間Ｔa に対して十分
に短くする必要がある。ところが、このようにすると、
コンデンサＣa の放電電流がスパイク波となって大きな
ノイズを生じてしまう。However, in the circuit of FIG. 3, in order to stabilize the oscillation frequency, the discharge current of the capacitor Ca, which determines the oscillation frequency, is set to 100 times the charging current or more, and as shown in FIG. Needs to be sufficiently short with respect to the charging period Ta. However, if you do this,
The discharge current of the capacitor Ca becomes a spike wave, which causes large noise.
その点、第４図の回路では、発振周波数を決めるコンデ
ンサＣb の端子電圧は第６図に示すようになり、ノイズ
の発生は少ない。On the other hand, in the circuit of FIG. 4, the terminal voltage of the capacitor Cb that determines the oscillation frequency is as shown in FIG. 6, and noise is less generated.
しかし、この回路では、温度に対する周波数変化を小さ
くするには、Ａ点の電位を等価的に２×ＶBEに安定化す
る必要があり、２×ＶBEに限定されているので、その安
定化のための回路を他の回路と共用することができな
い。また、発振周波数を決めるコンデンサＣb 及び抵抗
器Ｒb に精度が要求されるので、この回路をＩＣ化した
場合、素子Ｃb ，Ｒb を外付けとしなければならない
が、そのためにはこの回路では３個の端子（ピン）が必
要となり、ＩＣ化に不利である。However, in this circuit, in order to reduce the frequency change with respect to temperature, it is necessary to equivalently stabilize the potential at point A to 2 × V BE , which is limited to 2 × V BE . Cannot be shared with other circuits. Further, since accuracy is required for the capacitor Cb and the resistor Rb which determine the oscillation frequency, when this circuit is made into an IC, the elements Cb and Rb must be externally attached. Terminals (pins) are required, which is disadvantageous in making ICs.
この発明は、以上の問題点を解決しようとするものであ
る。The present invention is intended to solve the above problems.
この発明は、非安定マルチバイブレータにおいて、発振
周波数を決める抵抗器の電圧と、発振振幅を決める電圧
比較回路の基準電圧とを同一の電源から供給することに
より、諸特性を改善したものである。The present invention improves various characteristics in an astable multivibrator by supplying the voltage of a resistor that determines the oscillation frequency and the reference voltage of a voltage comparison circuit that determines the oscillation amplitude from the same power supply.
この発明によれば、発振周波数ないし発振周期を与える
式中に電源電圧や温度などが含まれないので、電源電圧
や温度などに対して安定な周波数の発振出力を得ること
ができる。また、発振周波数ないし発振周期を与える式
中の変数は、素子Ｒ０，Ｃ０を外付けすることによりす
べてが精度のよいものにできるので、精度の高い発振周
波数を得ることができる。According to the present invention, since the power supply voltage and the temperature are not included in the formula giving the oscillation frequency or the oscillation period, it is possible to obtain the oscillation output having a stable frequency with respect to the power supply voltage and the temperature. Further, since all variables in the equation giving the oscillation frequency or the oscillation period can be made highly accurate by externally attaching the elements R 0 and C 0 , it is possible to obtain a highly accurate oscillation frequency.
さらに、発振周波数ないし発振周期が電圧の影響を受け
ないので、定電圧回路を用意する必要がなく、それだけ
ＩＣ化に有利である。また、素子Ｒ０，Ｃ０を外付けす
るのに必要な端子は、端子Ｔ３，Ｔ４の２個であり、こ
の点からもＩＣ化のメリットを損なわない。しかも、コ
ンデンサＣ０の充放電電流の変化は滑らかであり、スパ
イクノイズを生じることがない。Further, since the oscillation frequency or the oscillation period is not affected by the voltage, it is not necessary to prepare a constant voltage circuit, which is advantageous for the IC implementation. Moreover, the number of terminals required for externally attaching the elements R 0 and C 0 is two, that is, the terminals T 3 and T 4 , and from this point as well, the merit of forming an IC is not impaired. Moreover, the change in the charging / discharging current of the capacitor C 0 is smooth, and spike noise does not occur.
第１図において、電源端子Ｔ１と接地端子Ｔ２との間
に、抵抗器Ｒ１〜Ｒ３と、トランジスタＱ１のコレクタ
・エミッタ間とが直列接続され、トランジスタＱ１のベ
ースが抵抗器Ｒ２，Ｒ３の接続中点に接続されると共
に、抵抗器Ｒ１，Ｒ２の接続中点及びトランジスタＱ１
のコレクタが電圧比較回路(1)，(2)の反転入力端に接続
され、それらの出力端子ＲＳフリップフロップ(3)のセ
ット端子Ｓ及びリセット端子Ｒに接続される。In FIG. 1 , resistors R 1 to R 3 and a collector-emitter of a transistor Q 1 are connected in series between a power supply terminal T 1 and a ground terminal T 2, and the base of the transistor Q 1 is a resistor. It is connected to the connection midpoint of R 2 and R 3 , and is connected to the connection midpoint of the resistors R 1 and R 2 and the transistor Q 1.
Is connected to the inverting input terminals of the voltage comparison circuits (1) and (2), and is connected to the set terminal S and reset terminal R of their output terminals RS flip-flop (3).
また、トランジスタＱ10，Ｑ11により端子Ｔ２を基準電
位点とし、かつ、トランジスタＱ10を入力側としてカレ
ントミラー回路(4)が構成され、トランジスタＱ10のコ
レクタが端子Ｔ３に接続される。なお、例えばトランジ
スタＱ11のエミッタ接合面積をトランジスタＱ10のエミ
ッタ接合面積のｎ倍とすることにより、トランジスタＱ
11のコレクタ電流Ｉ11はトランジスタＱ10のコレクタ電
流Ｉ10のｎ倍とされる。A current mirror circuit (4) is constituted by the transistors Q 10 and Q 11 with the terminal T 2 as a reference potential point and the transistor Q 10 as an input side, and the collector of the transistor Q 10 is connected to the terminal T 3. . Note that, for example, by making the emitter junction area of the transistor Q 11 n times the emitter junction area of the transistor Q 10 ,
The collector current I 11 of 11 is n times the collector current I 10 of the transistor Q 10.
さらに、トランジスタＱ12，Ｑ13のエミッタがトランジ
スタＱ11のコレクタに共通に接続されてトランジスタＱ
11を定電流源とした差動アンプ(5)が構成され、トラン
ジスタＱ12，Ｑ13のベースがフリップフロップ(3)のＱ
端子及び端子に接続される。Further, the emitters of the transistors Q 12 and Q 13 are commonly connected to the collector of the transistor Q 11 , and
A differential amplifier (5) using 11 as a constant current source is constructed, and the bases of the transistors Q 12 , Q 13 are Q of the flip-flop (3).
Connected to terminals and terminals.
また、トランジスタＱ14，Ｑ15により端子Ｔ１を基準電
位点とし、かつ、トランジスタＱ14を入力側としてカレ
ントミラー回路(6)が構成され、トランジスタＱ14のコ
レクタがトランジスタＱ12のコレクタに接続され、トラ
ンジスタＱ15のコレクタがトランジスタＱ16のコレクタ
に接続される。このトランジスタＱ16はトランジスタＱ
17と共にカレントミラー回路(7)を構成しているもので
あり、端子Ｔ２が基準電位点、トランジスタＱ16が入力
側である。A current mirror circuit (6) is formed by using the transistors Q 14 and Q 15 with the terminal T 1 as a reference potential point and the transistor Q 14 as an input side, and the collector of the transistor Q 14 is connected to the collector of the transistor Q 12. The collector of the transistor Q 15 is connected to the collector of the transistor Q 16 . This transistor Q 16 is a transistor Q
A current mirror circuit (7) is constructed together with 17 , the terminal T 2 is the reference potential point, and the transistor Q 16 is the input side.
また、トランジスタＱ18，Ｑ19により端子Ｔ１を基準電
位点とし、かつ、トランジスタＱ18を入力側としてカレ
ントミラー回路(8)が構成され、トランジスタＱ18のコ
レクタはトランジスタＱ13のコレクタに接続され、トラ
ンジスタＱ19のコレクタはトランジスタＱ17のコレクタ
に接続されると共に、これらコレクタは端子Ｔ４に接続
される。さらに、トランジスタＱ17，Ｑ19のコレクタが
比較回路(1)，(2)の非反転入力端に接続される。また、
例えばフリップフロップ(3)のＱ端子から出力端子Ｔ５
が取り出される。A current mirror circuit (8) is formed by using the transistors Q 18 and Q 19 with the terminal T 1 as a reference potential point and the transistor Q 18 as an input side, and the collector of the transistor Q 18 is connected to the collector of the transistor Q 13. The collector of the transistor Q 19 is connected to the collector of the transistor Q 17 , and these collectors are connected to the terminal T 4 . Further, the transistor Q 17, the collector of Q 19 comparison circuit (1) is connected to the non-inverting input terminal (2). Also,
For example, from the Q terminal of the flip-flop (3) to the output terminal T 5
Is taken out.
そして、上述までの回路が１つのＩＣにＩＣ化され、電
源供給端子Ｔ０が端子Ｔ１に接続されると共に、抵抗器
Ｒ０を通じて端子Ｔ３に接続され、端子Ｔ２が接地さ
れ、端子Ｔ４と接地との間にコンデンサＣ０が接続され
る。Then, the circuits described above are integrated into one IC, the power supply terminal T 0 is connected to the terminal T 1 , the terminal T 3 is connected through the resistor R 0 , the terminal T 2 is grounded, and the terminal T 2 is grounded. A capacitor C 0 is connected between T 4 and ground.
このような構成によれば、端子Ｔ０の電源電圧ＶCCが素
子Ｒ１〜Ｒ３，Ｑ１により分圧されて比較回路(1)，(2)
は所定の基準電圧Ｅmax ，Ｅmin が供給される。また、
トランジスタＱ10のベース・エミッタ間電圧をＶ10とす
れば、 Ｉ10＝（ＶCC−Ｖ10）／Ｒ０ となるので、トランジスタＱ11のコレクタ電流Ｉ11は Ｉ11＝ｎＩ10 ＝ｎ（ＶCC−Ｖ10）／Ｒ０ ‥‥（ｉ） となる。According to such a configuration, the power supply voltage V CC of the terminal T 0 is divided by the elements R 1 to R 3 and Q 1 to be compared circuits (1) and (2).
Are supplied with predetermined reference voltages E max and E min . Also,
If the base-emitter voltage of the transistor Q 10 and V 10, since the I 10 = (V CC -V 10 ) / R 0, the collector current I 11 of the transistor Q 11 is I 11 = nI 10 = n ( V CC −V 10 ) / R 0 (i).
そして、今、フリップフロップ(3)がリセットされてい
るとすると、そのＱ出力は“Ｌ”，出力は“Ｈ”なの
で、トランジスタＱ12はオフ、トランジスタＱ13はオン
であり、トランジスタＱ13のコレクタに実線で示すよう
に電流Ｉ11が流れる。そして、トランジスタＱ13のコレ
クタ電流はトランジスタＱ18のコレクタ電流でもあると
共に、トランジスタＱ18，Ｑ19はカレントミラー回路
(8)を構成しているので、トランジスタＱ19のコレクタ
に実線で示すように電流Ｉ11が流れる。And now, when the flip-flop (3) is reset, its Q output is "L", the output is so "H", the transistor Q 12 is turned off, the transistor Q 13 is turned on, the transistor Q 13 A current I 11 flows through the collector as shown by the solid line. Then, the collector current of the transistor Q 13 is also the collector current of the transistor Q 18, the transistors Q 18, Q 19 is a current mirror circuit
Since (8) is configured, the current I 11 flows through the collector of the transistor Q 19 as shown by the solid line.
また、このとき、トランジスタＱ12がオフなので、トラ
ンジスタＱ14もオフであり、これによりトランジスタＱ
15がオフで、トランジスタＱ16，Ｑ17もオフである。At this time, since the transistor Q 12 is off, the transistor Q 14 is also off.
15 is off, transistor Q 16, Q 17 is also off.
従って、フリップフロップ(3)がリセットされていると
きには、トランジスタＱ11のコレクタからの電流Ｉ11が
コンデンサＣ０を流れてコンデンサＣ０を充電すること
になり、その端子電圧Ｅ０は第２図の期間ｔ１に示すよ
うに次第に上昇していく。Therefore, when the flip-flop (3) is reset, the current I 11 is to charge the capacitor C 0 flows through capacitor C 0, the terminal voltage E 0 and the second figure from the collector of the transistor Q 11 As shown in period t 1 , the value gradually increases.
そして、電圧Ｅ０が上昇してＥ０＝Ｅmax になると、比
較回路(1)の出力が“Ｌ”から“Ｈ”になり、これによ
りフリップフロップ(3)がリセットされる。すると、そ
のＱ出力は“Ｈ”，出力は“Ｌ”となるので、トラン
ジスタＱ12がオン、トランジスタＱ13がオフとなり、ト
ランジスタＱ12のコレクタに破線で示すように電流Ｉ11
が流れる。そして、トランジスタＱ12のコレクタ電流は
トランジスタＱ14のコレクタ電流であると共に、トラン
ジスタＱ14，Ｑ15及びＱ16，Ｑ17がカレントミラー回路
(6)，(7)を構成しているので、トランジスタＱ17のコレ
クタに破線で示すように電流Ｉ11が流れる。Then, when the voltage E 0 rises and becomes E 0 = E max , the output of the comparison circuit (1) changes from “L” to “H”, whereby the flip-flop (3) is reset. Then, the Q output is "H", the output becomes "L", the transistor Q 12 is turned on, the transistor Q 13 is turned off, current as indicated by a broken line to the collector of the transistor Q 12 I 11
Flows. The collector current of the transistor Q 12 is the collector current of the transistor Q 14 , and the transistors Q 14 , Q 15 and Q 16 , Q 17 are current mirror circuits.
Since (6) and (7) are configured, the current I 11 flows through the collector of the transistor Q 17 as indicated by the broken line.
また、このとき、トランジスタＱ13がオフなので、トラ
ンジスタＱ18もオフであり、これによりトランジスタＱ
19もオフである。At this time, since the transistor Q 13 is off, the transistor Q 18 is also off.
19 is also off.
従って、電圧Ｅ０が電圧Ｅmax まで上昇すると、以後、
コンデンサＣ０の充電が停止すると共に、トランジスタ
Ｑ17を通じて電流Ｉ11の割り合いで放電するので、その
端子電圧Ｅ０は第２図の期間ｔ２に示すように次第に下
降していく。Therefore, when the voltage E 0 rises to the voltage E max ,
Since the charging of the capacitor C 0 is stopped and the capacitor C 0 is discharged at the rate of the current I 11 through the transistor Q 17 , its terminal voltage E 0 gradually decreases as shown in the period t 2 in FIG.
そして、電圧Ｅ０が下降してＥ０＝Ｅmin になると、比
較回路(2)の出力が“Ｌ”から“Ｈ”になり、これによ
りフリップフロップ(3)がリセットされる。従って、上
述のように端子電圧Ｅ０は上昇していく。Then, when the voltage E 0 drops and becomes E 0 = E min , the output of the comparison circuit (2) changes from “L” to “H”, whereby the flip-flop (3) is reset. Therefore, the terminal voltage E 0 increases as described above.
こうして、電圧Ｅmax とＥmin との間でコンデンサＣ０
の充放電が繰り返されると共に、このとき、フリップフ
ロップ(3)がセットとリセットとを繰り返しているの
で、端子Ｔ５には矩形波状の発振出力が得られる。Thus, between the voltages E max and E min , the capacitor C 0
The charging / discharging is repeated, and at this time, the flip-flop (3) repeats setting and resetting, so that a rectangular wave oscillation output is obtained at the terminal T 5 .
そして、このとき、トランジスタＱ１のベース・エミッ
タ間電圧をＶ１とすれば、 Ｅmax −Ｅmin ＝（Ｒ２＋Ｒ３）（ＶCC−Ｖ１） ／（Ｒ１＋Ｒ２） ‥‥（ii） である。そして、発振周期ｔ０は、 ｔ０＝ｔ１＋ｔ２ ＝２（Ｅmax −Ｅmin ）Ｃ０／Ｉ11 ‥‥（iii） であるから（iii）式に（ｉ），（ii）式を代入して、 となる。At this time, if the base-emitter voltage of the transistor Q 1 is V 1 , then E max −E min = (R 2 + R 3 ) (V CC −V 1 ) / (R 1 + R 2 ) ... ( ii) Since the oscillation period t 0 is t 0 = t 1 + t 2 = 2 (E max −E min ) C 0 / I 11 (iii), the equations (iii) to (i) and (ii) Substituting Becomes
そして、トランジスタＱ１，Ｑ10の電流密度が等しいと
すれば、 Ｖ１＝Ｖ10 なので、（iv）式はさらに となる。Then, assuming that the current densities of the transistors Q 1 and Q 10 are equal, since V 1 = V 10 , the equation (iv) is further Becomes
すなわち、第１図の発振回路の発振周波数ないし発振周
期は、（ｖ）式に示されるように、素子Ｒ１〜Ｒ３，Ｃ
０，Ｒ０及びカレントミラー回路(4)の電流比ｎだけで
決まり、電源電圧ＶCC及び温度などには影響されない。
そして、（ｖ）式において（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ
４）は抵抗比であり、これは電流比ｎと同様、ＩＣにお
いては十分な精度を得ることができる。That is, the oscillating frequency or the oscillating period of the oscillating circuit of FIG. 1 is determined by the elements R 1 to R 3 , C
0 , R 0 and the current ratio n of the current mirror circuit (4) alone, and is not affected by the power supply voltage V CC and temperature.
Then, in the formula (v), (R 2 + R 3 ) / (R 1 + R
4 ) is a resistance ratio, which can obtain sufficient accuracy in an IC, like the current ratio n.
従って、素子Ｒ０，Ｃ０を外付けすると共に、十分に精
度がよく安定なものとしておけば、希望する発振周波数
で精度よく、かつ、安定な発振出力を得ることができ
る。Therefore, if the elements R 0 and C 0 are externally attached and are sufficiently accurate and stable, an accurate and stable oscillation output can be obtained at a desired oscillation frequency.
こうして、この発明によれば、発振周波数ないし発振周
期を与える式中に電源電圧や温度などが含まれないの
で、電源電圧や温度などに対して安定な周波数の発振出
力を得ることができる。また、発振周波数ないし発振周
期を与える式中の変数は、素子Ｒ０，Ｃ０を外付けする
ことによりすべてが精度のよいものにできるので、精度
の高い発振周波数を得ることができる。Thus, according to the present invention, since the power supply voltage and the temperature are not included in the formula giving the oscillation frequency or the oscillation period, it is possible to obtain the oscillation output having a stable frequency with respect to the power supply voltage and the temperature. Further, since all variables in the equation giving the oscillation frequency or the oscillation period can be made highly accurate by externally attaching the elements R 0 and C 0 , it is possible to obtain a highly accurate oscillation frequency.
さらに、発振周波数ないし発振周期が電圧の影響を受け
ないので、定電圧回路を用意する必要がなく、それだけ
ＩＣ化に有利である。また、素子Ｒ０，Ｃ０を外付けす
るのに必要な端子は、端子Ｔ３，Ｔ４の２個であり、こ
の点からもＩＣ化のメリットを損なわない。しかも、コ
ンデンサＣ０の充放電電流の変化は滑らかであり、スパ
イクノイズを生じることがない。Further, since the oscillation frequency or the oscillation period is not affected by the voltage, it is not necessary to prepare a constant voltage circuit, which is advantageous for the IC implementation. Moreover, the number of terminals required for externally attaching the elements R 0 and C 0 is two, that is, the terminals T 3 and T 4 , and from this point as well, the merit of forming an IC is not impaired. Moreover, the change in the charging / discharging current of the capacitor C 0 is smooth, and spike noise does not occur.
なお、この回路が他の回路と一体にＩＣ化されていて定
電圧回路の出力を利用できるときには、抵抗器Ｒ０，Ｒ
１に電圧ＶCCに代えてその定電圧回路の定電圧出力を供
給してもよく、そのときには、Ｒ１＝０とすることもで
きる。When this circuit is integrated with other circuits into an IC and the output of the constant voltage circuit can be used, the resistors R 0 , R
1 may be supplied with the constant voltage output of the constant voltage circuit instead of the voltage V CC , and at that time, R 1 = 0 may be set.
この発明によれば、発振周波数ないし発振周期を与える
式中に電源電圧や温度などが含まれないので、電源電圧
や温度などに対して安定な周波数の発振出力を得ること
ができる。また、発振周波数ないし発振周期を与える式
中の変数は、素子Ｒ０，Ｃ０を外付けすることによりす
べてが精度のよいものにできるので、精度の良い発振周
波数を得ることができる。According to the present invention, since the power supply voltage and the temperature are not included in the formula giving the oscillation frequency or the oscillation period, it is possible to obtain the oscillation output having a stable frequency with respect to the power supply voltage and the temperature. Further, since all variables in the equation giving the oscillation frequency or the oscillation period can be made highly accurate by externally attaching the elements R 0 and C 0 , it is possible to obtain an accurate oscillation frequency.
さらに、発振周波数ないし発振周期が電圧の影響を受け
ないので、定電圧回路を用意する必要がなく、それだけ
ＩＣ化に有利である。また、素子Ｒ０，Ｃ０を外付けす
るのに必要な端子は、端子Ｔ３，Ｔ４の２個であり、こ
の点からもＩＣ化のメリットを損なわない。しかも、コ
ンデンサＣ０の充放電電流の変化は滑らかであり、スパ
イクノイズを生じることがない。Further, since the oscillation frequency or the oscillation period is not affected by the voltage, it is not necessary to prepare a constant voltage circuit, which is advantageous for the IC implementation. Moreover, the number of terminals required for externally attaching the elements R 0 and C 0 is two, that is, the terminals T 3 and T 4 , and from this point as well, the merit of forming an IC is not impaired. Moreover, the change in the charging / discharging current of the capacitor C 0 is smooth, and spike noise does not occur.
第１図はこの発明の一例の接続図、第２図〜第６図はそ
の説明のための図である。 (1)，(2)は電圧比較回路である。FIG. 1 is a connection diagram of an example of the present invention, and FIGS. 2 to 6 are diagrams for explaining it. (1) and (2) are voltage comparison circuits.
Claims (1)
びトランジスタの直列回路により分圧して第１及び第２
の基準電圧を形成し、 上記直流電圧を発振周波数を決定する抵抗器と、第１の
カレントミラー回路の入力側のトランジスタとの直列回
路に供給して上記カレントミラー回路の出力側のトラン
ジスタから所定の大きさの直流電圧を取り出し、 発振周波数を決定するコンデンサにこのコンデンサの放
電を行う第２のカレントミラー回路を接続し、 上記コンデンサにこのコンデンサの放電を行う第３のカ
レントミラー回路を接続し、 上記コンデンサの端子電圧と上記第１及び第２の基準電
圧とを第１及び第２の電圧比較回路においてそれぞれ比
較し、 これら第１及び第２の電圧比較回路の各比較出力をＲＳ
フリップフロップのセット入力及びリセット入力にそれ
ぞれ供給し、 このＲＳフリップフロップの出力により上記第１のカレ
ントミラー回路の出力電流を、上記第２のカレントミラ
ー回路と上記第３のカレントミラー回路とに交互に供給
して発振出力を取り出すようにした非安定マルチバイブ
レータであって、 上記所定の大きさを有する直流電圧を分圧して上記第１
及び第２の基準電圧を形成する上記抵抗器及び上記トラ
ンジスタの直列回路は、直列に接続される第１〜第３の
抵抗器とトランジスタを有し、 上記第１の抵抗器の一端側は上記直流電圧の一端側に接
続され、 上記第１の抵抗器の他端側は上記第２の抵抗器の一端側
に接続され、 上記第２の抵抗器の他端側は上記第３の抵抗器の一端側
に接続され、 上記第３の抵抗器の他端側には上記トランジスタのコレ
クタが接続され、 上記トランジスタのベースは、上記第２及び上記第３の
抵抗器の接続点に接続され、 上記トランジスタのエミッタは上記直流電圧の他端側に
接続され、 上記第１の基準電圧は上記第１及び第２の抵抗器の接続
点から得、 上記第２の基準電圧は上記トランジスタのコレクタから
得る ようにした非安定マルチバイブレータ。1. A first and second DC voltage having a predetermined magnitude is divided by a series circuit of a resistor and a transistor.
Is supplied to a series circuit of a resistor for determining the oscillation frequency of the DC voltage and a transistor on the input side of the first current mirror circuit, and a predetermined voltage is supplied from the transistor on the output side of the current mirror circuit. Connect a second current mirror circuit that discharges this capacitor to the capacitor that determines the oscillation frequency, and connect a third current mirror circuit that discharges this capacitor to the capacitor that determines the oscillation frequency. , The terminal voltage of the capacitor and the first and second reference voltages are respectively compared in the first and second voltage comparison circuits, and the respective comparison outputs of the first and second voltage comparison circuits are RS.
The output current of the first current mirror circuit is alternately supplied to the second current mirror circuit and the third current mirror circuit by supplying the set input and the reset input of the flip-flop, respectively. A non-stable multivibrator which supplies the oscillating output to the first, and divides the DC voltage having the predetermined magnitude to divide the first voltage.
And a series circuit of the resistor and the transistor forming the second reference voltage has first to third resistors and a transistor connected in series, and one end side of the first resistor is the one side. It is connected to one end of a DC voltage, the other end of the first resistor is connected to one end of the second resistor, and the other end of the second resistor is the third resistor. The collector of the transistor is connected to the other end of the third resistor, the base of the transistor is connected to the connection point of the second and third resistors, The emitter of the transistor is connected to the other end of the DC voltage, the first reference voltage is obtained from the connection point of the first and second resistors, and the second reference voltage is from the collector of the transistor. Astable multivibrator
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064553A JPH0659020B2 (en) | 1985-03-28 | 1985-03-28 | Unstable multivibrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064553A JPH0659020B2 (en) | 1985-03-28 | 1985-03-28 | Unstable multivibrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224514A JPS61224514A (en) | 1986-10-06 |
| JPH0659020B2 true JPH0659020B2 (en) | 1994-08-03 |
Family
ID=13261528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064553A Expired - Fee Related JPH0659020B2 (en) | 1985-03-28 | 1985-03-28 | Unstable multivibrator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659020B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354264A (en) * | 1991-05-31 | 1992-12-08 | Matsushita Electric Ind Co Ltd | horizontal oscillation circuit |
| KR100910460B1 (en) * | 2007-07-03 | 2009-08-04 | 삼성전기주식회사 | Adjustable frequency oscillator |
| JP2009044646A (en) * | 2007-08-10 | 2009-02-26 | Sanyo Electric Co Ltd | Voltage controlled oscillator circuit |
| JP5193590B2 (en) * | 2007-12-27 | 2013-05-08 | ローム株式会社 | Oscillator circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017953Y2 (en) * | 1979-05-10 | 1985-05-31 | ソニー株式会社 | oscillator |
| JPS5834617A (en) * | 1981-08-24 | 1983-03-01 | Oki Electric Ind Co Ltd | Oscillation circuit |
| JPS5873221A (en) * | 1981-10-27 | 1983-05-02 | Ricoh Co Ltd | Oscillator |
-
1985
- 1985-03-28 JP JP60064553A patent/JPH0659020B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224514A (en) | 1986-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0659020B2 (en) | Unstable multivibrator | |
| JP2707461B2 (en) | Waveform shaping circuit | |
| JPS6271320A (en) | Current controlled oscillator | |
| JPS5821235Y2 (en) | Tongue anti-multi vibrator | |
| JP2520466B2 (en) | Time constant circuit | |
| JPH053933B2 (en) | ||
| JPH0766303B2 (en) | Micro current generation circuit and oscillator circuit using this circuit | |
| JPH0124645Y2 (en) | ||
| JPH0358204B2 (en) | ||
| JP2738024B2 (en) | Negative feedback differential amplifier circuit | |
| JPH0224271Y2 (en) | ||
| JPH057778Y2 (en) | ||
| JP2623739B2 (en) | Sawtooth oscillation circuit | |
| JP2818427B2 (en) | Integrator circuit | |
| JPH0244174B2 (en) | ||
| SU1075363A1 (en) | Generator | |
| JPS59181802A (en) | Current input type amplifier | |
| JPS5821234Y2 (en) | Tongue anti-multi vibrator | |
| JPH0526825Y2 (en) | ||
| JP2785395B2 (en) | One shot circuit | |
| JPH0315369B2 (en) | ||
| JPH084216B2 (en) | Oscillator | |
| JPS5941606B2 (en) | oscillation circuit | |
| JPH02224518A (en) | Cr oscillation circuit | |
| JPH11150448A (en) | Oscillation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |