Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0661050B2 - Apparatus unit control method and apparatus - Google Patents
[go: Go Back, main page]

JPH0661050B2 - Apparatus unit control method and apparatus - Google Patents

Apparatus unit control method and apparatus

Info

Publication number
JPH0661050B2
JPH0661050B2 JP1324830A JP32483089A JPH0661050B2 JP H0661050 B2 JPH0661050 B2 JP H0661050B2 JP 1324830 A JP1324830 A JP 1324830A JP 32483089 A JP32483089 A JP 32483089A JP H0661050 B2 JPH0661050 B2 JP H0661050B2
Authority
JP
Japan
Prior art keywords
unit
control signal
central processing
individual
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1324830A
Other languages
Japanese (ja)
Other versions
JPH03184112A (en
Inventor
眞也 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1324830A priority Critical patent/JPH0661050B2/en
Publication of JPH03184112A publication Critical patent/JPH03184112A/en
Publication of JPH0661050B2 publication Critical patent/JPH0661050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一つの装置内で、中央処理ユニットから動作
設定情報を共通バスを介して、この共通バスに接続され
た個別ユニットに対して送信する制御を行う装置内ユニ
ット制御方法および装置に利用される。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to operation setting information from a central processing unit in a single device via a common bus to individual units connected to this common bus. The present invention is used for an in-device unit control method and device for controlling transmission.

〔概要〕〔Overview〕

本発明は、一つの装置内で、中央処理ユニットから動作
設定情報を共通バスを介してこの共通バスに接続された
個別ユニットに対して送信する制御を行う装置内ユニッ
ト制御方法において、 中央処理ユニットは送信情報を個別ユニットに送信する
際に、個別ユニットを受信可能状態とする制御信号を共
通バスとは別に設けられた制御信号線により送信し、個
別ユニットはこの制御信号により受信可能状態とし動作
設定情報を受信するようにすることにより、 ユニットの挿抜による誤動作を防止したものである。
The present invention relates to an in-apparatus unit control method for performing control of transmitting operation setting information from a central processing unit via a common bus to an individual unit connected to this common bus in one device, wherein the central processing unit When sending the transmission information to the individual unit, it sends a control signal that makes the individual unit receivable by a control signal line provided separately from the common bus, and the individual unit makes it receivable by this control signal and operates By receiving the setting information, malfunctions due to the insertion and removal of the unit are prevented.

〔従来の技術〕[Conventional technology]

第3図は従来の装置内ユニット制御方法による装置の一
例を示すブロック構成図である。
FIG. 3 is a block diagram showing an example of an apparatus according to a conventional unit control method in the apparatus.

中央処理ユニット10とn個の個別ユニット20とが共通バ
ス30でそれぞれ接続され、中央処理ユニット10はバスイ
ンタフェース回路11を含み、個別ユニット20はそれぞれ
バスインターフェース回路21およびエラー訂正回路22を
含んでいる。
The central processing unit 10 and the n individual units 20 are respectively connected by a common bus 30, the central processing unit 10 includes a bus interface circuit 11, and the individual units 20 include a bus interface circuit 21 and an error correction circuit 22, respectively. There is.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前述した従来の装置内ユニット制御方法による装置で
は、中央処理ユニット10と各個別ユニット20とは、バス
インタフェース回路11および21を介して単に接続されて
いるだけであるため、動作中のいずれか一つの個別ユニ
ット20の挿抜により他の個別ユニット20、または中央処
理ユニット10が影響を受け、誤動作を招きやすい欠点が
あった。
In the above-described conventional apparatus unit control method, the central processing unit 10 and each individual unit 20 are simply connected to each other via the bus interface circuits 11 and 21. The insertion and removal of one individual unit 20 has a drawback that the other individual unit 20 or the central processing unit 10 is affected, and a malfunction is likely to occur.

本発明の目的は、前記の欠点を除去することにより、共
通バスに接続された動作中のユニットの挿抜により他ユ
ニットが誤動作を生じることのない装置内ユニットの制
御方法および装置を提供することにある。
An object of the present invention is to provide a method and apparatus for controlling an in-apparatus unit by eliminating the above-mentioned drawbacks and preventing other units from malfunctioning due to insertion / extraction of an operating unit connected to a common bus. is there.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の装置内ユニット制御方法は、一つの装置内で、
中央処理ユニットから送信情報を共通バスを介してこの
共通バスに接続された複数の個別ユニットに対して送信
する制御を行う装置内ユニット制御方法において、前記
中央処理ユニットは、送信情報を送信するとき前記個別
ユニットを受信可能状態に設定する制御信号を前記共通
バスとは別の制御信号線により送信し、前記個別ユニッ
トは、前記制御信号により受信可能状態とし前記送信情
報を受信することを特徴とする。
The apparatus unit control method of the present invention, in one device,
In the in-apparatus unit control method for controlling transmission of transmission information from a central processing unit via a common bus to a plurality of individual units connected to the common bus, the central processing unit is configured to transmit the transmission information. A control signal for setting the individual unit in a receivable state is transmitted by a control signal line different from the common bus, and the individual unit is set in a receivable state by the control signal and receives the transmission information. To do.

本発明の装置は、中央処理ユニットと、この中央処理ユ
ニットに共通バスを介して接続された複数の個別ユニッ
トとを備えた装置において、前記中央処理ユニットは、
前記個別ユニットを送信情報を受信可能状態に制御する
制御信号を発生する制御信号発生手段を含み、前記個別
ユニットは、前記制御信号を受信したとき前記ユニット
を受信可能状態に設定する制御手段を含み、前記制御信
号を前記中央処理ユニットから前記個別ユニットに伝送
するために前記中央処理ユニットと前記個別ユニット間
を接続する前記共通バスとは別の制御信号線を備えたこ
とを特徴とする。
The apparatus of the present invention is an apparatus including a central processing unit and a plurality of individual units connected to the central processing unit via a common bus, wherein the central processing unit is
The individual unit includes a control signal generating unit that generates a control signal for controlling the transmission information to a receivable state, and the individual unit includes a control unit that sets the unit to a receivable state when the control signal is received. , A control signal line different from the common bus connecting between the central processing unit and the individual unit for transmitting the control signal from the central processing unit to the individual unit.

また、本発明の装置は、前記個別ユニットは、その接続
された前記制御信号線の信号レベルを所定のレベルに保
持する保持手段を含むことができる。
Further, in the apparatus of the present invention, the individual unit may include holding means for holding the signal level of the connected control signal line at a predetermined level.

〔作用〕[Action]

中央処理ユニットからは、送信時に制御信号線を介して
制御信号が送信される。これは例えば制御信号線「H」
レベルにすることで行われ、これにより各個別ユニット
は初期化され送信情報を受信する。
At the time of transmission, the control signal is transmitted from the central processing unit via the control signal line. This is, for example, the control signal line “H”
The level is set so that each individual unit is initialized and receives the transmission information.

従って、動作中のある個別ユニットが挿抜され雑音によ
り共通バス上の送信情報が乱れても、その後の再送によ
り正しく動作させることができる。また中央処理ユニッ
トが挿抜された場合には、各個別ユニットは保持回路に
より制御信号線のレベルを「H」に保持する。これによ
り各個別ユニットは初期化されるので誤動作を生じな
い。
Therefore, even if a certain individual unit in operation is inserted / removed and the transmission information on the common bus is disturbed by noise, it can be operated properly by subsequent retransmission. When the central processing unit is inserted or removed, each individual unit holds the level of the control signal line at "H" by the holding circuit. As a result, each individual unit is initialized and no malfunction occurs.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して説明す
る。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の装置内ユニット制御方法による装置の
一実施例を示すブロック構成図である。
FIG. 1 is a block diagram showing an embodiment of an apparatus according to the in-apparatus unit control method of the present invention.

本実施例は、バスインタフェース回路11を含む中央処理
ユニット10と、この中央処理ユニット10に共通バス30を
介して接続されたn個の、それぞれバスインタフェース
回路21およびエラー訂正回路22を含む個別ユニット20と
を備えた装置において、 本発明の特徴とするところの、 中央処理ユニット10は、個別ユニット20を送信情報を受
信可能状態に制御する制御信号13を発生する制御信号発
生手段としての制御信号発生回路12を含み、個別ユニッ
ト20はそのバスインタフェース回路21内に制御信号13を
受信したとき個別ユニット20を受信可能状態に設定する
制御手段21a を含み、 制御信号13を中央処理ユニット10から各個別ユニット20
に伝送するために中央処理ユニット10と各個別ユニット
20間を接続した制御信号線13a を備え、さらに、個別ユ
ニット20は、その接続された制御信号線の信号レベルを
所定の「H」レベルに保持する保持手段としてのプルア
ップ回路23を含んでいる。
In this embodiment, a central processing unit 10 including a bus interface circuit 11 and n individual units each including a bus interface circuit 21 and an error correction circuit 22 connected to the central processing unit 10 via a common bus 30. In the device provided with 20, the central processing unit 10, which is a feature of the present invention, is a control signal as a control signal generating means for generating a control signal 13 for controlling the individual unit 20 to a state in which transmission information can be received. The generation unit 12 is included, and the individual unit 20 includes control means 21a for setting the individual unit 20 in a receivable state when the control signal 13 is received in the bus interface circuit 21 thereof. Individual unit 20
Central processing unit 10 and each individual unit for transmission to
The individual unit 20 further includes a control signal line 13a connected between the two, and the individual unit 20 further includes a pull-up circuit 23 as a holding means for holding the signal level of the connected control signal line at a predetermined "H" level. There is.

次に、本実施例の動作について第2図に示すタイムチャ
ートを参照して説明する。なお、第2図においては、制
御信号13、共通バス30上の送信情報、制御手段21a 出力
およびバスインタフェース回路21取込み情報の関係を示
す。
Next, the operation of this embodiment will be described with reference to the time chart shown in FIG. Note that FIG. 2 shows the relationship among the control signal 13, the transmission information on the common bus 30, the output of the control means 21a, and the fetch information of the bus interface circuit 21.

中央処理ユニット10から各個別ユニット20に対して送信
情報を送信する場合は、中央処理ユニット10は、初めに
制御信号発生回路12により制御信号線13a を「H」レベ
ルにすることにより制御信号13を各個別ユニット20に対
して送信する。各個別ユニット20はこの制御信号13を受
信すると、その制御手段21a は個別ユニット20を初期化
する初期化パルスを制御信号13の立上りで生成し、それ
によりバスインタフェース回路21を初期化する。続いて
中央処理ユニット10は送信情報を共通バス30を介して各
個別ユニット20に対して送信する。各個別ユニット20は
この送られてきた送信情報を受信する。そして、中央処
理ユニット10は送信情報の送信が完了すると制御信号13
を「H」レベルから「L」レベルに立ち下げる。これに
より各個別ユニット20における送信情報の受信も終了す
る。
When transmitting the transmission information from the central processing unit 10 to each individual unit 20, the central processing unit 10 first causes the control signal generation circuit 12 to set the control signal line 13a to "H" level. To each individual unit 20. When each individual unit 20 receives this control signal 13, its control means 21a generates an initialization pulse for initializing the individual unit 20 at the rising edge of the control signal 13, thereby initializing the bus interface circuit 21. Subsequently, the central processing unit 10 transmits the transmission information to each individual unit 20 via the common bus 30. Each individual unit 20 receives this transmitted transmission information. Then, the central processing unit 10 sends the control signal 13 when the transmission of the transmission information is completed.
Is lowered from the “H” level to the “L” level. As a result, the reception of the transmission information in each individual unit 20 also ends.

受信完了後、各個別ユニット20は、送信情報とともに送
られてくるエラー訂正情報(パリティやCRCなど)を
エラー訂正回路22で確認後、エラーがなければ受信情報
を認識し、受信が完了する。制御信号13によって、各個
別ユニット20のバスインタフェース回路21の初期化を、
共通バス30上の通信に同期して行うことが可能であるた
め、中央処理ユニット10以外の個別ユニット20が、中央
処理ユニット10からのデータ受信中に挿抜され、共通バ
ス30上のデータが雑音により乱れても、その後の再送に
よる復旧が容易になる。
After the reception is completed, each individual unit 20 confirms the error correction information (parity, CRC, etc.) sent together with the transmission information by the error correction circuit 22, and if there is no error, recognizes the reception information and completes the reception. By the control signal 13, the initialization of the bus interface circuit 21 of each individual unit 20,
Since it can be performed in synchronization with the communication on the common bus 30, the individual units 20 other than the central processing unit 10 are inserted / removed during data reception from the central processing unit 10, and the data on the common bus 30 is noisy. Even if it is disturbed by, the recovery by subsequent retransmission becomes easy.

また、中央処理ユニット10が挿抜された場合でも、各個
別ユニット20側にて制御信号13をプルアップ回路23によ
り「H」レベル電圧にてプルアップしておくことによ
り、全ての制御信号13は中央処理ユニット10が抜けたと
きに初期化され誤動作は生じない。
Even when the central processing unit 10 is inserted or removed, by pulling up the control signal 13 at the “H” level voltage by the pull-up circuit 23 on each individual unit 20 side, all control signals 13 are It is initialized when the central processing unit 10 comes off, and no malfunction occurs.

なお、前述の実施例では、中央処理ユニットは一つだけ
としたが、複数の場合も同様である。
In the above-described embodiment, the number of central processing units is one, but the same applies to a plurality of central processing units.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、各個別ユニットを受信
可能状態とする制御信号を与えることによって、共通バ
ス上に存在する動作中のユニットの挿抜によって、他ユ
ニットの動作設定内容の破壊、論理動作の暴走等の誤動
作を防止できる効果がある。
As described above, according to the present invention, by giving a control signal for setting each individual unit to a receivable state, insertion / removal of an operating unit existing on a common bus, destruction of operation setting contents of another unit, logic This has the effect of preventing malfunctions such as runaway motions.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の装置の一実施例を示すブロック構成
図。 第2図はその動作を示すタイムチャート。 第3図は従来の装置の一例を示すブロック構成図。 10……中央処理ユニット、11、21……バスインタフェー
ス回路、12……制御信号発生回路、13……制御信号、13
a ……制御信号線、20……個別ユニット、21a ……制御
手段、22……エラー訂正回路、23……プルアップ回路、
30……共通バス。
FIG. 1 is a block diagram showing an embodiment of the device of the present invention. FIG. 2 is a time chart showing the operation. FIG. 3 is a block diagram showing an example of a conventional device. 10 ... Central processing unit, 11, 21 ... Bus interface circuit, 12 ... Control signal generation circuit, 13 ... Control signal, 13
a: control signal line, 20: individual unit, 21a: control means, 22: error correction circuit, 23: pull-up circuit,
30 ... Common bus.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】一つの装置内で、中央処理ユニットから送
信情報を共通バスを介してこの共通バスに接続された複
数の個別ユニットに対して送信する制御を行う装置内ユ
ニット制御方法において、 前記中央処理ユニットは、送信情報を送信するとき前記
個別ユニットを受信可能状態に設定する制御信号を前記
共通バスとは別の制御信号線により送信し、 前記個別ユニットは、前記制御信号により受信可能状態
とし前記送信情報を受信する ことを特徴とする装置内ユニット制御方法。
1. An in-apparatus unit control method for controlling transmission of transmission information from a central processing unit via a common bus to a plurality of individual units connected to the common bus in one apparatus, The central processing unit transmits a control signal for setting the individual unit to a receivable state when transmitting the transmission information through a control signal line different from the common bus, and the individual unit is in a receivable state by the control signal. A method of controlling a unit in a device, comprising: receiving the transmission information.
【請求項2】中央処理ユニットと、この中央処理ユニッ
トに共通バスを介して接続された複数の個別ユニットと
を備えた装置において、 前記中央処理ユニットは、前記個別ユニットを送信情報
を受信可能状態に制御する制御信号を発生する制御信号
発生手段を含み、 前記個別ユニットは、前記制御信号を受信したとき前記
ユニットを受信可能状態に設定する制御手段を含み、 前記制御信号を前記中央処理ユニットから前記個別ユニ
ットに伝送するために前記中央処理ユニットと前記個別
ユニット間を接続する前記共通バスとは別の制御信号線
を備えた ことを特徴とする装置。
2. An apparatus comprising a central processing unit and a plurality of individual units connected to the central processing unit via a common bus, wherein the central processing unit is in a state capable of receiving transmission information from the individual units. Control signal generating means for generating a control signal for controlling, the individual unit includes a control means for setting the unit in a receivable state when receiving the control signal, the control signal from the central processing unit An apparatus comprising a control signal line different from the common bus connecting between the central processing unit and the individual unit for transmission to the individual unit.
【請求項3】前記個別ユニットは、その接続された前記
制御信号線の信号レベルを所定のレベルに保持する保持
手段を含む請求項2記載の装置。
3. The apparatus according to claim 2, wherein the individual unit includes holding means for holding the signal level of the connected control signal line at a predetermined level.
JP1324830A 1989-12-13 1989-12-13 Apparatus unit control method and apparatus Expired - Lifetime JPH0661050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1324830A JPH0661050B2 (en) 1989-12-13 1989-12-13 Apparatus unit control method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1324830A JPH0661050B2 (en) 1989-12-13 1989-12-13 Apparatus unit control method and apparatus

Publications (2)

Publication Number Publication Date
JPH03184112A JPH03184112A (en) 1991-08-12
JPH0661050B2 true JPH0661050B2 (en) 1994-08-10

Family

ID=18170159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1324830A Expired - Lifetime JPH0661050B2 (en) 1989-12-13 1989-12-13 Apparatus unit control method and apparatus

Country Status (1)

Country Link
JP (1) JPH0661050B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519351A (en) * 1974-07-12 1976-01-26 Hitachi Ltd
JP2592064B2 (en) * 1987-05-29 1997-03-19 日立マクセル株式会社 Control device for semiconductor memory cartridge

Also Published As

Publication number Publication date
JPH03184112A (en) 1991-08-12

Similar Documents

Publication Publication Date Title
JP2707529B2 (en) Data communication system
US5758073A (en) Serial interface between DSP and analog front-end device
DE19900331A9 (en) Universal data bus endpoint module
JPH0795767B2 (en) Optimized method of data communication and system using the method
EP0412267B1 (en) Asynchronous high-speed data interface
US5276813A (en) Acquiring addresses in an input/output system
US9880895B2 (en) Serial interface with bit-level acknowledgement and error correction
JPS6239580B2 (en)
JP3198333B2 (en) Apparatus and method for transferring data by serial data bus
CN112817895B (en) Communication method based on GPIO
JPH0661050B2 (en) Apparatus unit control method and apparatus
KR20190008196A (en) COMMUNICATION DEVICE, COMMUNICATION METHOD, PROGRAM, AND COMMUNICATION SYSTEM
JP6903645B2 (en) Communication devices, communication methods, programs, and communication systems
JP2005084792A (en) Data communication unit
EP4530870A1 (en) A serial peripheral interface communication system and method
JP3609701B2 (en) Error data notification method and notification system in unidirectional serial data communication system
EP0285335A2 (en) Data communication system and method
JP2024135820A (en) Transmitting device, receiving device, and transmitting/receiving system
JPS6361356A (en) Serial data transfer device
JPH11127219A (en) Data transfer equipment
JPH0265446A (en) Serial data transfer method
JPS6239929A (en) Data transmission equipment
JP2644558B2 (en) Test apparatus and test method for communication device
JPS581235A (en) Transfer system for communication bus data
JPH0368230A (en) Synchronization slip preventing device for data bus