Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0664569B2 - Micro program loading method - Google Patents
[go: Go Back, main page]

JPH0664569B2 - Micro program loading method - Google Patents

Micro program loading method

Info

Publication number
JPH0664569B2
JPH0664569B2 JP61150248A JP15024886A JPH0664569B2 JP H0664569 B2 JPH0664569 B2 JP H0664569B2 JP 61150248 A JP61150248 A JP 61150248A JP 15024886 A JP15024886 A JP 15024886A JP H0664569 B2 JPH0664569 B2 JP H0664569B2
Authority
JP
Japan
Prior art keywords
processor
microprogram
sub
loading
main processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61150248A
Other languages
Japanese (ja)
Other versions
JPS635462A (en
Inventor
恵一 勇
良記 藤岡
貞二 唐崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61150248A priority Critical patent/JPH0664569B2/en
Publication of JPS635462A publication Critical patent/JPS635462A/en
Publication of JPH0664569B2 publication Critical patent/JPH0664569B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプロセッサシステムのマイクロプログ
ラムローディング方式に関し、特に副プロセッサ障害時
の縮退運用に好適なマイクロプログラムローディング方
式に関するものである。
The present invention relates to a microprogram loading system for a multiprocessor system, and more particularly to a microprogram loading system suitable for degenerate operation when a sub-processor fails.

〔従来の技術〕[Conventional technology]

従来のマルチプロセッサシステムのマイクロプログラム
ローディング方式は、例えば、特開昭59−11153
9号公報に記載のように、主プロセッサのマイクロプロ
グラム部と副プロセッサのマイクロプログラム部に分け
てローディングし、副プロセッサのマイクロプログラム
ローディング時エラーとなった場合には、主プロセッサ
のマイクロプログラム部のみローディングし、主プロセ
ッサのみでシステムが稼働可能としたものが知られてい
る。また、特開昭59−114637号公報に記載のよ
うに、副プロセッサ動作時と切離し動作時の各マイクロ
プログラムを制御メモリでオーバーレイ構造に配置する
ことにより、副プロセッサエラー時には、切離し動作時
のマイクロプログラムで命令を実行するようにしたもの
が知られている。
A conventional microprogram loading method for a multiprocessor system is disclosed in, for example, Japanese Patent Laid-Open No. 59-11153.
As described in Japanese Patent Publication No. 9, the main processor's microprogram part and the subprocessor's microprogram part are separately loaded, and if an error occurs during the subprocessor's microprogram loading, only the main processor's microprogram part is loaded. It is known that the system can be loaded and the system can be operated only by the main processor. Further, as described in Japanese Patent Application Laid-Open No. 59-114637, by disposing each micro program at the time of operation of the sub processor and at the time of disconnection operation in the overlay structure in the control memory, the micro program at the time of disconnection operation at the time of the sub processor error. It is known that programs are used to execute instructions.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記前者の従来例の方式では、ローディング中のエラー
時のみにしか適用されず、ローディング後の副プロセッ
サのエラーについては、配慮されていなかった。さら
に、この方式で、副プロセッサのマイクロプログラムロ
ーディング中にエラーが発生した場合には、副プロセッ
サを動作させる命令が発行された時、マイクロプログラ
ムは、トラップとし、ソフトウェアインタプリタでこの
命令相当の実行(縮退運用)を行わせていたため、処理
速度が著しく低下するという問題があった。また、後者
の従来例の装置では、主プロセッサシステムのみで運用
する場合にも、2つのマイクロプログラムを選択するア
ドレス決定回路が必須となっているので、ハードウェア
量が増加し、コスト高となるという問題があった。
In the former method of the prior art, the method is applied only when an error occurs during loading, and no consideration is given to the error of the sub processor after loading. Further, in this method, if an error occurs during loading of the micro processor in the sub processor, when the instruction for operating the sub processor is issued, the micro program is set as a trap and the software interpreter executes the instruction equivalent to this instruction ( However, there is a problem that the processing speed is remarkably reduced because the degenerate operation is performed. Further, in the latter device of the prior art, an address determination circuit for selecting two microprograms is indispensable even when it is operated only by the main processor system, so the amount of hardware increases and the cost increases. There was a problem.

本発明の目的は、このような従来の問題を解決し、マル
チプロセッサシステムにおいて、副プロセッサ異常時の
縮退運用を特定のハードウェアを必要とせず、かつ、処
理速度の低下を最小限に抑えながら行うことが可能なマ
イクロプログラムローディング方法を提供することにあ
る。
An object of the present invention is to solve such a conventional problem, in a multiprocessor system, degenerate operation at the time of a sub-processor failure does not require specific hardware, and while suppressing a decrease in processing speed to a minimum. It is to provide a microprogram loading method that can be performed.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点を解決するため、本発明のマイクロプログラ
ムローディング方法では、低速に各種処理を行う主プロ
セッサ(第1図の2)と高速に各種処理を行う副プロセ
ッサ(4)を有するマルチプロセッサシステムのマイク
ロプログラムローディング方法において、副プロセッサ
(4)の動作時と切離し動作時の各マイクロプログラム
および各診断プログラムを外部記憶装置(5)に記憶
し、先ず副プロセッサ(4)動作時のマイクロプログラ
ムと副プロセッサの診断プログラムを副プロセッサ
(4)へローディングし、副プロセッサ(4)へのロー
ディングで異常を検出した場合には、規定回数だけリト
ライを行い、リトライオーバーした時には、切離し動作
時のマイクロプログラムを主プロセッサ(2)へローデ
ィングし、ローディングが正常もしくはリトライ成功時
には、副プロセッサへのローディングが完了した後、副
プロセッサの診断プログラムを実行し、副プロセッサ
(4)の診断結果に異常を検出した時、切離し動作時の
マイクロプログラムを主プロセッサ(2)へローディン
グすることを特徴としている。
In order to solve the above problems, in the microprogram loading method of the present invention, a multiprocessor system having a main processor (2 in FIG. 1) for performing various processes at low speed and a sub processor (4) for performing various processes at high speed is provided. In the microprogram loading method, each microprogram and each diagnostic program at the time of operation and disconnection of the subprocessor (4) are stored in the external storage device (5), and first, the microprogram and the subprogram at the time of operation of the subprocessor (4) When the diagnostic program of the processor is loaded into the sub processor (4) and an abnormality is detected in the loading of the sub processor (4), a retry is performed a specified number of times, and when the retry is over, the micro program at the time of disconnection operation is executed. Loading into the main processor (2) and loading When the normal operation or the retry is successful, the diagnostic program of the auxiliary processor is executed after the loading to the auxiliary processor is completed, and when an abnormality is detected in the diagnostic result of the auxiliary processor (4), the microprogram at the time of disconnection operation is executed by the main processor ( It is characterized by loading to 2).

〔作用〕 本発明のローディング方式は、副プロセッサのマイクロ
プログラムにより、副プロセッサを診断し、正常であれ
ばそのまま副プロセッサを使用した高速なマイクロプロ
グラムを実行し、もし異常であれば再度、主プロセッサ
のみで実行する低速なマイクロプログラムをローディン
グし直す。それによって、副プロセッサが異常な場合に
でも、主プロセッサのみで実行するので、低速ではある
が、ソフトウェアインタプリタによらず、マイクロプロ
グラムで実行するため、著しくは速度を低下させずに済
むことができる。
[Operation] According to the loading method of the present invention, the sub-processor is diagnosed by the micro-program of the sub-processor, and if normal, the high-speed micro-program using the sub-processor is executed as it is. Reload a slow microprogram that only runs. As a result, even if the sub-processor is abnormal, it is executed only by the main processor, so it is slow, but because it is executed by a micro program regardless of the software interpreter, it is not necessary to significantly reduce the speed. .

〔実施例〕〔Example〕

以下、本発明の一実施例を、図面により詳細に説明す
る。
An embodiment of the present invention will be described in detail below with reference to the drawings.

本実施例では、マルチプロセッサシステムにおいて、副
プロセッサを使用する命令を実行するマイクロプログラ
ムを、副プロセッサで実行すべき高速のマイクロプログ
ラムと、代替として主プロセッサのみで実行させる低速
のマイクロプログラムの両方を用意し、かつ、前者のマ
イクロプログラムの中に副プロセッサの診断を行うマイ
クロプログラムを用意して、副プロセッサのマイクロプ
ログラムローディング後、この診断マイクロプログラム
を実行し、副プロセッサに異常を検出した場合には、再
度、低速の主プロセッサのみで実行するマイクロプログ
ラムをローディングするものである。以下、具体的なマ
ルチプロセッサシステムを図示して本実施例を説明す
る。
In the present embodiment, in a multiprocessor system, a microprogram that executes an instruction using a sub processor is a high-speed micro program that should be executed by the sub processor, and a low speed micro program that is executed only by the main processor as an alternative. Prepare a micro program that diagnoses the sub processor in the former micro program, load this micro program of the sub processor, execute this diagnostic micro program, and detect an abnormality in the sub processor. Re-loads the microprogram to be executed only by the low-speed main processor. The present embodiment will be described below by showing a concrete multiprocessor system.

第1図は、本発明の一実施例を示すマイクロプログラム
制御のマルチプロセッサシステムの概略ブロック図であ
る。
FIG. 1 is a schematic block diagram of a microprogram controlled multiprocessor system showing an embodiment of the present invention.

第1図において、1は主プロセッサ2の動作を制御する
マイクロ命令を格納する主プロセッサ用制御メモリ、2
は低速に処理を行う主プロセッサ、3は副プロセッサ4
の動作を制御するマイクロ命令を格納する副プロセッサ
用制御メモリ、4は高速に処理を行う副プロセッサ、5
は外部記憶装置、6はプログラムエラー等の警報を行う
アラーム装置、7は入出力データを転送するための入出
力カバスである。
In FIG. 1, reference numeral 1 is a main processor control memory for storing microinstructions for controlling the operation of the main processor 2,
Is a main processor that processes at low speed, 3 is a sub processor 4
Control memory for the sub-processor for storing microinstructions for controlling the operation of
Is an external storage device, 6 is an alarm device for issuing a warning such as a program error, and 7 is an input / output bus for transferring input / output data.

本マルチプロセッサシステムは、第1図に示すように、
主プロセッサ2と副プロセッサ4は、それぞれの動作を
制御するマイクロ命令を格納する主プロセッサ用制御メ
モリ1と副プロセッサ用制御メモリ3を持ち、イニシャ
ルマイクロプログラムローダにより外部記憶装置5より
各制御メモリにマイクロプログラムをローディングす
る。主プロセッサ用制御メモリ1にローディングされる
プログラムは、(1)主プロセッサ2のみ使用して命令を
実行する基本部、(2)主プロセッサをマイクロプログラ
ムにより診断する診断部、(3)副プロセッサ4を使用す
る命令を、副プロセッサ4を動作させずに、主プロセッ
サ2のみで実行する主プロセッサ制御部がある。一方、
副プロセッサ用制御メモリ3にローディングされるプロ
グラムは、(1)副プロセッサ4をマイクロプログラムに
より診断する診断部、(2)副プロセッサ4を使用する命
令を、副プロセッサ4を動作させて実行する副プロセッ
サ制御部がある。
This multiprocessor system, as shown in FIG.
The main processor 2 and the sub-processor 4 have a main-processor control memory 1 and a sub-processor control memory 3 for storing micro-instructions for controlling the respective operations, and an initial micro-program loader allows the external storage device 5 to access each control memory. Load the microprogram. The programs loaded into the main processor control memory 1 are (1) a basic unit that executes instructions using only the main processor 2, (2) a diagnostic unit that diagnoses the main processor with a microprogram, and (3) a sub processor 4 There is a main processor control unit that executes an instruction that uses the sub-processor 4 only in the main processor 2 without operating the sub-processor 4. on the other hand,
The program loaded into the sub-processor control memory 3 is (1) a diagnostic unit for diagnosing the sub-processor 4 by a micro program, and (2) a sub-processor for operating the sub-processor 4 to execute an instruction using the sub-processor 4. There is a processor controller.

第2図は、第1図のシステムにおけるマイクロプログラ
ムローディング時の動作フローチャートである。以下、
第2図のフローチャートに従って本実施例の動作を説明
する。
FIG. 2 is an operation flowchart when loading the microprogram in the system of FIG. Less than,
The operation of this embodiment will be described with reference to the flowchart of FIG.

まず、マルチプロセッサシステムの電源がONされる
と、イニシャルマイクロプログラムローダが起動される
(ステップ201)。このイニシャルマイクロプログラ
ムローダは、入出力バス7を介して外部記憶装置5より
主プロセッサ用制御メモリ1へ基本部と診断部をローデ
ィングする(ステップ202)。ローディング中にエラ
ーを検出した場合(ステップ203)、予め定められた
回数分以内でリトライを行い、リトライ不成功の時(ス
テップ204)、アラーム装置6に起動をかけて、異常
検出を知らせる(ステップ205)。
First, when the power supply of the multiprocessor system is turned on, the initial micro program loader is activated (step 201). The initial micro program loader loads the basic unit and the diagnostic unit from the external storage device 5 into the main processor control memory 1 via the input / output bus 7 (step 202). When an error is detected during loading (step 203), the retry is performed within a predetermined number of times, and when the retry is unsuccessful (step 204), the alarm device 6 is activated to notify the abnormality detection (step). 205).

ローディングが正常,もしくはリトライ成功時、診断部
によりマイクロプログラムによる主プロセッサ2の診断
を行う(ステップ206)。診断結果に異常を検出した
場合(ステップ207)、アラーム装置6を起動して異
常検出をオペレータに知らせる(ステップ205)。正
常である場合(ステップ207)、副プロセッサ4の接
続の有無をチェックし(ステップ208)、未接続であ
れば、後述する主プロセッサ制御部をローディングする
(ステップ214)。接続と診断した時は、外部記憶装
置5より副プロセッサ用制御メモリ3へ診断部と副プロ
セッサ制御部をローディングする(ステップ209)。
ローディング中にエラーを検出した場合(ステップ21
0)、予め定められた回数分以内でリトライを行い(ス
テップ213)、リトライ不成功の時、後述する主プロ
セッサ制御部を主プロセッサ制御メモリ1にローディン
グする(ステップ214)。ローディングが正常もしく
はリトライ成功時、診断部によりマイクロプログラムに
よる副プロセッサ4の診断を行う(ステップ211)。
診断結果が正常な場合(ステップ212)、マイクロプ
ログラムローディングは完了し、次のオペレーティング
システムをローディングするためのブートストラッププ
ログラム実行に移る。診断結果に異常を検出した場合に
は(ステップ212)、外部記憶装置5より主プロセッ
サ用制御メモリ1へ主プロセッサ制御部をローディング
する(ステップ214)。ローディング中にエラーを検
出した場合(ステップ215)、予め定められた回数分
以内でリトライを行い(ステップ216)、リトライ不
成功の時、アラーム装置6を起動し、成功時は、ローデ
ィングを完了する。
When the loading is normal or the retry is successful, the diagnosis unit diagnoses the main processor 2 by the microprogram (step 206). When an abnormality is detected in the diagnosis result (step 207), the alarm device 6 is activated to notify the operator of the abnormality detection (step 205). If it is normal (step 207), the presence or absence of the connection of the secondary processor 4 is checked (step 208). If it is not connected, the main processor control unit described later is loaded (step 214). When the connection is diagnosed, the diagnostic unit and the sub processor control unit are loaded from the external storage device 5 into the sub processor control memory 3 (step 209).
If an error is detected during loading (step 21
0), retry is performed within a predetermined number of times (step 213), and when the retry is unsuccessful, a main processor control unit described later is loaded into the main processor control memory 1 (step 214). When the loading is normal or the retry is successful, the diagnosis unit diagnoses the sub processor 4 by the microprogram (step 211).
If the diagnostic result is normal (step 212), the microprogram loading is complete and the bootstrap program execution for loading the next operating system is started. When an abnormality is detected in the diagnosis result (step 212), the main processor controller is loaded from the external storage device 5 into the main processor control memory 1 (step 214). When an error is detected during loading (step 215), retry is performed within a predetermined number of times (step 216), the alarm device 6 is activated when the retry is unsuccessful, and the loading is completed when the retry is successful. .

このように、副プロセッサ用マイクロプログラムに、副
プロセッサの診断を行うマイクロプログラムを設け、ロ
ーディング時にこれを実行することにより、副プロセッ
サの信頼を高めると同時に、副プロセッサ異常時にも処
理速度を著しく低下させることなく縮退運用することが
できる。
In this way, the microprogram for the sub processor is provided with the micro program for diagnosing the sub processor, and by executing this at the time of loading, the reliability of the sub processor is improved and at the same time, the processing speed is significantly reduced even when the sub processor is abnormal. It is possible to perform degenerate operation without having to do so.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、マルチプロセッ
サシステムのマイクロプログラムローディングにおい
て、副プロセッサの診断を行うので、副プロセッサの信
頼度を向上することができ、さらに異常時にも、主プロ
セッサを使用して低速ではあるが、最適なマイクロプロ
グラムを実行するので、著しく処理速度を低下させずに
縮退運用ができる。
As described above, according to the present invention, since the sub-processor is diagnosed during microprogram loading of the multiprocessor system, the reliability of the sub-processor can be improved and the main processor can be used even when an abnormality occurs. Although it is slow, the optimum microprogram is executed, so that degenerate operation can be performed without significantly reducing the processing speed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すマイクロプログラム制
御のマルチプロセッサシステムの概略ブロック図、第2
図は第1図におけシステムのマイクロプログラムローデ
ィング時の動作フローチャートである。 1:主プロセッサ用制御メモリ、2:主プロセッサ、
3:副プロセッサ用制御メモリ、4:副プロセッサ、
5:外部記憶装置、6:アラーム装置、7:入出力バ
ス。
FIG. 1 is a schematic block diagram of a microprogram controlled multiprocessor system showing an embodiment of the present invention.
The figure is an operation flowchart of the system in FIG. 1 when the microprogram is loaded. 1: control memory for main processor, 2: main processor,
3: control memory for sub processor, 4: sub processor,
5: external storage device, 6: alarm device, 7: input / output bus.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−17058(JP,A) 特開 昭59−177660(JP,A) 特開 昭60−129845(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-57-17058 (JP, A) JP-A-59-177660 (JP, A) JP-A-60-129845 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】低速に各種処理を行う主プロセッサと高速
に各種処理を行う副プロセッサを有するマルチプロセッ
サシステムのマイクロプログラムローディング方法にお
いて、上記副プロセッサの動作時と切離し動作時の各マ
イクロプログラムおよび各診断プログラムを外部記憶装
置に記憶し、先ず上記副プロセッサ動作時のマイクロプ
ログラムと副プロセッサの診断プログラムを副プロセッ
サへローディングし、副プロセッサへのローディングで
異常を検出した場合には、規定回数だけリトライを行
い、リトライオーバーした時には、上記切離し動作時の
マイクロプログラムを主プロセッサへローディングし、
ローディングが正常もしくはリトライ成功時には、副プ
ロセッサへのローディングが完了した後、上記副プロセ
ッサの診断プログラムを実行し、副プロセッサの診断結
果に異常を検出した時、上記切離し動作時のマイクロプ
ログラムを主プロセッサへローディングすることを特徴
とするマイクロプログラムローディング方法。
1. A microprogram loading method for a multiprocessor system having a main processor for performing various kinds of processing at low speed and a sub processor for performing various kinds of processing at high speed. The diagnostic program is stored in an external storage device, and the microprogram and the diagnostic program for the secondary processor during the operation of the secondary processor are first loaded into the secondary processor, and if an abnormality is detected by loading the secondary processor, a retry is performed a specified number of times. When a retry is performed, the micro program at the time of the above disconnection operation is loaded into the main processor,
When the loading is normal or the retry is successful, after the loading to the secondary processor is completed, the diagnostic program of the secondary processor is executed, and when an abnormality is detected in the diagnostic result of the secondary processor, the microprogram at the time of the disconnection operation is executed by the main processor. A method for loading a microprogram, characterized in that
JP61150248A 1986-06-25 1986-06-25 Micro program loading method Expired - Lifetime JPH0664569B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61150248A JPH0664569B2 (en) 1986-06-25 1986-06-25 Micro program loading method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61150248A JPH0664569B2 (en) 1986-06-25 1986-06-25 Micro program loading method

Publications (2)

Publication Number Publication Date
JPS635462A JPS635462A (en) 1988-01-11
JPH0664569B2 true JPH0664569B2 (en) 1994-08-22

Family

ID=15492795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61150248A Expired - Lifetime JPH0664569B2 (en) 1986-06-25 1986-06-25 Micro program loading method

Country Status (1)

Country Link
JP (1) JPH0664569B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965243B2 (en) 2003-03-21 2005-11-15 Junichi Yamagishi Capacitance sensor
JP5908346B2 (en) * 2012-06-15 2016-04-26 株式会社東芝 Communication apparatus and communication method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717058A (en) * 1980-07-05 1982-01-28 Nec Corp Control system of microprogram
JPS59177660A (en) * 1983-03-29 1984-10-08 Fujitsu Ltd Logging system of diagnostic result in electronic computer

Also Published As

Publication number Publication date
JPS635462A (en) 1988-01-11

Similar Documents

Publication Publication Date Title
US4839895A (en) Early failure detection system for multiprocessor system
JPH0664569B2 (en) Micro program loading method
JPS6113626B2 (en)
JPS6376028A (en) Method for controlling execution of instruction step in virtual computer system
JP2835896B2 (en) Test program execution control method
JPH0216647A (en) Information processor
JP2845616B2 (en) Multiprocessor system
JPS6158054A (en) Run away detection of program
JPH0430245A (en) Multiprocessor control system
JP2985188B2 (en) Redundant computer system
JPH04324569A (en) Multiprocessor system
JP3126473B2 (en) How to set up a computer system
JPH0581065A (en) Self diagnostic method for programmable controller system
JP2849780B2 (en) Computer system
JPS6013494B2 (en) Self-diagnosis method
JPH02122335A (en) Test method for ras circuit
JPH05151021A (en) Debugging system using debugger with built-in resident area
JPH076103A (en) Fault processing system for input/output channel
JPS62212865A (en) Multiprocessor control system
JPH11184722A (en) Automatic return mechanism of maintenance control device in distributed processing system
JPH0635813A (en) Computer diagnosis method
JPS63156251A (en) Diagnosing method for check circuit
JPS60195649A (en) Error reporting system of microprogram-controlled type data processor
JPS61160156A (en) Fault detecting system of processor
JPS61187055A (en) Diagnostic system of input/output controller