JPH0666305B2 - Method for forming SOI substrate - Google Patents
Method for forming SOI substrateInfo
- Publication number
- JPH0666305B2 JPH0666305B2 JP63091703A JP9170388A JPH0666305B2 JP H0666305 B2 JPH0666305 B2 JP H0666305B2 JP 63091703 A JP63091703 A JP 63091703A JP 9170388 A JP9170388 A JP 9170388A JP H0666305 B2 JPH0666305 B2 JP H0666305B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- insulating film
- forming
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 56
- 238000000034 method Methods 0.000 title claims description 42
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 98
- 229910052596 spinel Inorganic materials 0.000 claims description 80
- 239000011029 spinel Substances 0.000 claims description 80
- 239000013078 crystal Substances 0.000 claims description 63
- 239000000395 magnesium oxide Substances 0.000 claims description 49
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 34
- 238000010884 ion-beam technique Methods 0.000 claims description 31
- 238000000137 annealing Methods 0.000 claims description 19
- 239000012298 atmosphere Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 153
- 238000005530 etching Methods 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 238000009499 grossing Methods 0.000 description 9
- 238000000635 electron micrograph Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000002441 X-ray diffraction Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、SOI基板の形成方法に関する。The present invention relates to a method for forming an SOI substrate.
半導体回路素子の高密度化,高集積化を図るために、基
板上に半導体薄膜,絶縁膜を交互に積層し、各半導体薄
膜にデバイスを組み込んだ積層構造の半導体立体回路素
子の開発が進められているが、この種の半導体立体回路
素子を製作する場合、プロセスの中間段階において各半
導体薄膜または各絶縁膜の表面に微小な凹凸が生じ、こ
れらの凹凸が残存した状態では、これらの凹凸がその後
のプロセスにおける成長膜の膜質に悪影響を及ぼすの
で、プロセスの途中で凹凸を有する成長膜の表面を平滑
化する必要がある。In order to achieve higher density and higher integration of semiconductor circuit elements, development of semiconductor three-dimensional circuit elements having a laminated structure in which semiconductor thin films and insulating films are alternately laminated on a substrate and devices are incorporated in each semiconductor thin film is being advanced. However, when manufacturing this kind of semiconductor three-dimensional circuit element, minute irregularities are generated on the surface of each semiconductor thin film or each insulating film in the intermediate stage of the process, and when these irregularities remain, these irregularities are generated. Since the quality of the growth film in the subsequent process is adversely affected, it is necessary to smooth the surface of the growth film having irregularities during the process.
以下、この表面平滑化の必要性について、基板に単結晶
絶縁膜を形成し、更にその上層に単結晶シリコン膜をエ
ピタキシャル成長させてなるSOI(silicon on insulato
r)基板を例に挙げて具体的に説明する。Regarding the necessity of this surface smoothing, an SOI (silicon on insulator) formed by forming a single crystal insulating film on the substrate and then epitaxially growing a single crystal silicon film on the insulating film is further formed.
r) A substrate will be taken as an example for the detailed description.
SOI基板は、特性が優れた集積回路を得るための素子材
料として注目され、とくにサファイアを用いたSOS(sil
icon on sapphire)基板の場合、浮遊容量の低下による
高速化,素子間分離面積の縮小による高集積化が可能に
なる等の優れた特徴を有している。The SOI substrate has attracted attention as an element material for obtaining integrated circuits with excellent characteristics.
The icon on sapphire) substrate has excellent features such as high speed due to reduction of stray capacitance and high integration due to reduction of element isolation area.
ところが、SOS基板の場合、サファイアの大型化が困難
であり、しかも高価であるので、最近ではサファイアに
代わり、単結晶マグネシアスピネル(MgO・Al2O3)を単
結晶絶縁膜として用いたSOI基板形成技術について、盛
んに研究,開発が進められている。However, in the case of SOS substrates, it is difficult to increase the size of sapphire and it is expensive, so recently, SOI substrates using single crystal magnesia spinel (MgO ・ Al 2 O 3 ) as a single crystal insulating film have replaced sapphire. The research and development of forming technology are being actively conducted.
そして、従来、単結晶シリコン基板上に単結晶マグネシ
アスピネル膜を形成する手法として、たとえば特公昭58
−55119号公報,特公昭58−55120号公報等に記載されて
いるような、気相エピタキシャル成長法(以下VPE法と
いう)がよく知られている。And, as a conventional method for forming a single crystal magnesia spinel film on a single crystal silicon substrate, for example, Japanese Patent Publication No.
The vapor phase epitaxial growth method (hereinafter referred to as VPE method) as described in Japanese Patent Publication No. -55119, Japanese Patent Publication No. 58-55120, etc. is well known.
また、イクステンディッド アブストラクツ オブ ザ
フィフティーンス コンファレンス オン ソリッド
ステイト デバイシズ アンド マテリアルズ,トウ
キョウ,1983,pp31−34〔Extended Abstracts of the 15
th Conference on Solid State Devices and Material
s, Tokyo,1983,pp31−34〕には、第9図に示すように、
単結晶シリコン基板1上に、MgCl2−Al−HCl−CO2−H2
−N2系のVPE法により単結晶マグネシアスピネル膜2を
形成したのち、酸素雰囲気中において1100℃の温度でア
ニールし、シリコン基板1のマグネシアスピネル膜2と
の界面を酸化してシリコン酸化膜3を形成し、その後マ
グネシアスピネル膜2上に単結晶シリコン膜4をエピタ
キシャル成長させ、マグネシアスピネル膜2とシリコン
酸化膜3との2重ゲート絶縁膜により、シリコン基板1
と上層のシリコン膜4との間の誘電分離特性の向上を図
り、このような2重ゲート絶縁膜を有するSOI基板を用
いて作製した集積回路のゲート絶縁特性の向上を図るこ
とが報告されている。Also, Extended Abstracts of the Fifteens Conference on Solid State Devices and Materials, Tokyo, 1983, pp31-34 [Extended Abstracts of the 15
th Conference on Solid State Devices and Material
s, Tokyo, 1983, pp31-34], as shown in FIG.
MgCl 2 —Al—HCl—CO 2 —H 2 on the single crystal silicon substrate 1
After the single crystal magnesia spinel film 2 is formed by the -N 2 -based VPE method, it is annealed at a temperature of 1100 ° C. in an oxygen atmosphere to oxidize the interface between the silicon substrate 1 and the magnesia spinel film 2 to form the silicon oxide film 3 Then, a single crystal silicon film 4 is epitaxially grown on the magnesia spinel film 2 and the silicon substrate 1 is formed by the double gate insulating film of the magnesia spinel film 2 and the silicon oxide film 3.
It has been reported that the dielectric isolation characteristics between the upper layer and the upper silicon film 4 are improved, and the gate insulation characteristics of an integrated circuit manufactured using an SOI substrate having such a double gate insulating film are improved. There is.
ところで、前記したように、VPE法によりシリコン基板
1上にマグネシアスピネル膜2を形成したのち、酸素雰
囲気中において高温で約2時間アニールを行ったときの
マグネシアスピネル膜2の結晶性の変化をX線回折法に
より調べたところ、第10図に示すようになった。By the way, as described above, the change in crystallinity of the magnesia spinel film 2 when the magnesia spinel film 2 is formed on the silicon substrate 1 by the VPE method and then annealed at a high temperature in an oxygen atmosphere for about 2 hours is X. When examined by the line diffraction method, it became as shown in FIG.
すなわち、第10図は、アニール前における(400)マグ
ネシアスピネルのX線回折強度を基準とした場合の、各
アニール温度でアニールした(400)マグネシアスピネ
ルのX線回折強度の比を示しており、この比が大きいほ
どマグネシアスピネル膜2の結晶性が増加していること
になり、第10図から明らかなように、アニール温度が高
いほどマグネシアスピネル膜2の結晶性は良好である。That is, FIG. 10 shows the ratio of the X-ray diffraction intensity of the (400) magnesia spinel annealed at each annealing temperature, based on the X-ray diffraction intensity of the (400) magnesia spinel before annealing. The larger this ratio is, the more the crystallinity of the magnesia spinel film 2 increases. As is clear from FIG. 10, the higher the annealing temperature, the better the crystallinity of the magnesia spinel film 2.
ところが、1200℃の温度でアニールを行った場合、マグ
ネシアスピネル膜2の結晶性は良くなる反面、第11図の
電子顕微鏡写真からわかるように、マグネシアスピネル
膜2の表面が荒れて平坦性が悪くなり、しかも第12図の
マグネシアスピネル膜2の表面結晶構造を示す反射電子
線回折パターンがストリークパターンにならず、1200℃
の温度でアニールしたときのマグネシアスピネル膜2の
表面状態および表面の結晶構造とも良好ではないので、
このマグネシアスピネル膜2上にエピタキシャル成長さ
せたシリコン膜4の膜質の低下を招くという問題点があ
る。However, when annealing is performed at a temperature of 1200 ° C., the crystallinity of the magnesia spinel film 2 is improved, but as can be seen from the electron micrograph of FIG. 11, the surface of the magnesia spinel film 2 is rough and the flatness is poor. In addition, the reflected electron beam diffraction pattern showing the surface crystal structure of the magnesia spinel film 2 in FIG.
Since the surface state and the crystal structure of the surface of the magnesia spinel film 2 when annealed at the temperature are not good,
There is a problem that the quality of the silicon film 4 epitaxially grown on the magnesia spinel film 2 is deteriorated.
一方、1100℃以下の温度でアニールを行った場合には、
前記した1200℃の場合に比してマグネシアスピネル膜2
の表面の荒れは減少するが、第10図に示すように、アニ
ールによるマグネシアスピネル膜2の結晶性の増加率は
1200℃の場合に比べて著しく小さいので、このマグネシ
アスピネル膜2上にエピタキシャル成長させたシリコン
膜4の膜質は十分満足できるものではない。On the other hand, when annealing is performed at a temperature of 1100 ° C or lower,
Compared to the case of 1200 ℃, the magnesia spinel film 2
Although the surface roughness of is decreased, as shown in FIG. 10, the rate of increase in crystallinity of the magnesia spinel film 2 due to annealing is
Since it is remarkably smaller than that at 1200 ° C., the film quality of the silicon film 4 epitaxially grown on this magnesia spinel film 2 is not sufficiently satisfactory.
そして、通常絶縁膜または半導体薄膜の形成プロセスの
前段階において、基板表面を鏡面研磨して基板表面を平
滑にすることが行われている。Then, usually, in the pre-stage of the process of forming the insulating film or the semiconductor thin film, the substrate surface is mirror-polished to smooth the substrate surface.
しかし、このようにプロセスの途中において、成長膜の
表面を平滑化する手法としては、従来前記したような研
磨以外に有効な方法はないが、研磨法の場合、研磨材に
よる成長膜表面の汚染が生じ、成長膜の硬さ,付着強度
等による機械的歪みまたは膜の剥離が生じるおそれがあ
り、しかも研磨を行うごとにプロセスを中断してウエハ
を研磨装置にセットしなければならず、非常に手間がか
かるという問題点がある。However, there is no effective method other than polishing as described above as a method for smoothing the surface of the growth film in the middle of the process as described above. May occur, causing mechanical distortion or peeling of the film due to the hardness and adhesion strength of the grown film, and the process must be interrupted each time polishing is performed to set the wafer in the polishing apparatus. There is a problem in that it takes time.
本発明はかかる事情に鑑みてなされたものであり、単結
晶絶縁膜の結晶性、表面特性を著しく向上することがで
き、単結晶シリコン膜の膜質の低下を防ぎ、高品質なSO
I基板を得ることができるSOI基板の形成方法を提供する
ことを目的とする。The present invention has been made in view of such circumstances, the crystallinity of the single crystal insulating film, it is possible to significantly improve the surface characteristics, prevent the deterioration of the film quality of the single crystal silicon film, high-quality SO
It is an object of the present invention to provide a method for forming an SOI substrate that can obtain an I substrate.
本発明のSOI基板の形成方法は、単結晶シリコン基板上
に単結晶絶縁膜を形成する工程と、前記単結晶絶縁膜を
アニールする工程と、前記単結晶絶縁膜の表面にこの表
面の法線方向に対し約85゜以上の入射角にてイオンビー
ムを照射して該表面を平滑化する工程と、前記表面が平
滑化された単結晶絶縁膜上に単結晶シリコン膜を形成す
る工程と、からなることを特徴とする。The method for forming an SOI substrate of the present invention comprises a step of forming a single crystal insulating film on a single crystal silicon substrate, a step of annealing the single crystal insulating film, and a normal line of this surface on the surface of the single crystal insulating film. Irradiating an ion beam at an incident angle of about 85 ° or more with respect to the direction to smooth the surface, and forming a single crystal silicon film on the smoothed single crystal insulating film, It is characterized by consisting of.
本発明のSOI基板の形成方法は、単結晶シリコン基板上
に単結晶絶縁膜を形成した後、この単結晶絶縁膜をアニ
ールするので、単結晶絶縁膜の結晶性が著しく向上す
る。更に、このアニール後の単結晶絶縁膜の表面は荒れ
るが、この単結晶絶縁膜の表面にこの表面の法線方向に
対し約85゜以上の入射角にてイオンビームを照射して該
表面を平滑化するので、単結晶絶縁膜は剥離などの物理
的な変形や表面の汚染を招くことなく、結晶性、表面特
性が著しく向上する。その後、この結晶性、表面特性が
優れた単結晶絶縁膜上に単結晶シリコン膜を形成するの
で、単結晶シリコン膜の膜質の低下を防止でき、高品質
なSOI基板を得ることができる。According to the method for forming an SOI substrate of the present invention, after the single crystal insulating film is formed on the single crystal silicon substrate, the single crystal insulating film is annealed, so that the crystallinity of the single crystal insulating film is significantly improved. Further, although the surface of the single crystal insulating film after this annealing is rough, the surface of the single crystal insulating film is irradiated with an ion beam at an incident angle of about 85 ° or more with respect to the normal direction of this surface to irradiate the surface. Since the single crystal insulating film is smoothed, the crystallinity and surface characteristics are significantly improved without causing physical deformation such as peeling and contamination of the surface. After that, since the single crystal silicon film is formed over the single crystal insulating film having excellent crystallinity and surface characteristics, deterioration of the film quality of the single crystal silicon film can be prevented and a high-quality SOI substrate can be obtained.
従って、このようなSOI基板を用いて集積回路を作製し
た場合には、素子特性の向上を図れることになる。Therefore, when an integrated circuit is manufactured using such an SOI substrate, the device characteristics can be improved.
以下、本発明をその実施例に基づき具体的に説明する。 Hereinafter, the present invention will be specifically described based on its examples.
第1図は本発明方法を説明するために用いる模式図であ
り、図中1は面方位(100)の単結晶シリコン基板を示
す。短結晶シリコン基板1上にはCVD法により形成され
た単結晶スピネル膜20が積層されている。第2図は単結
晶スピネル膜20の表面状態の電子顕微鏡写真であり、単
結晶スピネル膜20の表面には微小な凹凸が存在する。FIG. 1 is a schematic diagram used for explaining the method of the present invention, in which 1 denotes a single crystal silicon substrate having a plane orientation (100). A single crystal spinel film 20 formed by the CVD method is laminated on the short crystal silicon substrate 1. FIG. 2 is an electron micrograph of the surface state of the single crystal spinel film 20, and the surface of the single crystal spinel film 20 has minute irregularities.
このような微小な凹凸を除去する手法として、通常半導
体膜等のエッチング用のイオンビームミリング装置を用
いたイオンビームによる微細加工技術が考えられる。As a method for removing such minute unevenness, a fine processing technique using an ion beam using an ion beam milling device for etching a semiconductor film or the like is usually considered.
ところで、このイオンビームミリング装置により、各種
の物質をエッチングした場合の物質表面の法線方向に対
するイオンビームの入射角度とエッチングレートとの関
係は、米国コモンウエルズ社公表のカタログデータによ
ると、第3図に示すようになり、イオンビームの入射角
が0゜〜80゜の範囲において、ほとんどの物質がエッチ
ングされ、入射角が80゜以上になると、ほとんどの物質
のエッチングレートは急激に減少してあまりエッチング
されないことがわかる。By the way, according to the catalog data published by Commonwells Inc. in the United States, the relationship between the incident angle of the ion beam and the etching rate with respect to the normal direction of the substance surface when various substances are etched by this ion beam milling device is As shown in the figure, most of the substances are etched when the incident angle of the ion beam is in the range of 0 ° to 80 °, and when the incident angle is more than 80 °, the etching rates of most of the substances decrease sharply. It can be seen that it is not etched much.
従って本発明方法では具体的には、スピネル膜20が形成
された基板1を水平面内において回転させつつ、スピネ
ル膜20の表面の法線方向に対し入射角θが80゜以上にな
るように、アルゴン(Ar)イオンビームIBを照射するこ
とにより、スピネル膜20の表面の微小な凹凸をエッチン
グにより除去し、従来の研磨法のように、スピネル膜20
の表面の汚染またはスピネル膜20の剥離を招くことな
く、スピネル膜20の表面を平滑化しようとするものであ
る。Therefore, in the method of the present invention, specifically, while rotating the substrate 1 on which the spinel film 20 is formed in a horizontal plane, the incident angle θ becomes 80 ° or more with respect to the normal direction of the surface of the spinel film 20, By irradiating with an argon (Ar) ion beam IB, minute irregularities on the surface of the spinel film 20 are removed by etching, and like the conventional polishing method, the spinel film 20 is removed.
The surface of the spinel film 20 is smoothed without causing contamination of the surface or peeling of the spinel film 20.
アルゴンイオンビーム照射の具体的方法は、以下の如く
である。つまり、アルゴンガスをイオン化してAr+を
得、このAr+を引き出し電極から導出させ、中和器(フ
ィラメント)にて中和させた後、Ar原子をスピネル膜20
へ照射する。The specific method of argon ion beam irradiation is as follows. That is, argon gas is ionized to obtain Ar + , this Ar + is led out from the extraction electrode and neutralized by the neutralizer (filament), and then Ar atoms are spun into the spinel film 20.
Irradiate to.
ところで、アルゴンイオンビームIBのエネルギを500e
V、電流密度を1.4mA/cm2とし、入射角θをそれぞれ60
゜,85゜,87.5゜としたときのスピネル膜20の表面状態の
電子顕微鏡写真を撮影した結果、θ=60゜,85゜,87.5゜
に対してそれぞれ第4図(a),(b),(c)に示す
ようになり、入射角θが60゜の場合、同図(a)からわ
かるように、スピネル膜20の表面にはまだ凹凸の存在が
認められ、θ=85゜では、同図(b)からわかるよう
に、スピネル膜20の表面の凹凸がほとんどなくなってか
なり平滑になり、θ=87.5゜では、同図(c)からわか
るように、さらに平滑になっており、θが約85゜以上の
ときに平滑な表面のスピネル膜20を得ることができ、こ
のスピネル膜20上に単結晶シリコン膜を形成しても、当
該単結晶シリコン膜の膜質の劣化を招くことがない。By the way, the energy of the argon ion beam IB is 500e
V, current density is 1.4mA / cm 2 , incident angle θ is 60 each
As a result of taking electron micrographs of the surface state of the spinel film 20 at ゜, 85 ゜ and 87.5 ゜, as shown in Fig. 4 (a) and (b) for θ = 60 ゜, 85 ゜ and 87.5 ゜, respectively. , (C), and when the incident angle θ is 60 °, as shown in (a) of the figure, there are still irregularities on the surface of the spinel film 20, and at θ = 85 °, As can be seen from FIG. 7B, the spinel film 20 has almost no surface irregularities and becomes fairly smooth. At θ = 87.5 °, as shown in FIG. Is about 85 ° or more, a spinel film 20 having a smooth surface can be obtained, and even if a single crystal silicon film is formed on this spinel film 20, the quality of the single crystal silicon film may be deteriorated. Absent.
このとき、入射角θが75゜または80゜前後の場合、θ=
60゜の場合に比べてスピネル膜20の表面は平滑になるの
は当然であるが、前記したように単結晶シリコン膜を積
層形成した場合に、実用上差し支えがない程度の膜質の
単結晶シリコン膜を得ることができず、しかもエッチン
グレートの点からも薄膜表面の平滑化には適さず、入射
角θを約85゜以上とすることにより、スピネル膜20の表
面の平滑化を効果的に行える。At this time, if the incident angle θ is around 75 ° or 80 °, θ =
It is natural that the surface of the spinel film 20 becomes smoother than in the case of 60 °, but when the single crystal silicon films are laminated as described above, the film quality of the single crystal silicon is such that there is no practical problem. A film cannot be obtained, and it is not suitable for smoothing the surface of the thin film also from the viewpoint of etching rate. By setting the incident angle θ at about 85 ° or more, the smoothing of the surface of the spinel film 20 is effectively performed. You can do it.
イオンビームが照射された後のスピネル膜の膜質の評価
を第5図に示す。第5図には対照のために、イオンビー
ム照射前のスピネル膜の膜質の評価も併せて示す。反射
電子線回折〔RHEED〕パターン写真については、エッチ
ング後のスピネル膜ではストリーク状のスポットパター
ンになっており、非晶質化は起こっておらず表面が平滑
になっていることがわかる。X線回折については、エッ
チングにより膜厚が減少して回折強度は落ちており、ま
たロッキングカーブ半値幅は僅かに大きくなっている。
Mg組成についてエッチング前にMg組成が多いのは、スピ
ネル膜成長時にMgを多く含む層が表面に存在するためで
あり、エッチング前後においてMg,Al組成比に変化はな
い。更に電子の結合エネルギ(XPS)については、エッ
チング前後においてAl,Mg,Oの結合エネルギの変化は見
られず比晶質化は起こっていないことがわかる。FIG. 5 shows the evaluation of the film quality of the spinel film after being irradiated with the ion beam. For comparison, FIG. 5 also shows the evaluation of the film quality of the spinel film before ion beam irradiation. Regarding the reflection electron beam diffraction [RHEED] pattern photograph, it can be seen that the spinel film after etching has a streak-like spot pattern, and the surface is smooth without amorphization. Regarding X-ray diffraction, the film thickness is reduced by etching, the diffraction intensity is reduced, and the rocking curve half-width is slightly increased.
Regarding the Mg composition, the reason why the Mg composition is large before etching is that a layer containing a large amount of Mg exists on the surface during growth of the spinel film, and there is no change in the Mg / Al composition ratio before and after etching. Further, regarding the electron binding energy (XPS), no change in the binding energy of Al, Mg, and O was observed before and after etching, indicating that relative crystallization did not occur.
以上のように本発明方法により平滑化したスピネル膜は
イオンビーム照射によりダメージを受けていない。従っ
て本発明方法ではスピネル膜にダメージを与えることな
く、スピネル膜を平滑化することができる。As described above, the spinel film smoothed by the method of the present invention is not damaged by ion beam irradiation. Therefore, according to the method of the present invention, the spinel film can be smoothed without damaging the spinel film.
次に、イオンビームを照射して平滑化処理を行う際の、
基板の回転数と平滑化の程度とについて説明する。第6
図(a)〜(e)は下記第1表に示す回転条件にて回転
しながらイオンビームを照射した後のスピネル膜の表面
の電子顕微鏡写真である。Next, when performing a smoothing process by irradiating an ion beam,
The rotation speed of the substrate and the degree of smoothing will be described. Sixth
(A)-(e) are electron micrographs of the surface of the spinel film after irradiation with an ion beam while rotating under the rotation conditions shown in Table 1 below.
第6図から総回転数が1回転以上である場合について
は、エッチング後のスピネル膜の表面が平滑になってい
ることがわかる。またイオンエネルギ500eV,電流密度1.
4mA/cm2条件下では、回転数を十分大きくした場合(4r
pm)、10分間のエッチング処理にてスピネル膜に十分な
平滑性を得ることができた。このことから平滑化に必要
な条件は、エッチング時間は10分以上であって、この間
に基板を1回以上回転させることである。 It can be seen from FIG. 6 that the surface of the spinel film after etching is smooth when the total number of rotations is one or more. Ion energy is 500 eV and current density is 1.
Under 4mA / cm 2 condition, if the rotation speed is sufficiently high (4r
It was possible to obtain sufficient smoothness in the spinel film after 10 minutes of etching treatment. From this, the condition necessary for smoothing is that the etching time is 10 minutes or more and the substrate is rotated once or more during this time.
次に上述したような平滑化方法を用いてSOI基板を形成
する具体的方法について説明する。Next, a specific method for forming an SOI substrate using the above-described smoothing method will be described.
まず、第9図に示す直径3インチの円形の(100)単結
晶シリコン基板1を、Al−HCl−MgCl2−CO2−H2系の気
相エピタキシャル成長装置の反応室内に収納し、シリコ
ン基板1を920℃に加熱保持し、シリコン基板1上に厚
さ200nmの単結晶マグネシアスピネル膜2を成長させ
る。First, a circular (100) single crystal silicon substrate 1 having a diameter of 3 inches shown in FIG. 9 was housed in a reaction chamber of an Al—HCl—MgCl 2 —CO 2 —H 2 system vapor phase epitaxial growth apparatus, and a silicon substrate 1 is heated and held at 920 ° C., and a single crystal magnesia spinel film 2 having a thickness of 200 nm is grown on the silicon substrate 1.
次に、シリコン基板1上に成長させたマグネシアスピネ
ル膜2を、酸素雰囲気中において1200℃の温度で2時間
アニールし、マグネシアスピネル膜2を通してシリコン
基板1のマグネシアスピネル膜2との界面を酸化してシ
リコン酸化膜3を形成する。Next, the magnesia spinel film 2 grown on the silicon substrate 1 is annealed in an oxygen atmosphere at a temperature of 1200 ° C. for 2 hours, and the interface between the magnesia spinel film 2 and the silicon substrate 1 is oxidized through the magnesia spinel film 2. To form a silicon oxide film 3.
このとき1200℃の高温でのアニールにより、前記した第
10図から明らかなように、マグネシアスピネル膜2の結
晶性は著しく向上するが、その反面、前記したようにマ
グネシアスピネル膜2の表面の荒れまたは表面の結晶構
造の劣化が生じる。At this time, annealing at a high temperature of 1200 ° C.
As is clear from FIG. 10, the crystallinity of the magnesia spinel film 2 is significantly improved, but on the other hand, as described above, the surface of the magnesia spinel film 2 is roughened or the crystal structure of the surface is deteriorated.
次に、このようなマグネシアスピネル膜2の表面特性を
改善するために、通常のイオンミリング装置により、マ
グネシアスピネル膜2の表面に、該表面の法線方向に対
して85゜以上の入射角にてアルゴン(Ar)イオンビーム
を照射し、マグネシアスピネル膜2の表面を、2nm/分
の速さにて約10分間深さ方向に約20nmイオンビームエッ
チングして平滑化する。Next, in order to improve the surface characteristics of the magnesia spinel film 2, the surface of the magnesia spinel film 2 is exposed to an incident angle of 85 ° or more with respect to the normal direction of the surface by an ordinary ion milling device. The surface of the magnesia spinel film 2 is smoothed by irradiating it with an argon (Ar) ion beam to etch the surface of the magnesia spinel film 2 at a rate of 2 nm / min for about 10 minutes in the depth direction by about 20 nm.
このとき、イオンビームエッチングを行ったマグネシア
スピネル膜2の表面状態は、第7図の電子顕微鏡写真に
示すようになり、エッチングを行わない従来の場合を示
す第11図の電子顕微鏡写真と比べて明らかなように、イ
オンビームエッチングにより、マグネシアスピネル膜2
の表面の荒れが除去されて平坦になり、しかもイオンビ
ームエッチングを行ったマグネシアスピネル膜2の表面
の結晶構造を示す反射電子線回折パターンは、第8図の
ように単結晶を示すストリークパターンになり、イオン
ビームエッチングにより、マグネシアスピネル膜2の表
面特性が著しく改善されることになる。At this time, the surface state of the magnesia spinel film 2 subjected to the ion beam etching is as shown in the electron microscope photograph of FIG. 7, which is more than that of the electron microscope photograph of FIG. 11 showing the conventional case where etching is not performed. As is apparent, the magnesia spinel film 2 was formed by ion beam etching.
The roughened surface is removed and the surface becomes flat, and the reflected electron beam diffraction pattern showing the crystal structure of the surface of the magnesia spinel film 2 subjected to ion beam etching becomes a streak pattern showing a single crystal as shown in FIG. Therefore, the surface characteristics of the magnesia spinel film 2 are remarkably improved by the ion beam etching.
そして、平坦化したマグネシアスピネル膜2上に、モノ
シラン(SiH4)の熱分解法により、950℃の成長温度で
単結晶シリコン膜4を膜厚2μmだけエピタキシャル成
長させ、SOI基板を形成する。Then, on the flattened magnesia spinel film 2, a monocrystalline silicon film 4 is epitaxially grown to a film thickness of 2 μm at a growth temperature of 950 ° C. by a thermal decomposition method of monosilane (SiH 4 ) to form an SOI substrate.
ところで、このように酸素雰囲気中、1200℃で2時間ア
ニールしたのち、イオンビームエッチングしたマグネシ
アスピネル膜2上に成長させたシリコン膜4の結晶性
を、Si(422)X線回折のロッキングカーブ半値幅の測
定により評価した結果、半値幅は0.10゜となり、比較の
ために、前記と同じアニール条件でアニールし、イオン
ビームエッチングを行わない単結晶マグネシアスピネル
膜上に成長させた単結晶シリコン膜(以下Aのシリコン
膜という)と、アニール温度を1100℃とし、イオンビー
ムエッチングを行わない単結晶マグネシアスピネル膜上
に成長させた単結晶シリコン膜(以下Bのシリコン膜と
いう)とについて、Si(422)X線回折のロッキングカ
ーブ半値幅を測定したところ、A,Bのシリコン膜夫々の
半値幅は0.35゜,0.20゜となり、前記実施例の場合の半
値幅0.10゜よりもかなり大きくなる。By the way, the crystallinity of the silicon film 4 grown on the magnesia spinel film 2 subjected to ion beam etching after being annealed at 1200 ° C. for 2 hours in the oxygen atmosphere is determined by the rocking curve half of Si (422) X-ray diffraction. As a result of evaluation by measurement of the value width, the half value width was 0.10 °, and for comparison, a single crystal silicon film (annealed under the same annealing conditions as described above and grown on the single crystal magnesia spinel film without ion beam etching ( (Hereinafter referred to as a silicon film of A)) and a single crystal silicon film (hereinafter referred to as a silicon film of B) grown on a single crystal magnesia spinel film which has an annealing temperature of 1100 ° C. and is not subjected to ion beam etching. ) When the rocking curve full width at half maximum of X-ray diffraction was measured, the full width at half maximum of each of the A and B silicon films was 0.35 ° and 0.20 °. This is much larger than the half width of 0.10 ° in the case of the embodiment.
これは、Aのシリコン膜の場合、1200℃の高温でのアニ
ールにより、表面が荒れたままのマグネシアスピネル膜
上に、単結晶シリコン膜を成長させたことにより、単結
晶シリコン膜の膜質の低下を招いたためであり、Bのシ
リコン膜の場合、1100℃のアニールにより、表面の荒れ
は少なくても結晶性の増加が不十分であるマグネシアス
ピネル膜上に、単結晶シリコン膜を成長させたことによ
り、単結晶シリコン膜として十分な膜質のものが得られ
ないためである。This is because, in the case of the silicon film A, the single crystal silicon film was grown on the magnesia spinel film whose surface was still roughened by annealing at a high temperature of 1200 ° C. In the case of the B silicon film, the single crystal silicon film was grown on the magnesia spinel film whose surface roughness is small but the increase in crystallinity is insufficient by annealing at 1100 ° C. This makes it impossible to obtain a single crystal silicon film having a sufficient film quality.
下記第2表は本発明のSOI基板形成方法により形成され
たSOI基板(単結晶シリコン膜)上に作成されたn−MOS
FET(FET(a))の特性を示す表であり、第2表には
参照用として同じアニール条件でアニールし、イオンビ
ームエッチングを行わないマグネシアスピネル膜上に積
層された単結晶シリコン膜上に作成されたn−MOS FET
(FET(b))の特性も併せて示す。Table 2 below shows an n-MOS formed on an SOI substrate (single crystal silicon film) formed by the method for forming an SOI substrate of the present invention.
It is a table showing the characteristics of the FET (FET (a)), and Table 2 shows a single crystal silicon film laminated on the magnesia spinel film which is annealed under the same annealing conditions as a reference and is not subjected to ion beam etching. Created n-MOS FET
The characteristics of (FET (b)) are also shown.
第2表から理解される如く、本発明により製造されたSO
I基板上に形成されたn−MOS FET(FET(a))はその
特性が優れており、これはマグネシアスピネル膜の平滑
化処理に伴う単結晶シリコン膜の結晶性の向上に起因し
ている。 As can be seen from Table 2, SO produced according to the present invention
The characteristics of the n-MOS FET (FET (a)) formed on the I substrate are excellent, and this is due to the improvement of the crystallinity of the single crystal silicon film accompanying the smoothing treatment of the magnesia spinel film. .
なお本実施例では酸素雰囲気中にてアニールすることと
したが、他の酸化性雰囲気、例えば水蒸気を含む窒素雰
囲気中にてアニールすることとしてもよい。Although the annealing is performed in the oxygen atmosphere in this embodiment, the annealing may be performed in another oxidizing atmosphere, for example, a nitrogen atmosphere containing water vapor.
本発明のSOI基板の形成方法は、単結晶シリコン基板上
に単結晶絶縁膜を形成した後、この単結晶絶縁膜をアニ
ールするので、単結晶絶縁膜の結晶性が著しく向上す
る。更に、このアニール後の単結晶絶縁膜の表面は荒れ
るが、この単結晶絶縁膜の表面にこの表面の法線方向に
対し約85゜以上の入射角にてイオンビームを照射して該
表面を平滑化するので、単結晶絶縁膜は剥離などの物理
的な変形やその表面に汚染を招くことなく、結晶性、表
面特性が著しく向上する。その後、この結晶性、表面特
性が優れた単結晶絶縁膜上に単結晶シリコン膜を形成す
るので、単結晶シリコン膜の膜質の低下を防止でき、高
品質なSOI基板を得ることができる。According to the method for forming an SOI substrate of the present invention, after the single crystal insulating film is formed on the single crystal silicon substrate, the single crystal insulating film is annealed, so that the crystallinity of the single crystal insulating film is significantly improved. Further, although the surface of the single crystal insulating film after this annealing is rough, the surface of the single crystal insulating film is irradiated with an ion beam at an incident angle of about 85 ° or more with respect to the normal direction of this surface to irradiate the surface. Since the single crystal insulating film is smoothed, the crystallinity and surface characteristics are remarkably improved without causing physical deformation such as peeling and contamination of the surface. After that, since the single crystal silicon film is formed over the single crystal insulating film having excellent crystallinity and surface characteristics, deterioration of the film quality of the single crystal silicon film can be prevented and a high-quality SOI substrate can be obtained.
従って、本発明方法にて形成されたSOI基板を用いて集
積回路を作製した場合には、素子特性の向上が図ること
ができる等、本発明方法は優れた効果を奏する。Therefore, when the integrated circuit is manufactured using the SOI substrate formed by the method of the present invention, the device characteristics can be improved, and the method of the present invention exhibits excellent effects.
第1図は本発明方法を説明するために用いる模式図、第
2図はイオンビームを照射していない単結晶スピネル膜
の表面の結晶の構造の電子顕微鏡写真、第3図はイオン
ビームの入射角と各種物質のエッチングレートとの関係
を示すグラフ、第4図(a)〜(c)は夫々イオンビー
ムの入射角を60゜,85゜,87.5゜としたときの単結晶スピ
ネル膜の表面の結晶の構造の電子顕微鏡写真、第5図は
単結晶スピネル膜の結晶の構造の写真と共に示す特性
図、第6図は回転数を変動させた場合の単結晶スピネル
膜の表面の結晶の構造の電子顕微鏡写真、第7図は本発
明のSOI基板の形成方法における単結晶マグネシアスピ
ネル膜の表面の結晶の構造の電子顕微鏡写真、第8図は
本発明のSOI基板の形成方法における単結晶マグネシア
スピネル膜の表面の結晶の構造の反射電子線回折による
写真、第9図はSOI基板の断面図、第10図は単結晶シリ
コン基板上にVPE法により形成した単結晶マグネシアス
ピネル膜のアニール温度とX線回折強度との関係を示す
グラフ、第11図は従来方法における単結晶マグネシアス
ピネル膜の表面の結晶の構造の電子顕微鏡写真、第12図
は同じく反射電子線回折による同結晶の構造の写真であ
る。 1……単結晶シリコン基板、2……単結晶マグネシアス
ピネル膜、4……単結晶シリコン膜、20……単結晶スピ
ネル膜、18……アルゴンイオンビームFIG. 1 is a schematic diagram used for explaining the method of the present invention, FIG. 2 is an electron micrograph of the crystal structure of the surface of a single crystal spinel film which is not irradiated with an ion beam, and FIG. 3 is the incidence of an ion beam. 4 (a) to (c) are graphs showing the relationship between the angle and the etching rate of various substances, and the surface of the single crystal spinel film when the incident angles of the ion beam are 60 °, 85 °, and 87.5 °, respectively. 5 is an electron micrograph of the structure of the crystal of Fig. 5, Fig. 5 is a characteristic diagram shown together with a photograph of the structure of the crystal of the single crystal spinel film, and Fig. 6 is a structure of the crystal of the surface of the single crystal spinel film when the rotation speed is changed. 7 is an electron micrograph of the crystal structure of the surface of the single crystal magnesia spinel film in the method for forming an SOI substrate of the present invention, and FIG. 8 is a single crystal magnesia in the method for forming an SOI substrate of the present invention. Crystal structure of the surface of the spinel film Fig. 9 is a sectional view of an SOI substrate, and Fig. 10 is the relationship between the annealing temperature and the X-ray diffraction intensity of a single crystal magnesia spinel film formed by the VPE method on a single crystal silicon substrate. FIG. 11 is an electron micrograph of the crystal structure of the surface of the single crystal magnesia spinel film in the conventional method, and FIG. 12 is a photo of the structure of the same crystal by backscattered electron diffraction. 1 ... Single crystal silicon substrate, 2 ... Single crystal magnesia spinel film, 4 ... Single crystal silicon film, 20 ... Single crystal spinel film, 18 ... Argon ion beam
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−69930(JP,A) ─────────────────────────────────────────────────── --Continued from the front page (56) References JP-A-59-69930 (JP, A)
Claims (5)
成する工程と、前記単結晶絶縁膜をアニールする工程
と、前記単結晶絶縁膜の表面にこの表面の法線方向に対
し約85゜以上の入射角にてイオンビームを照射して該表
面を平滑化する工程と、前記表面が平滑化された単結晶
絶縁膜上に単結晶シリコン膜を形成する工程と、からな
ることを特徴とするSOI基板の形成方法。1. A step of forming a single crystal insulating film on a single crystal silicon substrate, a step of annealing the single crystal insulating film, and a surface of the single crystal insulating film having a thickness of about 85 in a direction normal to the surface. Characterized by comprising a step of irradiating an ion beam at an incident angle of ° or more to smooth the surface and a step of forming a single crystal silicon film on the smoothed single crystal insulating film. Method for forming SOI substrate.
ニールすることを特徴とする請求項1記載のSOI基板の
形成方法。2. The method for forming an SOI substrate according to claim 1, wherein the single crystal insulating film is annealed in an oxidizing atmosphere.
ネル膜であることを特徴とする請求項2記載のSOI基板
の形成方法。3. The method for forming an SOI substrate according to claim 2, wherein the single crystal insulating film is a single crystal magnesia spinel film.
てアニールすることを特徴とする請求項3記載のSOI基
板の形成方法。4. The method for forming an SOI substrate according to claim 3, wherein the single crystal insulating film is annealed at a temperature of about 1200 ° C. or higher.
結晶絶縁膜が形成された前記単結晶シリコン基板を水平
面内において少なくとも一回転させることを特徴とする
請求項1、2、3又は4記載のSOI基板の形成方法。5. The single crystal silicon substrate on which the single crystal insulating film is formed is rotated at least once in a horizontal plane when the ion beam is irradiated. A method for forming an SOI substrate according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091703A JPH0666305B2 (en) | 1987-06-12 | 1988-04-15 | Method for forming SOI substrate |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14524487 | 1987-06-12 | ||
| JP29537987 | 1987-11-25 | ||
| JP62-145244 | 1987-11-25 | ||
| JP62-295379 | 1987-11-25 | ||
| JP63091703A JPH0666305B2 (en) | 1987-06-12 | 1988-04-15 | Method for forming SOI substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02316A JPH02316A (en) | 1990-01-05 |
| JPH0666305B2 true JPH0666305B2 (en) | 1994-08-24 |
Family
ID=27306817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63091703A Expired - Lifetime JPH0666305B2 (en) | 1987-06-12 | 1988-04-15 | Method for forming SOI substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666305B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557583B1 (en) * | 1999-12-30 | 2006-03-03 | 주식회사 하이닉스반도체 | Planarization method of semiconductor device |
| JP3994111B2 (en) | 2003-09-30 | 2007-10-17 | 日本航空電子工業株式会社 | Method and apparatus for flattening solid surface |
| DE602006020866D1 (en) | 2005-05-20 | 2011-05-05 | Japan Aviation Electron | METHOD FOR LIGHTING A SOLID BODY SURFACE |
| CN113233780A (en) * | 2021-04-07 | 2021-08-10 | 合肥京东方半导体有限公司 | Liquid crystal glass substrate thinning and etching equipment |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969930A (en) * | 1982-10-15 | 1984-04-20 | Toshiba Corp | Manufacture of semiconductor device |
-
1988
- 1988-04-15 JP JP63091703A patent/JPH0666305B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02316A (en) | 1990-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906594A (en) | Surface smoothing method and method of forming SOI substrate using the surface smoothing method | |
| JP4331593B2 (en) | Film or layer comprising semiconductor material and method for producing film or layer | |
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| TWI310962B (en) | ||
| TWI344667B (en) | ||
| JP2000294470A (en) | SOI wafer and method for manufacturing SOI wafer | |
| JP2006524426A (en) | Method and layer structure for producing strained layers on a substrate | |
| JPH0582442A (en) | Manufacture of polycrystalline semiconductor thin film | |
| JP4732725B2 (en) | Substantially metastable SiGe layer and method for forming the same | |
| EP4659286A1 (en) | Methods of manufacturing semiconductor-on-insulator wafers having charge trapping layers with controlled stress | |
| JPH0666305B2 (en) | Method for forming SOI substrate | |
| JPH09162088A (en) | Semiconductor substrate and production thereof | |
| EP3652780A1 (en) | Method of manufacture of a semiconductor on insulator structure | |
| JPH04264724A (en) | Manufacture of semiconductor substrate | |
| JP4790211B2 (en) | SOI substrate, semiconductor substrate and manufacturing method thereof | |
| JPS60152018A (en) | Manufacture of semiconductor thin film crystal layer | |
| JPH05152304A (en) | Method for manufacturing semiconductor substrate | |
| JPH0468770B2 (en) | ||
| JPS5893223A (en) | Preparation of semiconductor device | |
| JP2637950B2 (en) | Surface cleaning method | |
| JP4442090B2 (en) | Manufacturing method of SOI substrate | |
| WO2025041531A1 (en) | Method for manufacturing epitaxial wafer | |
| JPH0228560B2 (en) | TANKETSUSHOSHIRIKONMAKUKEISEIHO | |
| JPH04133321A (en) | Chemical vapor growth method of metal thin film | |
| JPH0799742B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |