JPH0667213B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JPH0667213B2 JPH0667213B2 JP60138652A JP13865285A JPH0667213B2 JP H0667213 B2 JPH0667213 B2 JP H0667213B2 JP 60138652 A JP60138652 A JP 60138652A JP 13865285 A JP13865285 A JP 13865285A JP H0667213 B2 JPH0667213 B2 JP H0667213B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- current
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 この発明は、スイッチング素子のオン/オフ駆動によっ
て共振回路に発生する高周波出力を負荷に与えるインバ
ータ装置に関するものである。Description: TECHNICAL FIELD The present invention relates to an inverter device that applies a high-frequency output generated in a resonant circuit to a load by on / off driving of a switching element.
インバータ装置の出力を高周波化する上で、スイッチン
グ素子のスイッチング損失が大きな問題となる。スイッ
チング素子の導通タイミングを検出し、スイッチング素
子のオン/オフ駆動を制御すると、スイッチング損失を
少なくすることができる。The switching loss of the switching element becomes a serious problem in increasing the frequency of the output of the inverter device. By detecting the conduction timing of the switching element and controlling the on / off driving of the switching element, the switching loss can be reduced.
第5図にその従来例を示す。このインバータ装置は、直
流電源31に対して、発振トランス32の1次巻線および共
振用コンデンサ33の並列共振回路と、トランジスタ34に
ダンパダイオード35を逆方向接続した並列回路とが直列
に接続され、負荷Zに対して発振トランス32の2次巻線
にチョークコイル36が直列に接続されて、負荷Zに高周
波電力を供給するものである。FIG. 5 shows the conventional example. In this inverter device, a parallel resonance circuit of a primary winding of an oscillation transformer 32 and a resonance capacitor 33 and a parallel circuit in which a damper diode 35 is reversely connected to a transistor 34 are connected in series to a DC power supply 31. A choke coil 36 is connected in series to the secondary winding of the oscillation transformer 32 with respect to the load Z, and supplies high-frequency power to the load Z.
第6図(a)にこのインバータ装置のトランジスタ34の
コレクタ電圧VC、コレクタ電流ICおよびダンパダイオー
ド35に流れるダンパ電流IDを示す。この従来例では、ト
ランジスタ34がオフとなってコレクタ電圧VCが正弦波状
に変化し、コレクタ電圧VCが零となったときに流れるダ
ンパ電流IDを検出し、トランジスタ34を導通させる。こ
の動作は、ダンパダイオード53に流れるダンパ電流IDを
検出する電流検出コイル37、電流検出コイルの検出電流
を電圧に変換する抵抗38、その電圧でトリガ信号VPを発
生するコンデンサ39、コンデンサ39から出力されるトリ
ガ信号VPを受けて動作する単安定マルチバイブレータ40
および単安定マルチバイブレータ40の出力をトランジス
タ34のベース電流IBにするコンデンサ41と抵抗42の並列
回路によって行なわれる。単安定マルチバイブレータ40
に与えられるトリガ信号VPは第6図(b)に示され、ト
ランジスタ34に与えられるベース電流IBは第6図(c)
に示されている。このトランジスタ34の駆動制御では、
ダンパ電流IDを検出し、単安定マルチバイブレータ40の
トリガ信号VPを作り、ベース流IBを発生させるため、ダ
ンパ電流IDと連続してコレクタ電流ICが流れ出すので、
トランジスタ34のオン動作時のスイッチングロスはなく
なる。コレクタ電流ICは、単安定マルチバイブレータ40
で設定されるベース電流IBが流れる期間tまで直線的に
増加する。この従来例では、期間tを変えることによっ
てコレクタ電流ICを制御することができるので、回路の
共振条件を維持しながら出力を可変することができる利
点もある。しかしこの従来例では、ダンパ電流IDが流れ
出す直後にベース電流IBがトランジスタ34に供給される
が、コレクタ電流ICが流れ出すのはダンパ電流IDが消滅
してからであるので、その間に流れるベース電流IBが無
駄となり損失を招く。FIG. 6 (a) shows the collector voltage V C , the collector current I C of the transistor 34 and the damper current I D flowing in the damper diode 35 of this inverter device. In this conventional example, the transistor 34 is turned off, the collector voltage V C changes sinusoidally, and the damper current I D flowing when the collector voltage V C becomes zero is detected, and the transistor 34 is made conductive. This operation is performed by the current detection coil 37 that detects the damper current ID flowing through the damper diode 53, the resistor 38 that converts the detection current of the current detection coil into a voltage, the capacitor 39 that generates the trigger signal V P at that voltage, and the capacitor 39. The monostable multivibrator 40 that operates by receiving the trigger signal V P output from
And a parallel circuit of a capacitor 41 and a resistor 42 which makes the output of the monostable multivibrator 40 the base current I B of the transistor 34. Monostable multivibrator 40
FIG. 6 (b) shows the trigger signal V P applied to the transistor 34, and FIG. 6 (c) shows the base current I B applied to the transistor 34.
Is shown in. In the drive control of this transistor 34,
Since the damper current I D is detected, the trigger signal V P of the monostable multivibrator 40 is generated, and the base current I B is generated, the collector current I C flows out continuously with the damper current I D.
There is no switching loss when the transistor 34 is on. The collector current I C is determined by the monostable multivibrator 40
It linearly increases up to the period t during which the base current I B set by. In this conventional example, since the collector current I C can be controlled by changing the period t, there is also an advantage that the output can be varied while maintaining the resonance condition of the circuit. However, in this prior art example, the base current I B is supplied to the transistor 34 immediately after the damper current I D flows out, since the collector current I C flows out is from the damper current I D is disappeared, in the meantime The base current I B flowing is wasted and causes a loss.
この欠点を解決するものとして、第7図に示すように単
安定マルチバイブレータ40の後段にさらに単安定マルチ
バイブレータ43を設けた従来例がある。この従来例は、
第8図(a)に示すように単安定マルチバイブレータ40
でダンパ電流IDが流れ終える期間t1を設定し、第8図
(b)に示すように期間t1後にベース電流IBを流す。と
ころがこの場合、ベース電流IBが流れる期間t2を変えて
出力制御を行なおうとすると、ダンパ電流IDの流れる期
間t1も変化するので不都合を生じる。As a solution to this drawback, there is a conventional example in which a monostable multivibrator 43 is further provided after the monostable multivibrator 40 as shown in FIG. This conventional example
As shown in FIG. 8 (a), the monostable multivibrator 40 is used.
Then, the period t 1 at which the damper current I D ends is set, and the base current I B flows after the period t 1 as shown in FIG. 8B. However, in this case, if an attempt is made to perform output control while changing the period t 2 in which the base current I B flows, the period t 1 in which the damper current I D flows also changes, causing a problem.
第9図に示す従来例は、コンデンサ39の代りに増幅器44
を接続し、ダンパ電流IDが流れ終えるタイミングを検出
し、単安定マルチバイブレータ40にトリガ信号を与える
ものである。また第10図に示す従来例は、第9図におけ
る単安定マルチバイブレータ40に代えて無安定マルチバ
イブレータ45を接続し、ダンパ電流IDの検出信号によっ
て強制同期を行なうものである。このいずれの場合も、
電流検出コイル37を必要とし、雑音によって誤差が生じ
る恐れがあるとともに回路が複雑となってコストが高く
なる欠点がある。In the conventional example shown in FIG. 9, an amplifier 44 is used instead of the capacitor 39.
Is connected to detect the timing when the damper current I D has finished flowing, and gives a trigger signal to the monostable multivibrator 40. Further, in the conventional example shown in FIG. 10, an astable multivibrator 45 is connected instead of the monostable multivibrator 40 shown in FIG. 9, and forced synchronization is performed by a detection signal of the damper current I D. In either case,
Since the current detection coil 37 is required, an error may occur due to noise, and the circuit becomes complicated and the cost becomes high.
この発明の目的は、従来例の問題点の解消を図り、簡単
でしかも安価な構成でスイッチング素子の駆動制御を誤
動作なくかつ効率よく行なうことができるインバータ装
置を提供することである。An object of the present invention is to solve the problems of the conventional example, and to provide an inverter device capable of efficiently performing drive control of a switching element with a simple and inexpensive structure without malfunction.
この発明のインバータ装置は、負荷に供給する高周波電
力を発生するインダクタンス素子と、直流電源に対して
前記インダクタンス素子と直列接続したスイッチング素
子と、このスイッチング素子に逆並列接続した第1のダ
イオードと、前記インダクタンス素子のいずれか一方に
並列接続した共振用コンデンサと、前記スイッチング素
子と前記直流電源の負極との間に順方向接続した第2の
ダイオードと、この第2のダイオードの逆バイアス電圧
によりオンされるトランジスタと、このトランジスタが
オンからオフになってから一定期間前記スイッチング素
子を導通する制御を行なう制御回路とを備えたものであ
る。The inverter device of the present invention includes an inductance element that generates high-frequency power to be supplied to a load, a switching element that is connected in series to the DC power source with the inductance element, and a first diode that is connected in antiparallel to the switching element. A resonance capacitor connected in parallel to either one of the inductance elements, a second diode connected in the forward direction between the switching element and the negative electrode of the DC power supply, and turned on by the reverse bias voltage of the second diode. And a control circuit for controlling the conduction of the switching element for a certain period after the transistor is switched from ON to OFF.
この発明によれば、つぎの作用がある。スイッチング素
子が遮断されると、第1のダイオードに電流が流れ、第
2のダイオードの逆バイアス電圧によりトランジスタが
オンとなる。第1のダイオードに電流が流れなくなる
と、第2のダイオードの逆バイアス電圧がなくなり、ト
ランジスタがオンからオフに変化する。このトランジス
タがオンからオフに変化すると、制御回路がスイッチン
グ素子を一定期間導通する。したがって、第1のダイオ
ードに電流が流れなくなり、スイッチング素子が導通さ
れる状態になってから、制御回路がスイッチング素子を
導通する制御を行なうので、スイッチング素子の駆動制
御が効率よく行なわれる。According to this invention, there are the following effects. When the switching element is cut off, a current flows through the first diode and the reverse bias voltage of the second diode turns on the transistor. When no current flows through the first diode, the reverse bias voltage of the second diode disappears, and the transistor changes from on to off. When this transistor changes from on to off, the control circuit conducts the switching element for a certain period. Therefore, after the current stops flowing through the first diode and the switching element becomes conductive, the control circuit controls the switching element to be conductive, so that the drive control of the switching element is efficiently performed.
実施例 第1図はこの発明の一実施例の構成を示す回路図であ
る。このインバータ装置では、直流電源1に対してイン
ダクタンス素子である発振トランス2とスイッチング素
子であるトランジスタ3が直列に接続され、発振トラン
ス2に共振用コンデンサ4が並列に接続され、トランジ
スタ3に第1のダイオード5が逆並列に接続されてい
る。トランジスタ3と直流電源1の負極との間には第2
のダイオード6が順方向に接続され、この第2のダイオ
ード6のアノード側にはトランジスタ7のエミッタが接
続され、そのカソード側にはトランジスタ7のベースが
抵抗8を介して接続されている。トランジスタ7のコレ
クタには抵抗9を介して直流電圧VCCが与えられる。ト
ランジスタ3のスイッチング周期を制御する制御回路10
は、トランジスタ7のオン/オフ動作に同期して、抵抗
11,12およびコンデンサ13から成る波形整形回路14を介
してトランジスタ3へベース電流を供給する。発振トラ
ンス2の2次巻線にはチョークコイル15および高周波電
力が供給される負荷Zが直列に接続されている。Embodiment FIG. 1 is a circuit diagram showing the structure of an embodiment of the present invention. In this inverter device, an oscillation transformer 2 that is an inductance element and a transistor 3 that is a switching element are connected in series to a DC power supply 1, a resonance capacitor 4 is connected in parallel to the oscillation transformer 2, and a first capacitor is connected to the transistor 3. Diode 5 is connected in anti-parallel. A second terminal is provided between the transistor 3 and the negative electrode of the DC power supply 1.
Is connected in the forward direction, the anode side of the second diode 6 is connected to the emitter of the transistor 7, and the cathode side thereof is connected to the base of the transistor 7 via the resistor 8. The direct current voltage V CC is applied to the collector of the transistor 7 via the resistor 9. Control circuit 10 for controlling the switching cycle of the transistor 3
Is a resistor in synchronization with the on / off operation of the transistor 7.
A base current is supplied to the transistor 3 via a waveform shaping circuit 14 composed of 11, 12 and a capacitor 13. A choke coil 15 and a load Z to which high frequency power is supplied are connected in series to the secondary winding of the oscillation transformer 2.
第2図は制御回路10の構成の一例を示す回路図である。
ICは集積回路で構成される汎用タイマであり、たとえば
シグネティック社のNE555が適用される。この汎用タイ
マICが抵抗16およびコンデンサ17,18とともに単安定マ
ルチバイブレータを構成している。汎用タイマICの2番
端子がトリガ端子であって、1/3VCC以下で汎用タイマ
ICは抵抗16とコンデンサ17で定まる時限動作を行なう。
したがってトランジスタ19がオフの時抵抗20を介して2
番端子がVCCに引き上げられ、汎用タイマICは動作され
ない。トランジスタ7がオンからオフになると、制御回
路10の端子aからコンデンサ21を介して正のパルスがト
ランジスタ19のベースに供給される。トランジスタ19が
オンすると汎用タイマICの2番端子の電圧が1/3VCC以
下となり、3番端子に時限動作をともなう信号が出力さ
れ、その信号が制御回路10の端子cから波形整形回路14
に与えられる。この制御回路10において、ダイオード22
はコンデンサ21の放電用であり、抵抗23はトランジスタ
19のベース抵抗である。FIG. 2 is a circuit diagram showing an example of the configuration of the control circuit 10.
The IC is a general-purpose timer composed of an integrated circuit, and for example, NE555 manufactured by Signetic Co. is applied. This general-purpose timer IC, together with the resistor 16 and the capacitors 17 and 18, constitutes a monostable multivibrator. The 2nd terminal of the general-purpose timer IC is the trigger terminal, and the general-purpose timer is 1 / 3V CC or less.
The IC performs a timed operation determined by the resistor 16 and the capacitor 17.
Therefore, when transistor 19 is off,
No. pin is pulled up to V CC , and the general-purpose timer IC does not operate. When the transistor 7 is switched from on to off, a positive pulse is supplied from the terminal a of the control circuit 10 via the capacitor 21 to the base of the transistor 19. When the transistor 19 turns on, the voltage of the 2nd terminal of the general-purpose timer IC becomes 1 / 3V CC or less, and the signal with the timed operation is output to the 3rd terminal. The signal is output from the terminal c of the control circuit 10 to the waveform shaping circuit 14
Given to. In this control circuit 10, the diode 22
Is for discharging the capacitor 21, and the resistor 23 is a transistor
There are 19 base resistors.
次に第3図の波形図を参照してこの実施例の動作を説明
する。第3図(a)はトランジスタ3のコレクタ電圧V
CE、コレクタ電流ICおよび第1のダイオード5に流れる
ダンパ電流ID示し、第3図(b)はトランジスタ7のコ
レクタ電圧vCを示し、第3図(c)はトランジスタ3の
ベース電流IB示す。トランジスタ3がオフであると、発
振トランス2の蓄積エネルギーで直流電源1、抵抗8、
トランジスタ7のベース・エミッタおよび第1のダイオ
ード5を介してダンパ電流IDが流れる。つまり、第2の
ダイオード6のカソード・アノード間に電位が生じ、ト
ランジスタ7がオンとなる。トランジスタ7がオンとな
ってダンパ電流IDが流れている間、第3図(b)に示す
ようにそのコレクタ電圧vCが低レベルとなる。ダンパ電
流IDが流れ終ると、トランジスタ7のコレクタ電圧vCが
高レベルとなる。このときのコレクタ電圧vCの立ち上が
りによって、制御回路10のコンデンサ21を介して正のパ
ルスがトランジスタ19に与えられ、前述した動作で制御
回路10の端子cから波形整形回路14に出力信号が与えら
れる。波形整形回路14の出力は、第3図(c)に示すよ
うにベース電流IBとしてトランジスタ3に与えられる。
ベース電流IBが与えられるとトランジスタ7がオンとな
り、そのコレクタ電流Icが第2のダイオード6を介して
流れる。このような動作が繰り返され、高周波出力が負
荷Zに効率よく供給される。Next, the operation of this embodiment will be described with reference to the waveform chart of FIG. FIG. 3A shows the collector voltage V of the transistor 3.
CE , collector current I C and damper current I D flowing through the first diode 5 are shown, FIG. 3 (b) shows the collector voltage v C of the transistor 7, and FIG. 3 (c) is the base current I of the transistor 3. B shown. When the transistor 3 is off, the DC power source 1, the resistor 8,
A damper current I D flows through the base / emitter of the transistor 7 and the first diode 5. That is, a potential is generated between the cathode and the anode of the second diode 6, and the transistor 7 is turned on. While the transistor 7 is turned on and the damper current I D is flowing, the collector voltage v C becomes low level as shown in FIG. 3 (b). When the damper current ID has finished flowing, the collector voltage v C of the transistor 7 becomes high level. The rising of the collector voltage v C at this time gives a positive pulse to the transistor 19 via the capacitor 21 of the control circuit 10, and the output signal is given from the terminal c of the control circuit 10 to the waveform shaping circuit 14 by the above-described operation. To be The output of the waveform shaping circuit 14 is given to the transistor 3 as the base current I B as shown in FIG.
When the base current I B is applied, the transistor 7 is turned on, and its collector current Ic flows through the second diode 6. By repeating such operations, the high frequency output is efficiently supplied to the load Z.
上述したように、この実施例では、従来例のようにダン
パ電流IDを検出するためのコイルを必要とせず、トラン
ジスタ7の動作によってその検出増幅が行なわれる。し
たがって、ダンパ電流IDを検出する回路構成が簡単で低
コストで実現でき、集積回路化も可能となる。またダン
パ電流IDを検出するために、従来例のように検出コイル
を用いないので、外部雑音によって誤動作することもな
い。さらに言うまでもなく、ダンパ電流IDが流れ終えて
から、トランジスタ3にベース電流IBが供給されるの
で、その制御電源の容量も小さくてすむ。As described above, this embodiment does not require a coil for detecting the damper current I D as in the conventional example, and the detection amplification is performed by the operation of the transistor 7. Therefore, the circuit configuration for detecting the damper current I D can be realized easily at low cost and can be integrated into a circuit. Further, since the detection coil is not used to detect the damper current I D as in the conventional example, malfunction does not occur due to external noise. Needless to say, since the base current I B is supplied to the transistor 3 after the damper current I D has finished flowing, the capacity of the control power supply can be small.
第4図は、この発明の他の実施例の構成を示す回路図で
ある。この実施例は、前述の実施例の第2のダイオード
6をツェナーダイオードに置き換えたものである。第2
のダイオード6をツェナーダイオードにすることによっ
て、トランジスタ7を小形化することが可能となる。す
なわち、トランジスタ7のベース電流がツェナーダイオ
ード6のツェナー電圧と抵抗8で制限され、大部分のダ
ンパ電流IDがツェナーダイオード6に流れることによっ
て、抵抗8における電力損が低減されるとともにトラン
ジスタ7を小信号用にすることができるので集積回路化
に効果的となる。また参考として、ツエナーダイオード
の代りに前述の実施例の第2のダイオード6と逆並列に
ダイオード2個以上を接続した直列回路を設けても、同
様の効果を得ることができる。FIG. 4 is a circuit diagram showing the configuration of another embodiment of the present invention. In this embodiment, the second diode 6 of the above-mentioned embodiment is replaced with a Zener diode. Second
The transistor 7 can be miniaturized by using the Zener diode as the diode 6 of FIG. That is, the base current of the transistor 7 is limited by the Zener voltage of the Zener diode 6 and the resistor 8, and most of the damper current I D flows in the Zener diode 6, so that the power loss in the resistor 8 is reduced and the transistor 7 is turned on. Since it can be used for small signals, it is effective in forming an integrated circuit. Further, as a reference, the same effect can be obtained by providing a series circuit in which two or more diodes are connected in antiparallel with the second diode 6 of the above-described embodiment, instead of the Zener diode.
この発明によれば、スイッチング素子に逆並列接続した
第1のダイオードに電流が流れるとき、第2のダイオー
ドに逆バイアス電圧が生じてトランジスタがオンとな
り、第1のダイオードに電流が流れなくなるとトランジ
スタがオンからオフになることによって、トランジスタ
の動作に応答する制御回路が導通される状態になってか
らスイッチング素子を導通する制御を行なうので、従来
例に比べ簡単でしかも安価な構成で誤動作なくスイッチ
ング素子の駆動制御を行なうことができ、出力効率を高
めることができる。According to the present invention, when a current flows in the first diode connected in anti-parallel to the switching element, a reverse bias voltage is generated in the second diode to turn on the transistor, and when the current stops flowing in the first diode, the transistor is turned on. By switching from ON to OFF, the control circuit responding to the operation of the transistor becomes conductive and then the switching element is made conductive.Therefore, the configuration is simpler and cheaper than the conventional example, and switching is performed without malfunction. It is possible to control the drive of the element and improve the output efficiency.
第1図はこの発明の一実施例の構成を示す回路図、第2
図は制御回路の構成の一例を示す回路図、第3図はこの
発明の一実施例の動作を説明するための波形図、第4図
はこの発明の他の実施例の構成を示す回路図、第5図は
従来例の構成を示す回路図、第6図は従来例の動作を説
明するための波形図、第7図は他の従来例の構成を示す
回路図、第8図は他の従来例の構成を示す回路図、第9
図〜第10図はその他の従来例の構成を示す回路図であ
る。 1……直流電源、2……インダクタンス素子、3……ト
ランジスタ(スイッチング素子)、4……共振用コンデ
ンサ、5……第1のダイオード、6……第2のダイオー
ド、7……トランジスタ、10……制御回路FIG. 1 is a circuit diagram showing the structure of an embodiment of the present invention, and FIG.
FIG. 4 is a circuit diagram showing an example of the configuration of the control circuit, FIG. 3 is a waveform diagram for explaining the operation of an embodiment of the present invention, and FIG. 4 is a circuit diagram showing the configuration of another embodiment of the present invention. 5, FIG. 5 is a circuit diagram showing the configuration of the conventional example, FIG. 6 is a waveform diagram for explaining the operation of the conventional example, FIG. 7 is a circuit diagram showing the configuration of another conventional example, and FIG. 8 is another. Circuit diagram showing a configuration of a conventional example of No. 9,
FIG. 10 to FIG. 10 are circuit diagrams showing configurations of other conventional examples. 1 ... DC power supply, 2 ... Inductance element, 3 ... Transistor (switching element), 4 ... Resonance capacitor, 5 ... First diode, 6 ... Second diode, 7 ... Transistor, 10 ...... Control circuit
Claims (2)
ダクタンス素子と、直流電源に対して前記インダクタン
ス素子と直列接続したスイッチング素子と、このスイッ
チング素子に逆並列接続した第1のダイオードと、前記
インダクタンス素子およびスイッチング素子のいずれか
一方に並列接続した共振用コンデンサと、前記スイッチ
ング素子と前記直流電源の負極との間に順方向接続した
第2のダイオードと、この第2のダイオードの逆バイア
ス電圧によりオンされるトランジスタと、このトランジ
スタがオンからオフになってから一定期間前記スイッチ
ング素子を導通する制御を行なう制御回路とを備えたイ
ンバータ装置。1. An inductance element for generating high-frequency power supplied to a load, a switching element connected in series with the inductance element for a DC power source, a first diode connected in antiparallel to the switching element, and the inductance. A resonance capacitor connected in parallel to either one of the switching element and the switching element, a second diode connected in the forward direction between the switching element and the negative electrode of the DC power supply, and a reverse bias voltage of the second diode. An inverter device comprising: a transistor that is turned on; and a control circuit that controls to electrically connect the switching element for a certain period after the transistor is turned off.
ドであることを特徴とするインバータ装置。2. The inverter device, wherein the second diode is a Zener diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138652A JPH0667213B2 (en) | 1985-06-25 | 1985-06-25 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138652A JPH0667213B2 (en) | 1985-06-25 | 1985-06-25 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295876A JPS61295876A (en) | 1986-12-26 |
| JPH0667213B2 true JPH0667213B2 (en) | 1994-08-24 |
Family
ID=15226987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60138652A Expired - Lifetime JPH0667213B2 (en) | 1985-06-25 | 1985-06-25 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667213B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07108098B2 (en) * | 1989-01-31 | 1995-11-15 | 三菱電機株式会社 | Power semiconductor module |
| JP2008072848A (en) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | Semiconductor device |
-
1985
- 1985-06-25 JP JP60138652A patent/JPH0667213B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295876A (en) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09308244A (en) | Snubber circuit in switching power supply | |
| JPH0667213B2 (en) | Inverter device | |
| CN219761387U (en) | LED power supply driving circuit, LED power supply circuit and LED lamp | |
| JP2921225B2 (en) | Piezo element drive circuit | |
| JP3429420B2 (en) | Switching power supply | |
| JPH0552634B2 (en) | ||
| JPS58148680A (en) | self-excited oscillation circuit | |
| JP2774112B2 (en) | Inverter device | |
| KR920000361B1 (en) | High Efficiency Base Driver Circuit for Ringing Choke Converter | |
| JP2842916B2 (en) | Inverter circuit | |
| JPH0231913Y2 (en) | ||
| JPS6226157B2 (en) | ||
| CN119052978A (en) | LED power supply circuit driving circuit, LED power supply circuit and LED lamp | |
| JPH0713435Y2 (en) | Inverter device | |
| JPH0223113Y2 (en) | ||
| JPH04217867A (en) | Switching power supply | |
| JPH0654522A (en) | Dc-dc converter | |
| JPH01198275A (en) | Self-excited switching power source | |
| JPS62181577A (en) | Power unit | |
| JPS5849087A (en) | Inverter device | |
| JPS63125427U (en) | ||
| JPH02237467A (en) | High efficiency base drive circuit for ringing choke converter | |
| JPS62163564A (en) | Power circuit | |
| JPS6397386U (en) | ||
| JPH0442773A (en) | Switching power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |