JPH0668739B2

JPH0668739B2 - データ処理装置

Info

Publication number: JPH0668739B2
Application number: JP60012394A
Authority: JP
Inventors: 邦男内山; 忠彦西向井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-01-28
Filing date: 1985-01-28
Publication date: 1994-08-31
Anticipated expiration: 2009-08-31
Also published as: JPS61173358A; US4797816A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、仮想記憶システムをサポートするデータ処理
装置に係り、特に命令再実行を行なう時に必要となるレ
ジスタ回復装置に関する。

〔発明の背景〕

マイクロプロセサの集積度、性能の向上に伴い、従来比
較的大型の計算機でのみサポートされていた仮想記憶の
機能をマイクロプロセサでも、実現する傾向がある。

仮想記憶のシステムでは、ユーザの仮想アドレス空間は
ある固定長のページに分割され、それぞれのページ単位
で物理メモリに割付けが行なわれる。プログラムが、物
理メモリ内に存在しないページにアクセスすると、ペー
ジ・フオールトが生じプロセサに割込みがかかり、例外
処理が開始される。例外処理ルーチンでは、外部記憶装
置からページをフエツチし、物理メモリ上の他のページ
と置換えるために処理の起動をかける。この置換え処理
の間に、プロセサでは他のプログラムが走り、置換え処
理が終了すると、プロセサはページ・フオールトを起こ
したプログラムの実行を再開する。この様に仮想記憶機
能をサポートするためには、ページ・フオールトの発生
したプログラムの実行を中断した後、他のプログラムの
実行を行ない。その後中断したプログラムの実行を再開
する必要があり、これをサポートする機能をプロセサに
持たせる必要がある。

上記機能の実現方式は、大別すると命令継続方式と命令
再実行方式の２通りのやり方がある。前者は、モトロー
ラ社のマイクロプロセサMC68010で採用されている方式
で、IEEE MICRO，Vol.3,No.3,June 1983，「Virtual Me
mory and the MC68010」にその内容が述べられている。
この方式では、命令実行中にページ・フオールトが検出
されると、そこで命令の実行処理が中断され、その時点
のプロセサの内部状態をすべてスタツクに退避し、例外
処理ルーチンがページ・フオールトを解決した後、この
スタツク内の退避情報を再びプロセサに回復し、中断さ
れた命令の実行をその時点から継続される。この方式の
欠点として、例えば次の２つがある。

(1)プロセサの内部状態は、そのプロセサの内部構造に
依存するために、退避されるスタツクの量が、プロセサ
ごとに異なり、このため同一フアミリのプロセサでも互
換性が保たれなくなる。

(2)退避されるスタツクの量は、プロセサの内部構造が
複雑になるにつれて、多くなる傾向にあり、メモリ空間
を余計に消費する。また、退避および回復に時間がかか
る。

命令継続方式には、上記欠点があるために命令再実行方
式を採用するプロセサも多い。この方式では、命令実行
中にページ・フオールトが検出され、プロセサに割込み
が入り、例外処理ルーチンがページ・フオールトを解決
した後、ページ・フオールトが検出された命令の実行
は、最初からやり直される。

この命令再実行方式では、命令継続方式の上記欠点を解
消するが、その実現にあたつて解決すべき問題点とし
て、ユーザから見えるレジスタの内容の回復問題があ
る。すなわち、ページ・フオールトを起こした命令の再
実行を行なつた結果が、ページ・フオールトを起こさな
かつたと仮定した場合の命令の実行結果と同一になる様
に、レジスタの内容を命令の再実行をする時点までに、
回復しておく必要がある。

このレジスタ回復問題の解決法の１つは、命令実行にお
いて、ページ・フオールトが起こる可能性がなくなつた
時点で始めて、実際にレジスタの内容を更新するやり方
である。この方法は、専用のハードウエアは少量で済む
が、レジスタの更新を遅らせる必要があるために、その
結果として、命令実行時間が長くなり、プロセサの性能
が落ちる可能性がある。

第２の方法としては、各レジスタにコピー用レジスタを
設け、命令実行の最初に、各レジスタの内容をコピー用
レジスタに退避しておき、命令実行中にページ・フオー
ルトが生じた時には、コピー用レジスタの内容を回復す
る方法がある。この方法は、ハードウエアが多量に必要
であり、現状のマイクロプロセサの集積度ではその実現
が難かしい。

第３の方法としては、一命令実行中にレジスタの内容に
デイスプレイスメントを加算して求めた実効アドレスに
より読み出したワードをレジスタに格納することにより
該レジスタを更新したときに、該更新したレジスタの名
前および、更新に用いたデイスプレイスメントの値を退
避しておき、再実行時までに実効アドレスからデイスプ
レイスメントを減算してレジスタの内容を回復するやり
方である。この方式は、退避のタイミング、あるいは退
避情報の内容等、プロセサの命令体系も考慮に入れて方
式を工夫する必要がある。この方式を採るプロセサとし
て、例えばデジタル・イクエツプメント社の１６ビツト
マイクロピロセツサＪ１１がある。ところが、このよう
な方式にも、多数ワードのムーブ命令をサポートしよう
とする場合にレジスタ回復の問題が未解決のままであ
る。つまり複数のレジスタの夫々に物理メモリから複数
ワードを読み出して格納する際に、途中のワードの読み
出しにおいてページ・フオールトが起るとデイスプレイ
スメントの値からどのようにしてレジスタの内容を回復
するかの問題が残されているのである。

〔発明の目的〕

本発明の目的は、汎用レジスタを内蔵し、その汎用レジ
スタの情報を実効アドレスの計算に利用するデータ処理
装置において、少ないハードウエアで仮想記憶システム
をサポートすることを可能にしたデータ処理装置を提供
することにある。

〔発明の概要〕

本発明では、実効アドレスの計算と並列にレジスタの情
報を退避する退避レジスタと、その退避レジスタに退避
された情報がどのレジスタのものであるかを示す識別情
報を格納するためのフラグレジスタと、退避レジスタに
退避された情報をフラグレジスタに格納された識別情報
によって示されるレジスタに回復する手段を設けた。

〔発明の実施例〕

以下、本発明の一実施例の説明を行なう。第１図は、プ
ロセサ内部の汎用レジスタ、および、アドレス計算用の
演算器を中心にその周辺構成を示した図である。

本プロセサは、ユーザから見える汎用レジスタとして、
アドレスレジスタ１２０が８本と（以下ＡＲと略す）、
データレジスタ１３０が８本（以下、ＤＲと略す）存在
する。ＡＲ１２０，ＤＲ１３０の出力はそれぞれＡバス
３１０、Ｂバス３２０に接続され、その内容をこれらの
バス上に流すことができる。また、ＡＲ１２０の出力
は、Ｄバス３００にも接続されている。一方、ＡＲ１２
０，ＤＲ１３０の入力は、Ｃバス３３０につながり、Ｃ
バス３３０上の内容を取込むことができる。このＡバス
３１０，Ｂバス３２０，Ｄバス３００は、演算器関係の
入力バスで、各種の演算器の入力に接続されている。本
図に示されている演算器１４０は、アドレス計算用の３
入力アダー（以下、Ａｕと略す）である。このＡｕ１４
０は、Ａ入力，Ｂ入力，Ｄ入力の３つの入力を持ち、Ａ
入力は、Ａバス３１０からの値あるいはゼロを選択で
き、Ｂ入力は、Ｂバス３２０からの値あるいはゼロを選
択でき、Ｄ入力はＤバス３００からの値あるいは固定値
発生器１５０から発生される０，±１，±２，±４の値
を選択できる。

一方、Ｃバス３３０は演算器の出力バスで、各値の演算
器の出力結果がこのバスに流される。ＰＣ２４０は、プ
ログラムカウンタである。

AOR160は、オペランドの実効アドレス計算後の値を格納
して、プロセサの外にあるメモリに対し、メモリアドレ
スを送出する役目を持つ。OPW210，EXWH220，EXWL230
は、命令ワードを保持するための命令レジスタであり、
OPW210には命令の先頭ワードが、EXWH220，EXWL230に
は、命令の拡張ワードが保持される。

ＳＩ１００，ＳＪ１１０は、汎用レジスタの内容を退避
しておくためのレジスタであり、本発明の方式において
特徴的なものの１つである。両レジスタは共にＡＲ１２
０あるいはＤＲ１３０の各レジスタと同じビツト巾を持
つ。ＳＩ１００の入力は、Ａバス３１０，Ｂバス３２
０，Ｄバス３００につながり、各バスに流れている情報
を取込むことができる。また、その出力はＣバス３３０
につながつているために、ＳＩ１００に退避された情報
は、Ｃバス３３０を介して、ＡＲ１２０あるいはＤＲ１
３０に回復できる。また、ＳＪ１１０の入力は、Ｂバス
３２０につながつているため、Ｂバス上に流れた情報を
取込むことができ、その出力はＣバス３３０につながつ
ているため、ＡＲ１２０あるいはＤＲ１３０にその値を
回復できる。

ＦＩ１７０，ＦＪ１８０は、それぞれ前記ＳＩ１００，
ＳＪ１１０に退避された内容がどの汎用レジスタのもの
であつたかを識別するフラグである。ＦＩ１７０，ＦＪ
１８０は共に１６ビツト長あり、各ビツトはＡＲ１２０
の８本のレジスタおよびＤＲ１３０の８本のレジスタに
対応している。例えば、ＦＩ１７０の第３ビツト目に１
が立つていれば、ＳＩ１００には、ＡＲ１２０の第３番
目のレジスタの更新前の値が退避されていることにな
る。また、ＦＩ１７０，ＦＪ１８０は、一つの命令実行
の最初ですべてのビツトがクリアされる。

回路１９０は、ＦＩ１７０，ＦＪ１８０に前段落で述べ
た通りの値を設定するための回路である。この回路は、
ＯＰＷ２１０，EXWL230に格納された命令の先頭ワード
および拡張ワードのうちの汎用レジスタの番号が指定さ
れるフイールドの情報３４０，３５０，３６０から、Ｆ
Ｉ１７０，ＦＪ１８０に設定すべき値を決定する。この
値のＦＩ１７０，ＦＪ１８０への設定は、実際にＳＩ１
００，ＳＪ１１０に汎用レジスタの値を退避する時に行
なわれる。

回路２００は、Ｃバス３３０上の値をＡＲ１２０あるい
はＤＲ１３０にセツトするための指示信号３７０を作成
する回路である。回路２００は、ＦＩ１７０、あるい
は、ＦＪ１８０の間接指定により、セツト指示信号３７
０を作成することができる。例えば、ＦＩ１７０の第４
番目のビツトが１になつている時、ＡＲ１２０の８本レ
ジスタのうち第４番目のレジスタのセツト指示信号に起
動がかかる。この回路を用いれば、ＳＩ１００，ＳＪ１
１０に退避されたレジスタの値を、ＦＩ１７０あるい
は、ＦＪ１８０に示された汎用レジスタにＣバス３３０
を介して回復することができる。

次に本プロセサの命令フオーマツトおよびオペランドの
実効アドレス計算を行なうためのアドレシング・モード
についての説明を行ない、各モード別に汎用レジスタの
内容の退避、回復について述べる。

第２図は本プロセサの命令フオーマツトを示したもので
ある。第２図（ａ）は、命令の先頭１６ビツトのフオー
マツトの典型である。１１〜９ビツトはＲＸフイールド
でありオペランドとなる汎用レジスタ番号を示す。アド
レスレジスタ、データレジスタの区別は、他ビツトで指
定される。ビツト５〜３は、Modeフイールドでありもう
一方のオペランドに対するアドレシング・モードを示
し、ビツト２〜０は、ＲＹフイールドであり、Modeフイ
ールドで示されたアドレシングモードに用いられる汎用
レジスタの番号が指定される。第３図は、Modeフイール
ドで指定される８種類のアドレシング・モードの一覧で
ある。以下、これらのアドレシング・モードの内容と、
第１図における実効アドレス計算の手順と、汎用レジス
タの内容を退避する方法について述べる。

(1)データレジスタ，アドレスレジスタこのモードは、オペランドがデータレジスタあるいはア
ドレスレジスタそのものである場合である。従つて実効
アドレスの計算は行なわず、汎用レジスタ内容の退避も
行なわない。

(2)アドレスレジスタ間接このモードは、オペランドの実効アドレスがＲＹフイー
ルドで指定されるアドレスレジスタの値の場合である。
第１図において、この実効アドレスはＡＲ１２０からＤ
バス３００を介してＡＯＲ１６０に格納される、Ｄバス
３００上にＡＲ１２０の値が流れている時にＳＩ１００
にその値が退避される。また、これと同時に、命令ワー
ドのＲＹフイールドで示されたアドレスレジスタ番号に
対応するＦＩ１７０のビツト位置に１が立つ。この様に
実効アドレスをAORに格納する処理と並列して、汎用レ
ジスタの内容の退避ができるため、性能上のオーバーヘ
ツドは全くない。

(3)ポスト・インクリメントこのモードでは、オペランドの実効アドレスはＲＹフイ
ールドで指定されるアドレスレジスタの値であり、その
アドレスレジスタに内容は、固定長だけ後で加算され
る。第１図において、この実効アドレスはＡＲ１２０か
らＤバス３００を介してＡＯＲ１６０に格納される。そ
れと同時にＡＲ１２０からＡバス３１０を介してＡｕ１
４０のＡ入力にアドレスレジスタの値が入り、Ｄ入力に
は固定長発生器１５０から固定長が入り、Ｂ入力にはゼ
ロが入り、これらの加算結果がＣバス３３０を介してＡ
Ｒ１２０に設定される。ＳＩ１００へのアドレスレジス
タの内容の退避は（２）の場合と同じである。

(4)プレ・デイクリメントこのモードでは、オペランドの実効アドレスは、ＲＹフ
イールドで指定されるアドレスレジスタの値に固定長を
減じた値であり、その値によつてアドレスレジスタの内
容が更新される。この場合には、第１図において、ＡＲ
１２０の値がＡバス３１０を介してＡｕ１４０のＡ入力
に入り、固定長発生器１５０からはマイナスの固定長が
Ｄ入力に入り、Ｂ入力にはゼロが入る。これにより、実
効アドレスが計算されそのＡｕ１４０の結果がＡＯＲ１
６０に格納され、また、Ｃバス３３０を介して、ＡＲ１
２０に設定される。また、Ａバス３１０上にＡＲ１２０
の値が流れている時にＳＩ１００にその値が退避され
る。ＦＩ１７０の設定は（２）のケースと同じである。

(5)インデツクス付アドレスレジスタ間接このモードでは、命令は拡張ワードを持つ。第２図
（ｂ）にこの拡張ワードのフオーマツトを示す。このワ
ードのＲＺフイールドは、インデツクスレジスタとなる
汎用レジスタの番号を示す。このレジスタがデータレジ
スタであるか、あるいは、アドレスレジスタであるかの
区別はＤビツトで区分ける。Dispフイールドは、デイス
プレイスメントの値を示す。さて、このモードでは、オ
ペランドの実効アドレスは、ＲＹフイールドで指定され
るベースレジスタとなるアドレスレジスタの値に、Ｄビ
ツトおよびＲＺフイールドで指定されるインデツクスレ
ジスタの値と、Dispフイールドに入つているデイスプレ
ースメントの値を加算した値である。

この場合には、第１図において、ベースレジスタとなる
ＡＲ１２０の値がＡバス３１０を介してＡｕ１４０のＡ
入力に入り、インデツクスレジスタとなるＡＲ１２０あ
るいはＤＲ１３０の値がＢバス３２０を介してＢ入力に
入り、デイスプレースメントの値が、拡張ワードの格納
されたEXWL230からＤバス３００を介してＤ入力に入
る。Ａｕ１４０は、これらの入力を加算して実効アドレ
スを作成し、ＡＯＲ１６０にそれを格納する。

一方、Ａバス３１０上にＡＲ１２０の値が流れている時
にＳＩ１００にその値を退避し、Ｂバス３２０上にＡＲ
１２０あるいはＤＲ１３０の値が流れている時にＳＪ１
１０にその値を退避する。また、これと同等に、命令ワ
ードのＲＹフイールドで示されたアドレスレジスタ番号
に対応するＦＩ１７０のビツト位置に１が立ち、また、
拡張ワードのＤビツトとＲＺフイールドで示されたデー
タレジスタあるいはアドレスレジスタ番号に対応するＦ
Ｊ１８０のビツト位置に１が立つ。この場合も、実効ア
ドレスの計算と並列して汎用レジスタ内容の退避ができ
るため、性能上のオーバーヘツドは全くない。

(6)インデツクス付プログラムカウンタこのモードは、（５）のケースにおいて、ベースレジス
タをプログラムカウンタに置換えた場合である。また、
プログラムカウンタの退避は行なわないこと以外は、
（５）と全く同じ処理が行なわれる。

(7)絶対番地このモードでは、オペランドの実効アドレスは、命令の
拡張ワードに入つている値そのものである。汎用レジス
タとは関係ないので、レジスタ内容の退避は行なわな
い。

以上述べた通り、本方式では実効アドレスの計算と並列
して汎用レジスタの内容を退避しておくことができるた
めにこれに関して性能上のオーバヘツドが出ない。

命令実行中に、ページフオールトが検出されてＳＩ１０
０，ＳＪ１１０に退避されている内容を命令再実行前に
回復することは回路２００を介して行なわれる。この手
順は、回路２００の説明で述べた通りである。

以上、本発明の一実施例を述べたが、この方式が他の命
令フオーマツト，アドレシング・モードを持つプロセサ
に対しても適用できることは明らかである。

又、多数ワードのムーブ命令に対してもレジスタの値を
退避しているため、途中のワードにおいてページフオル
トが起つたとしても、退避した値を復帰するだけで命令
再開が可能となる。

〔発明の効果〕

本発明によれば、フラグレジスタに汎用レジスタの識別
情報を格納することにより、命令再実行の際のオペラン
ドの実効アドレスの計算に必要な汎用レジスタの内容だ
け、退避レジスタに退避することができ、少ないウェア
で仮想記憶システムをサポートすることが可能となる。

また、汎用レジスタの情報の退避レジスタへの退避は実
効アドレスの計算と並列に行われるため、仮想記憶シス
テムをサポートするための性能上のオーバーヘッドが抑
えられる。

【図面の簡単な説明】

第１図はプロセサの内部構成図、第２図は命令フオーマ
ツト、第３図はアドレシング・モード一覧図である。１００，１１０……退避用レジスタ、１２０，１３０…
…汎用レジスタ、１４０……アドレス計算用アダー、１
７０，１８０……退避用レジスタ内容指示フラグ、１９
０……フラグ設定回路、２００……汎用レジスタ設定回
路。

Claims

【特許請求の範囲】

【請求項１】情報を格納する汎用レジスタ群と、命令のアドレシングモードが上記汎用レジスタ群のひと
つのレジスタの情報をオペランドの実効アドレスの計算
に使用するアドレシングモードである際に、上記実効ア
ドレス計算と並列に上記汎用レジスタ群の上記ひとつの
レジスタの情報を退避するための退避レジスタと、上記退避レジスタに退避された情報が上記汎用レジスタ
群のどのレジスタのものであるかを示す識別情報を格納
するためのフラグレジスタと、上記フラグレジスタと上記汎用レジスタ群とに接続さ
れ、上記退避レジスタに退避された情報を上記フラグレ
ジスタに格納された上記識別情報によって示された汎用
レジスタへ回復する手段を具備したことを特徴とするデ
ータ処理装置。
【請求項２】上記データ処理装置は仮想記憶システムを
サポートするデータ処理装置であって、命令実行時に上記仮想記憶システムに関連したフォール
トを検出した時に、該フォールトを生じた命令の再実行
の前に、上記退避レジスタに退避された情報が上記識別
情報によって示された上記汎用レジスタへ回復されるこ
とを特徴とする特許請求の範囲第１項記載のデータ処理
装置。
【請求項３】上記フラグレジスタに格納される上記識別
情報は命令の特定フィールドの情報に従って設定される
ことを特徴とする特許請求の範囲第１項または第２項記
載のデータ処理装置。