Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0669079B2 - 集積回路の製法 - Google Patents
[go: Go Back, main page]

JPH0669079B2 - 集積回路の製法 - Google Patents

集積回路の製法

Info

Publication number
JPH0669079B2
JPH0669079B2 JP60130674A JP13067485A JPH0669079B2 JP H0669079 B2 JPH0669079 B2 JP H0669079B2 JP 60130674 A JP60130674 A JP 60130674A JP 13067485 A JP13067485 A JP 13067485A JP H0669079 B2 JPH0669079 B2 JP H0669079B2
Authority
JP
Japan
Prior art keywords
mask
layer
well
mask layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60130674A
Other languages
English (en)
Other versions
JPS6158265A (ja
Inventor
テイ ガスナー ジヨン
エヌ ハウス フレデリツク
Original Assignee
ハリス コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/620,835 external-priority patent/US4599789A/en
Priority claimed from US06/643,362 external-priority patent/US4578859A/en
Application filed by ハリス コーポレーシヨン filed Critical ハリス コーポレーシヨン
Publication of JPS6158265A publication Critical patent/JPS6158265A/ja
Publication of JPH0669079B2 publication Critical patent/JPH0669079B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191Manufacturing their doped wells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • H10D84/859Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は集積回路の製造方法に関する。ここにいう集
積回路は、主として自己整合接合分離型相補絶縁ゲート
電界効果トランジスターである。
(従来の技術) 薄板(ウエハーまたはチップ)上のデバイス密度は年々
高いものが要求されるようになっている。薄板上のデバ
イスの数はデバイス自体の大きさと電気的相互作用の関
係とによって制約される。このことはデバイスの間隔に
制約があるということである。さらに、フォトリソグラ
フィによるプロセスや適当な大きさのドーピング領域の
大きさや不純物濃度生成能力にも限界がある。接合分離
型絶縁ゲート電界効果トランジスターの場合パラシテイ
ックバイポーラデバイスに起因するラッチングを極力抑
える必要がある。さらに、コンタクト・連結システムは
勿論デバイスのキャパシタンスも小さくすることが望ま
しい。また、熱電子と基板のカレントインジェクション
も問題である。
CMOS集積回路の製法においては、N型・P型バックグラ
ンドの両方共にドーピング濃度バックグランドがトラン
ジスターの製作には存在することが必要である。従来の
方法では、不純物の注入にはフォトリソグラフマスクは
一つだけしか使われなかった。
もう少し進んだ方法では、デバイスはウエルドーピング
やプロフイルに敏感であるから2個の注入用マスクが必
要となり、種々のタイプのトランジスターウエルが形成
される。双子ウエルの場合には第2のマスキングが行わ
れるが、この時注入が重ならないために整合トレランス
が必要となる。第1図に示すように、第2のマスクの大
きさはPとNの領域の重なり合いを避けるためのリソグ
ラフイトレランスによって大きく制約される。
従来の方法では、シリコン窒化物によるマスクと局部的
酸化物を用いて一つのフォトリソグラフィによって一組
のマスクが形成されていた。この場合の第1のマスクは
シリコン窒化物であり、第2のマスクは厚みのある局部
的酸化物で、これは第1のマスクとは逆像になってい
る。俗に言う「鳥の嘴(bird′s beak)」が形成され、
マスク間の整合性を欠くことになる。同様に、局部的酸
化を高温で行うために最初の注入剤の再配分がうまくい
かないという欠点があった。
フォトリソグラフィで逆像を作る方法の一つは、厚めの
フォトレジスト層に薄い金属層を重ね、選択的に感光層
を金属層と一緒に除去する。この方法によるとフォトレ
ジストパターンにアスペクトレイショ(aspect ratio)
を考慮する必要があり、また、レジスト表面に第1のマ
スクとして面処理を施す必要がある。第2のマスクとし
て金属層を前記第1の層上に蒸着させると、段部ができ
て不連続部や細かいクラックが発生する。金属層とフォ
トレジスト層の高さが違うと、縁部が食い違うという不
整合を起こす。従来は不整合に対しチャネルストップを
用いていたが、これは、貴重なスペースをとることにな
る。第2図は前記した方法による逆マスキングの方法を
略示している。
(発明が解決しようする課題) 本発明の課題は、正しい逆像のマスクを形成すること、
自己整合双子型ウエルが容易に形成できるようにするこ
と、一回のフォトリソグラフイで自己整合型ウエルを形
成する逆像技術を提供すること、ラッチングを極力なく
すこと、デバイスのしきい値の調整を可能とした製法を
提供すること、熱電子や基板のカレントインジェクショ
ンを抑制すること、コンタクト部の接合抵抗を少なくす
ること、回路全体としてのキャパシタンスを低くするこ
とである。
(課題を解決するための手段) 上記課題を解決するため本発明は、少なくとも1個の開
口部を有する第1の素材からなる第1のマスクを基板上
に形成し、第1の導電型の不純物を前記第1のマスクの
前記開口部から基板に注入して第1のウエル領域を形成
し、第2の素材からなる第2のマスク層で前記第1のマ
スクの前記開口部を少なくとも充填しかつ前記第1のマ
スクを被覆し、前記第1のマスクの少なくとも一部が現
われるまで前記第2のマスク層を除去し、次いで、前記
第1のマスクとその上の第2のマスク層とが一緒に選択
的に除去されて前記第1のマスクの逆像である第2のマ
スクを形成し、第2の導電型不純物を前記第2のマスク
の開口部から基板中に注入して前記第1のウエル領域と
整合した第2のウエル領域を形成することを特徴として
いる。
さらに、好ましい第2の態様として、少なくのも1個の
開口部を有する第1の素材からなる第1のマスクを基板
上に形成し、第1の導電型の不純物を前記第1のマスク
の前記開口部から基板に注入して第1のウエル領域を形
成し、第2の素材の第2のマスク層で前記開口部を塞い
で前記第1のマスクを被覆し、第3の素材の平面化層を
前記第2のマスク層に重ねて頂面を平面化し、同平面化
層と第2のマスク層を除去して前記第1のマスクを露呈
させ(reveal)、前記第1のマスクをその上の第2のマ
スク層と一緒に除去して前記第1のマスクの逆像である
第2のマスクを形成し、第2の導電型不純物を前記第2
のマスクの開口部から基板に注入して第1のウエルと整
合した第2のウエルを形成することを特徴としている。
さらに好ましい第3の態様として、レジスト素材による
第1のマスク層を形成し、同第1のマスク層をパターン
に露光して露光部分と非露光部分を形成し、前記露光部
を選択的に除去して少なくとも1個の開口部を有した第
1のマスクを形成し、第1の導電型の不純物を前記第1
のマスクの開口部から基板に注入して第1のウエルを形
成し、前記第1のマスクを露呈して露光部となし、レジ
スト素材による第2のマスク層で前記開口部を塞いで第
1のマスクを被覆し、前記第1のマスクの少なくとも一
部が現われるまで前記第2のマスク層を除去し、前記第
1のマスクをその上の第2のマスク層と一緒に選択的に
除去して第1のマスクの逆像である第2のマスクを形成
し、第2の導電型不純物を前記第2のマスクの開口部か
ら基板に注入して第1のウエルと整合した第2のウエル
を形成することを特徴としている。
(実施例) 第3〜6図に基づいて第1の実施例を説明する。図示実
施例は、不純物濃度1015原子/cm3のN型シリコン層を示
す。基板20は原始基板でも、エピタキシアル成長層でも
よい。基板20は加工されて熱酸化層38により基板20と分
離された二酸化ケイ素等の堆積層で形成された幅方向の
誘電分離域30を有する。しかし、本発明の方法では、誘
電分離層必ずしも必要でない。
次に、ウエルが作られる。同ウエルは自己整合双子型
(self−alignment twin)で、その内部に、たとえば、
電界効果トランジスタが形成できる。本発明方法では第
1のマスクを用いて、第1のマスクと逆像の第2のマス
クが形成される。第1のマスク34は、たとえば、ポリイ
ミド等のフォトレジストで基板20上に形成される。次い
で、露光によりパターンが第1のマスク層34の上に形成
される。素材のタイプにより露光部または非露光部のい
づれかが除去されてマスク34に開口部36が形成され、そ
の部分にP−ウエルが形成される。P型不純物、たとえ
ば、ボロンが十分のエネルギレベルと量(dose)でイオ
ン注入されて、第3図に示すようなP−ウエル38を得る
ことができる。図示実施例の場合は、、1016原子/cm3
上の不純物濃度と、メサ領域で15,000オングストロム、
酸化物充填層で5,000オングストロムの深さを有する。
フォトレジスト層(第1のマスク)34は、平均して10,0
00〜20,000オングストロムの厚みを有す。この時点で適
宜の量のボロンを適宜のエネルギーレベルで追加的に注
入してデバイスに適合したP−に応じた不純物濃度のド
ーピングを行うことができる。
第2のマスクは、たとえば金属からなる第2のマスク層
40を第1のマスク層34の開口部36を充填する形で形成さ
れる。第2のマスク層40は平面化層42(フォトレジス
ト)を積層することにより行われる。たとえばアルミに
よる第2のマスク層40は、厚みを10,000〜20,000オング
ストロムとし、平面化層42の厚みをそれ以上とする(第
4図)。平面化の方法は、層42とアルミ層40とを適当な
速度でエッチングしてアルミ層40と第1のマスク層34の
頂面を同一平面とする(第5図)。これは適当なガスを
使って適宜のエネルギレベルで反応性イオンエッチング
により行うことができる。平面化の方法は周知であり詳
細は省略する。第1のマスク層34は乾式または湿式の洗
浄剤で除去される。その結果第6図に示すように第1の
マスク34とは逆像のマスク40が形成される。
次いで、N型不純物(例、リン)がイオン注入されてN
−ウエル41が形成される。先に形成されたP−ウエル38
に配列されたN−ウエル41は1016原子/cm3以上の不純物
濃度と15,000オングストロムの深さをもっている。第2
のマスク層40は除去され、基板はアニールされる。
このようにして像がそれぞれ逆で、マスク開口縁が整合
された一組のマスクが形成さる。この方法では、ウエル
同志がほとんどオーバラップすることなく自己整合可能
のウエルとなる。冒頭に述べたように第1図に示す従来
のリソグラフィ法では、形成予定の領域がオーバーラッ
プしないようにリソグラフィ法のトレランスを考慮して
横方向へのスペースを必要とした。同様に、第2図の従
来の単一のリソグラフィ法では逆像のマスクが形成でき
ず、したがって、横方向にスペースをあけたままにして
おくか、または、ガードリングを設ける必要があった。
本発明方法によれば、自己整合ウエル38と41とによって
別体のガードリングの必要はなくなる。ウエル形成にイ
オン注入を用いることにより側方への拡散を防ぐことが
でき、デバイス間のスペースを小さくできる。同様に、
イオン注入の併用により分離領域30(ここでは相互に整
合したウエルが相隣接している)最高度のドーピングが
得られる。このようにしてガードリングは同時に形成さ
れ、ウエルと整合される。この高度のドーピングによっ
てパラシテイックな分離電界効果トランジクタのしきい
値を上げることによってラッチングをそれだけ少なくす
ることができる。さらにウエルの表面ドーピングは比較
的低い接合キャパシタンスとなる。
第2のマスク層は次の方法によっても形成できる。すな
わち、第7図に示すように第2のマスク層40を、第1の
マスク層34の開口部36を塞ぐに十分な厚みに形成する。
第1のマスク層34が10,000〜20,000オングストロムの厚
みを有するのに対し、第2のマスク層40は第1のマスク
層34の厚みに加えて10,000〜20,000オングストロムの厚
みを有する。第2のマスク層40は乾式または湿式のエチ
ャントで除去され、第1のマスク層34が現われる。除去
されるのは一層だけであるからエッチング速度は均一で
あり、開口部36のコーナーも第2のマスク層40のトポロ
ジ次第で現われる。第8図に示すように、第1のマスク
層34の縁部44も現われ、一部はエッチングされる。第1
のマスク層34は、湿式のデベロッパーを用いて除去され
る。このとき第1のマスク層34の上の第2のマスク層40
も一緒に除去される。このようにして第3図の第1のマ
スク層34と逆像となる第6図の第2のマスク層40が形成
される。
この実施例2では、エッチング前の層面の平面化を行う
ことはないので、第2のマスク層40は比較的薄くてよ
い。このことは、第2のマスク層形成に要する時間と費
用の節約となる。
第3の実施例は第9〜14図に示されている。これを前記
の二つの方法と比較すると、第1のマスク素材は、金属
(例、アルミ)であり、第2のマスク素材はフォトレジ
ストである。また、前記方法では誘電性のアイソレーシ
ョンを持たない場合についてであった。本第3の実施例
では、先ず、第1層として金属層40を基板20の上に形成
し、薄い酸化層32により基板と隔離する。次に、厚み5,
000〜15,000オングストロムの感光性物質46が金属層40
にあてられ、所定のパターンに露光されて露光部46′と
非露光部46とが形成される(第9図)。露光部46′は正
のデベロッパーにより除去される。非露光部46は金属層
40をエッチングにより除去する際のマスクとして利用さ
れる。このエッチングは、反応性イオンエッチングで
も、乾式または湿式エッチングでもよい。湿式エッチン
グによると、側壁は垂直面となり、自己整合効果を有す
る。構成は第10図に示すように、感光部46と金属部40の
2層マスクとなる。P型不純物(例、ボロン)が整合マ
スクとしてマスク層を用いて注入されP−ウエル38を形
成する。
第2のマスク層を当てがうに先立ち、感光層46は紫外線
等に露光されて硬質の露光感光部となる。第2のマスク
層の素材によっては硬化の必要はない。露光は第9図の
先の露光部分46を除去して第2のマスク層34を当てた後
適当な時に行われる。第2のマスク層34は第11図に示す
ように当てられる。たとえば、第2のマスク層は負のフ
ォトレジストであってもよい。第7、8図の方法を用い
て第2の感光性物質が十分深く当てらて第1のマスク層
の開口部36を充填する。この高さは少なくとも第1のマ
スク層たる金属層40の高さ、好ましくは金属層40とフォ
トレジストレベル46′を合わせた高さとする。
第2のマスク層34は、第12図に示すように、露光部46′
の縁部48が現われるまで除去される。次いで、露光部4
6′が乾式または湿式のエチャントを使って除去され、
第2の感光層34も除去される。その結果、第13図に示す
ように、第1のマスク層40は第2のマスク層34に側方を
囲まれている。第1のマスク層40は第14図に示す状態に
除去される。たとえば、N型不純物であるリンが注入さ
れてN−ウエル41となる。
第9〜14図に示す方法は、2個のフォトレジストマスク
が用いられて金属層40を除去して行われる。第15図に示
すように第1のフォトァレジストマスク46がかけられパ
ターン化されて、露光部46′と非露光部46とができる。
露光部46′は除去され、第17図に示すようにP型不純物
によってP−ウエル38が形成される。第2のマスク層は
エッチングされ、第18図に示すように、第1のマスク層
46′の縁部48が現われる。第1のマスク層46′は、それ
とは逆像の第2のマスク層34を残して除去される。
第9〜14図の方法は、第1のマスク層として正のフォト
レジストを、第2のマスク層として負のフォトレジスト
を用いる。正のフォトレジストは露光部が非露光部より
容易に露光パターンが除去されるので、第2のマスクの
形成前に次の露光を行うことが可能となる利点がある。
この露光方法では、正と負のフォトレジストの混同が避
けられるから、正しい逆像が得られることになる。材質
によっては硬化手段は省略できる。
第2のマスク層となるフォトレジストは、変質しないよ
うに露光する必要がある。それは、同層が不純物注入用
マスクとして用いられるからである。したがって、共通
のフォトレジストを第1のマスク層と第2のマスク層と
に用いることもできる。たとえば、第1のマスク層46は
正のフォトレジストで、その露光部がデベロッパーによ
り除去され、次いで、イオン注入が行われ、非露光部が
露光後新しい正のフォトレジストがかけられて第1のマ
スク領域34となる。他の領域46′は露光部であるから非
露光部の領域34とは異なった特性を有し、したがって、
それは選択的にデベロッパーにより除去される。
この発明の方法では、フォトレジストは第1のマスク層
がその上の第2のマスク層と一緒に除去できる特性があ
れば、種々のものを組み合わせて使用することができ
る。
相補絶縁ゲート電界効果トランジスタは、基板の表面に
ゲート酸化層49を形成して作られる。たとえば、基板を
酸化雰囲気にさらし、ゲート素材を当て、設計に従いゲ
ート50、52を形成する。好ましくは、ゲート50、52は多
結晶性シリコンで形成する。たとえば、ボロンのような
P型不純物層がゲート50、52と酸化帯域30をマスクに利
用して第19図に示すようにウエル38内に浅い帯域56、ウ
エル41に浅い帯域54を形成する。
感光層58を当て、N−ウエル41をマスクし、P−ウエル
38を露光してマスクを形成する。たとえば、砒素のよう
なN型不純物がマスク58とゲート50を酸化帯域30と一緒
に用いて浅いN+ソースとドレイン60を形成する。イオ
ンによる不純物生成は十分の準位をもって行い、P−ウ
エル38中の元のP+帯域56を埋める。P型不純物をP−
ウエル38に入れることでN+ソースとドレイン60の形成
領域を広くとることができる。その構成は第20図に示
す。マスク層58は除去される。この状態では各相補電界
効果トランジスタウエル内に浅いソースとドレイン域を
有し、同ウエルの深さは1,000〜2,000オングストロムの
深さと1018〜1019原子/cm3の不純物濃度を有する。
次の工程は、深いソースとドレインとを形成することで
ある。この工程は、ゲート域50、52から横方向に延びた
スペーサを形成することから始まる。これらスペーサ
は、たとえば、二酸化ケイ素膜を基板表面に蒸着して絶
縁層を形成することにより行われる。酸化層は反応性イ
オン注入によりゲート50からスペーサ帯域62を、ゲート
52からスペーサ64を形成する。これらスペーサは蒸着さ
れた酸化ケイ素層の凹凸トポロジに起因するもので、こ
の点については周知であるので詳細は省略する。
スペーサが形成されると、マスク層66は基板上にかけら
れ、N−ウエル41にマスクをかけP−ウエル帯域38を露
光する。たとえば、リンのようなN型不純物層がマスク
層66、ゲート50、スペース62、挿入層30をともにマスク
として使ってイオン注入される。この結果、深いN+ソ
ースとドレイン68が浅いN+ソースとドレイン60から形
成される。マスク層66が除去され、新しいマスク層70が
かけられ、ウエル41を露光し、ウエル38をマスキングす
る。たとえば、ボロンのようなP型不純物層がマスク7
0、ゲート52、スペーサ64、挿入層30を整合マスクに用
いてイオン注入される。この結果、第22図に示すように
浅いソースとドレイン72となる。深さは、3,000〜4,000
オングストロム、不純物濃度は1018〜1020原子/cm3であ
る。感光層70は除去されて全プロセスは終了する。
第22図から明らかなように多結晶ゲート50、52の抵抗値
は比較的低く、それぞれN+、P+にドーピングされ、
その不純物濃度は1018〜1020原子/cm3である。
フイールド酸化物とコンタクトの形成とが最終工程とな
る。接合部抵抗を少なくし、浅い接合に対する障壁金属
を設けるためにシリコン系の金属層74を第23図に示すよ
うに基板に当てがう。素材は一例として白金を用いる。
次いで、薄板(ウエハー)を加熱して同帯域において白
金とシリコンの化合物を作って白金を多結晶ゲートまた
はシリコン基板に接触させる。これは第24図に示すよう
に深いソースとドレイン68の帯域76、ゲート50の帯域7
8、深いソースとドレイン72の帯域80、ゲート52と帯域8
2等を白金・シリコンの化合物で形成する場合に当ては
まる。酸化物挿入層30やスペーサ62、64には適用されな
い。シリコンと化合しない白金部分は加熱された高濃度
の王水などを使って除去する。
酸化物スペーサを使うことによって熱電子、基板の電流
注入(カレントインジェクション)を回避することがで
きる。同時に、ゲートの酸化物の信頼性を向上すること
ができる。金属とシリコンの化合物を併用することによ
って、マスクを使わないシリコンの金属化合物形成に対
する自己整合技術が可能となる。さらにスペーサを設け
ることによってゲート素材の鋭利な縁部を丸くして接触
をよくする。次いで、フイールド酸化物層84が蒸着法等
により薄板上に形成されてソース・ドレイン領域とゲー
ト帯域の白金・シリコン化合物へのコンタクトを形成す
るようにエッチングされる。次いで金属層が与えられ第
25図に示すようにコンタクト86となる。絶縁層が第1の
金属層86に形成され、また、第2の金属層も与えられ
る。
深浅両方のソースとドレインは、第26図に示すようにN
−ウエル41をブロックするマスク層58を形成し、P−ウ
エル38を露光させることによっても形成できる。N+砒
素が注入されて浅いソース・ドレイン60を形成する。感
光層58は除去され、感光層88が当てがわれ、P−ウエル
38をブロックし、N−ウエル41を露光する。第27図に示
すようにP型不純物が注入されてP+ソース・ドレイン
54が形成される。マスク層88は除去され、P型ボロン不
純物層が無選択的に注入されてウエル41内に、深いP+
ソース・ドレイン帯域72を、ウエル38内にP+ソース・
ドレイン帯域90が形成される(第28図)。次いで、第29
図に示すようにマスク層66が当てがわれ、P−ウエルを
露光し、N−ウエルをブロックするように形成される。
リン等のN型不純物が注入されて、深いN+ソース・ド
レイン帯域68が形成される。この注入は、第29図に示す
ように、前の工程で作られたP+帯域90を消すために行
う。マスク層66は除去される。その後の工程は、第23〜
25図に関連して述べた通りである。
第26〜29図の工程は、第19〜22図の場合と略同じであ
る。すなわち、3つのマスキング工程は相補絶縁ゲート
電界効果トランジスタ用の二双ソース・ドレインを形成
する4っの注入に用いることができる。これは、注入ま
たはドーピングの一つが無選別に行われるからである。
第19〜22図のプロセスとの差は、第19〜22図では無選別
注入はプロセスの最初に行われ、第26〜29図のプロセス
では、それが途中で行われる。P型およびN型ソース・
ドレインの注入は二つのプロセスの流れにおいて逆にな
っている。不純物導入は、低温イオン注入で行われる
が、N注入がP注入より先か後かは余り重要ではない。
重要なのは、浅いソース・ドレイン帯域がゲートを整合
マスクを使って形成されること、および、スペーサを整
合マスクとして用いてより深い帯域が形成されることで
ある。
(発明の効果) 正しい逆像のマスクが形成され、自己整合型双子型ウエ
ルの形成が容易にできる。すなわち、一回のフォトリソ
グラフィで自己整合双子型ウエルが容易に形成できる。
また、デバイスのしきい値の調整が可能であり、熱電子
や基板の電流注入が阻止される。さらに、コンタクト部
における接合抵抗を少なくすることができ、回路全体の
キャパシタンスを低くすることができる。
【図面の簡単な説明】
第1図・第2図は従来技術の略示的説明図であり、第3
〜6図が本発明の第1の実施例、第7図・第8図が第2
の実施例、第9〜14図が第3の実施例、第15〜18図が第
4の実施例、第19〜25図が第5の実施例、第26〜29図が
前記第19〜22図に示す態様の変形をそれぞれ略示的に示
す説明図である。 20……基板、34……第1のマスクまたは第1のマスク
層、36……開口部、38……Pウエル、40……第2のマス
クまたは第2のマスク層、41……Nウエル、42……平面
化層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】少なくとも1個の開口部を有する第1の素
    材からなる第1のマスクを基板上に形成し、第1の導電
    型の不純物を前記第1のマスクの前記開口部から基板に
    注入して第1のウエル領域を形成し、第2の素材からな
    る第2のマスク層で前記第1のマスクの前記開口部を少
    なくとも充填しかつ前記第1のマスクを被覆し、前記第
    1のマスクの少なくとも一部が現われるまで前記第2の
    マスク層を除去し、次いで、前記第1のマスクとその上
    の第2のマスク層を選択的に一緒に除去して前記第1の
    マスクの逆像である第2のマスクを形成し、第2の導電
    型不純物を前記第2のマスクの開口部から基板中に注入
    して前記第1のウエル領域と整合した第2のウエル領域
    を形成することを特徴とした集積回路の製造方法。
  2. 【請求項2】少なくとも1個の開口部を有する第1の素
    材からなる第1のマスクを基板上に形成し、第1の導電
    型の不純物を前記第1のマスクの前記開口部から基板に
    注入して第1のウエル領域を形成し、第2の素材の第2
    のマスク層で前記開口部を塞いで前記第1のマスクを被
    覆し、第3の素材の平面化層を前記第2のマスク層に重
    ねて頂面を平面化し、同平面化層と第2のマスク層を除
    去して前記第1のマスクを露呈させ(reveal)、前記第
    1のマスクをその上の第2のマスク層と一緒に除去して
    前記第1のマスクの逆像である第2のマスクを形成し、
    第2の導電型不純物を前記第2のマスクの開口部から基
    板に注入して第1のウエルと整合した第2のウエルを形
    成することを特徴とした集積回路の製造方法。
  3. 【請求項3】レジスト素材による第1のマスク層を形成
    し、同第1のマスク層をパターンに露光して露光部分と
    非露光部分を形成し、前記露光部を選択的に除去して少
    なくとも1個の開口部を有した第1のマスクを形成し、
    第1の導電型の不純物を前記第1のマスクの開口部から
    基板に注入して第1のウエルを形成し、前記第1のマス
    クを露光して露光部となし、レジスト素材による第2の
    マスク層で前記開口部を塞いで第1のマスクを被覆し、
    前記第1のマスクの少なくとも一部が現われるまで前記
    第2のマスク層を除去し、前記第1のマスクをその上の
    第2のマスク層と一緒に選択的に除去して第1のマスク
    の逆像である第2のマスクを形成し、第2の導電型不純
    物を前記第2のマスクの開口部から基板に注入して第1
    のウエルと整合した第2のウエルを形成することを特徴
    とした集積回路の製造方法。
JP60130674A 1984-06-15 1985-06-15 集積回路の製法 Expired - Lifetime JPH0669079B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US06/620,835 US4599789A (en) 1984-06-15 1984-06-15 Process of making twin well VLSI CMOS
US620835 1984-06-15
US06/643,362 US4578859A (en) 1984-08-22 1984-08-22 Implant mask reversal process
US643362 1984-08-22

Publications (2)

Publication Number Publication Date
JPS6158265A JPS6158265A (ja) 1986-03-25
JPH0669079B2 true JPH0669079B2 (ja) 1994-08-31

Family

ID=27088796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60130674A Expired - Lifetime JPH0669079B2 (ja) 1984-06-15 1985-06-15 集積回路の製法

Country Status (3)

Country Link
EP (1) EP0164737B1 (ja)
JP (1) JPH0669079B2 (ja)
DE (1) DE3584113D1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767721A (en) * 1986-02-10 1988-08-30 Hughes Aircraft Company Double layer photoresist process for well self-align and ion implantation masking
FR2610141B1 (fr) * 1987-01-26 1990-01-19 Commissariat Energie Atomique Circuit integre cmos et procede de fabrication de zones d'isolation electrique dans ce circuit
JPS63196070A (ja) * 1987-02-10 1988-08-15 Sony Corp Cmosの製造方法
IT1225614B (it) * 1988-08-04 1990-11-22 Sgs Thomson Microelectronics Processo per la fabbricazione di dispositivi integrati cmos con lunghezze di gate ridotte e drain leggermente drogato
JPH088307B2 (ja) * 1988-12-20 1996-01-29 株式会社東芝 半導体装置の製造方法
US4895520A (en) * 1989-02-02 1990-01-23 Standard Microsystems Corporation Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant
US6017787A (en) * 1996-12-31 2000-01-25 Lucent Technologies Inc. Integrated circuit with twin tub
JP2007251194A (ja) * 2007-05-14 2007-09-27 Toshiba Corp 半導体装置およびその製造方法
CN104810253B (zh) * 2014-01-28 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN114334618A (zh) * 2020-09-29 2022-04-12 比亚迪半导体股份有限公司 一种半导体器件的自对准方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3175081D1 (en) * 1980-12-12 1986-09-11 Toshiba Kk Method of manufacturing a semiconductor device of the mis type
US4411058A (en) * 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
US4435896A (en) * 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices

Also Published As

Publication number Publication date
EP0164737A3 (en) 1987-05-13
DE3584113D1 (de) 1991-10-24
JPS6158265A (ja) 1986-03-25
EP0164737A2 (en) 1985-12-18
EP0164737B1 (en) 1991-09-18

Similar Documents

Publication Publication Date Title
US5571738A (en) Method of making poly LDD self-aligned channel transistors
US6812104B2 (en) MIS semiconductor device and method of fabricating the same
US5449637A (en) Method of producing low and high voltage MOSFETs with reduced masking steps
JP3371708B2 (ja) 縦型電界効果トランジスタの製造方法
US5175119A (en) Method of producing insulated-gate field effect transistor
JPH05304297A (ja) 電力用半導体装置およびその製造方法
EP0572213B1 (en) A method of forming a MOSFET structure with planar surface
JP2000340791A (ja) 半導体装置の製造方法
JPH0669079B2 (ja) 集積回路の製法
JPH077773B2 (ja) 半導体装置の製造方法
US5547903A (en) Method of elimination of junction punchthrough leakage via buried sidewall isolation
JP2861856B2 (ja) 半導体装置の製造方法
JP3018993B2 (ja) 半導体装置の製造方法
JPH0770713B2 (ja) Mos型半導体装置及びその製造方法
US5686327A (en) Method for fabricating semiconductor device
JP3060948B2 (ja) 半導体装置の製造方法
JP2697062B2 (ja) 半導体装置の製造方法
JP3113011B2 (ja) 半導体装置の製造方法
JP2745640B2 (ja) 電界効果型半導体装置の製造方法
JPH07130882A (ja) 半導体装置の製造方法
JPH079974B2 (ja) 相補型半導体装置の製造方法
JP2564670B2 (ja) 半導体mosトランジスタの形成方法
JP3197811B2 (ja) 半導体装置の製造方法
JPH04139882A (ja) 薄膜トランジスタ
JPS5931229B2 (ja) Mos型半導体集積回路の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term