Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0669091B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JPH0669091B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0669091B2
JPH0669091B2 JP58216170A JP21617083A JPH0669091B2 JP H0669091 B2 JPH0669091 B2 JP H0669091B2 JP 58216170 A JP58216170 A JP 58216170A JP 21617083 A JP21617083 A JP 21617083A JP H0669091 B2 JPH0669091 B2 JP H0669091B2
Authority
JP
Japan
Prior art keywords
semiconductor
aluminum
semiconductor substrate
metal
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58216170A
Other languages
Japanese (ja)
Other versions
JPS60109290A (en
Inventor
洋 池田
秀記 安岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58216170A priority Critical patent/JPH0669091B2/en
Publication of JPS60109290A publication Critical patent/JPS60109290A/en
Publication of JPH0669091B2 publication Critical patent/JPH0669091B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体装置製造技術さらにはショットキー
バリア・ダイオードの形成に適用して特に有効な技術に
関するもので、たとえば、半導体集積回路装置における
素子の電極取出部にアルミニウムシリサイドによるショ
ットキーバリア・ダイオードを形成するのに利用して有
効な技術に関するものである。
Description: TECHNICAL FIELD The present invention relates to a semiconductor device manufacturing technique and a technique particularly effective when applied to the formation of a Schottky barrier diode. For example, an electrode of an element in a semiconductor integrated circuit device. The present invention relates to a technique effectively used for forming a Schottky barrier diode made of aluminum silicide in the extraction portion.

〔背景技術〕[Background technology]

論理回路たとえばトランジスタ−トランジスタ−ロジッ
ク(TTL)回路において、回路の高速化、低電力化を計
るために個々のトランジスタのベース電極とコレクタ電
極の間にショットキーバリア・ダイオード(SBDと略
す)を形成することはよく知られている。
In a logic circuit such as a transistor-transistor-logic (TTL) circuit, a Schottky barrier diode (abbreviated as SBD) is formed between the base electrode and collector electrode of each transistor in order to speed up the circuit and reduce power consumption. It is well known to do.

たとえば、半導体集積回路装置においてショットキーバ
リア・ダイオードは以下のように形成される。すなわ
ち、シリコン半導体基体に形成された素子の電極取出部
にアルミニウムと半導体の共晶層を形成し、この共晶層
と半導体との間にショットキーバリア・ダイオードを形
成することが行われる。共晶層は金属シリサイドとも呼
ばれ、この共晶層と半導体の間にショットキーバリアが
形成される。
For example, in a semiconductor integrated circuit device, a Schottky barrier diode is formed as follows. That is, a eutectic layer of aluminum and a semiconductor is formed in an electrode extraction portion of an element formed on a silicon semiconductor substrate, and a Schottky barrier diode is formed between the eutectic layer and the semiconductor. The eutectic layer is also called metal silicide, and a Schottky barrier is formed between the eutectic layer and the semiconductor.

しかしかかる技術においては、上記共晶層が半導体に対
して平坦な界面を形成せず、いわゆるアロイピットを呼
ばれる局部的な突抜けが生じ、これによりショットキー
バリア・ダイオードの順方向電圧φBなどの特性が大き
くばらつく、という問題点が生じるということが本発明
者によって明らかにされた。
However, in such a technique, the eutectic layer does not form a flat interface with the semiconductor, and a local penetration called a so-called alloy pit occurs, which causes characteristics such as the forward voltage φB of the Schottky barrier diode. It has been clarified by the present inventor that there is a problem that there is a large variation.

さらに、上記ばらつきを生じさせるアロイピットは、半
導体の表面に極く薄い自然酸化膜が形成されていて、こ
の自然酸化膜のピンホール部分にてアルミニウムと半導
体の反応が速く進むことにより生じる。そして、そのア
ロイピットが生じる傾向は、上記金属がアルミニウムな
どの比較的融点の低い金属の場合に特に顕著になること
が、本発明者によって明らかにされた。
Further, the alloy pits that cause the above-mentioned variation are generated when an extremely thin natural oxide film is formed on the surface of the semiconductor and the reaction between aluminum and the semiconductor proceeds rapidly in the pinhole portion of the natural oxide film. The present inventor has revealed that the tendency of the alloy pit to occur is particularly remarkable when the metal is a metal having a relatively low melting point such as aluminum.

以上のような問題があるため、所望の特性を得るために
たとえば、アルミニウムのごときバリア高さの低い金属
を用いて形成されたショットキーバリア・ダイオード
は、その特性のばらつきが大きいために、所望とする特
性を再現性良く得ることが困難であった。
Due to the above problems, a Schottky barrier diode formed of a metal having a low barrier height, such as aluminum, in order to obtain desired characteristics has a large variation in its characteristics. It was difficult to obtain the characteristics described below with good reproducibility.

〔発明の目的〕[Object of the Invention]

この発明の目的は、例えばアルミニウムを用いて形成さ
れるショットキーバリア・ダイオードの特性のばらつき
を少なくすることができる技術を提供するものである。
An object of the present invention is to provide a technique capable of reducing variation in characteristics of a Schottky barrier diode formed by using aluminum, for example.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Outline of Invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows.

すなわち、半導体基体の主面、アルミニウム配線若しく
はアルミニウム−シリコン配線の夫々の間に、白金シリ
サイド膜を構成し、この白金シリサイド膜、半導体基体
の主面の夫々の間にアルミニウム合金層を構成し、前記
半導体基体とアルミニウム合金層との界面にショットキ
ーバリア・ダイオードを構成する。この構成により、ア
ロイピットの発生を防止でき、かつバリア高さを低くで
きるので、安定した特性を有するショットキーバリア・
ダイオードを提供できる。
That is, a platinum silicide film is formed between the main surface of the semiconductor substrate, aluminum wiring or aluminum-silicon wiring, and an aluminum alloy layer is formed between the platinum silicide film and the main surface of the semiconductor substrate. A Schottky barrier diode is formed at the interface between the semiconductor substrate and the aluminum alloy layer. With this structure, the occurrence of alloy pits can be prevented and the barrier height can be lowered, so a Schottky barrier with stable characteristics can be used.
A diode can be provided.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。
Hereinafter, representative embodiments of the present invention will be described with reference to the drawings.

なお、図面において同一あるいは相当する部分は同一符
号で示す。
In the drawings, the same or corresponding parts are designated by the same reference numerals.

先ず、第1図はこの発明による製造方法によって形成さ
れた半導体装置の要部を示す。
First, FIG. 1 shows a main part of a semiconductor device formed by a manufacturing method according to the present invention.

同図に示すショットキーバリア・ダイオードは、半導体
集積回路装置を形成するシリコン半導体基体10に形成さ
れている。そして、その半導体基体10に形成された素子
の電極取出部に第2の金属であるアルミニウム−シリコ
ンを用いたショットキーバリア・ダイオードが形成され
ている。
The Schottky barrier diode shown in the figure is formed on a silicon semiconductor substrate 10 forming a semiconductor integrated circuit device. Then, a Schottky barrier diode using aluminum-silicon which is the second metal is formed in the electrode extraction portion of the element formed on the semiconductor substrate 10.

上記半導体10の表面は酸化絶縁膜12で覆われている。そ
の酸化絶縁膜12の一部が開孔され、その開孔部を電極取
出部とし、ショットキーバリア・ダイオードが形成され
ている。
The surface of the semiconductor 10 is covered with an oxide insulating film 12. A part of the oxide insulating film 12 is opened, and a Schottky barrier diode is formed by using the opened part as an electrode extraction part.

上記開孔部においては、先ず、半導体10と第1の金属14
とによって形成され、かつ半導体10との間に平坦な界面
を形成する第1の共晶層16が形成されている。また、そ
の第1の共晶層16と上記半導体10との界面に沿って、該
半導体10と第2の金属18とによってアルミニウム合金20
が形成されている。そして、上記アルミニウム合金20と
上記半導体10との間にショットキーバリアが形成されて
いる。
In the opening, first, the semiconductor 10 and the first metal 14
A first eutectic layer 16 is formed by and which forms a flat interface with the semiconductor 10. In addition, the aluminum alloy 20 is formed by the semiconductor 10 and the second metal 18 along the interface between the first eutectic layer 16 and the semiconductor 10.
Are formed. A Schottky barrier is formed between the aluminum alloy 20 and the semiconductor 10.

ここで、第1の金属14としては、白金のように比較的融
点の高い金属が使用される。この融点の高い金属、たと
えば、白金と上記シリコン半導体10とによって形成され
る共晶層(白金シリサイド膜)16は、アルミニウムなど
と異なってアロイピットが生じ難く、半導体10に対して
の界面が平坦になっている。
Here, as the first metal 14, a metal having a relatively high melting point such as platinum is used. The eutectic layer (platinum silicide film) 16 formed by the metal having a high melting point, for example, platinum and the silicon semiconductor 10 is unlikely to have alloy pits unlike aluminum and the like, and has a flat interface with the semiconductor 10. Has become.

また、上記第2の金属18として半導体集積回路装置の電
極および配線材料として多用されているアルミニウムを
使用した場合、この第2の金属18をシリコン半導体表面
に直接反応させると、該半導体表面の自然酸化膜のピン
ホールなどによって前述したアロイピットが生じてしま
う。一方第2の金属18としてアルミニウム−シリコンを
使用した場合、半導体表面に直接接触させると、バリア
が高くなる。ところが、この第2の金属18としてアルミ
ニウムを上記第1の共晶層16を通してこの第1の共晶層
16と半導体10との間に移行させると、第1の共晶層16と
半導体10との平坦な界面に沿ってアルミニウム合金20が
形成される。これにより、アルミニウム合金20と半導体
10との界面は、上記第1の共晶層16と半導体10との平坦
な界面に沿って平坦化される。この結果、アルミニウム
合金20との間に形成されたショットキーバリア・ダイオ
ードは、アルミニウム−シリコンを用いているにも拘ら
ず、アロイピットが発生せず、かつバリアがアルミニウ
ムと半導体とのバリアなみに低く、順方向電圧φBなど
の特性にばらつきが少なくなっている。
Further, when aluminum, which is often used as an electrode and wiring material of a semiconductor integrated circuit device, is used as the second metal 18, when the second metal 18 is directly reacted with the silicon semiconductor surface, the natural surface of the semiconductor surface is obtained. The alloy pits described above are generated due to pinholes in the oxide film. On the other hand, when aluminum-silicon is used as the second metal 18, a direct contact with the semiconductor surface raises the barrier. However, aluminum is used as the second metal 18 through the first eutectic layer 16 to form the first eutectic layer.
The transition between 16 and the semiconductor 10 forms an aluminum alloy 20 along the flat interface between the first eutectic layer 16 and the semiconductor 10. This allows aluminum alloy 20 and semiconductor
The interface with 10 is planarized along the flat interface between the first eutectic layer 16 and the semiconductor 10. As a result, the Schottky barrier diode formed with the aluminum alloy 20 does not generate alloy pits and has a barrier as low as a barrier between aluminum and a semiconductor, despite using aluminum-silicon. , The characteristics such as the forward voltage φB are less varied.

次に、本発明の一実施例であるショットキーバリア・ダ
イオードを形成する方法を第2図乃至第5図に基づいて
工程順に説明する。
Next, a method of forming a Schottky barrier diode which is an embodiment of the present invention will be described in the order of steps based on FIGS. 2 to 5.

第2図はシリコン半導体基体10に第1の金属14の層が設
けられた状態を示す。この第1の金属14は白金であっ
て、電極取出用の開孔が形成された表面酸化絶縁膜12の
上から全面にデポジット(堆積)される。
FIG. 2 shows a state in which the layer of the first metal 14 is provided on the silicon semiconductor substrate 10. The first metal 14 is platinum and is deposited (deposited) over the entire surface of the surface oxide insulating film 12 in which openings for taking out electrodes are formed.

第3図は上記半導体基体10に第1の共晶層16が設けられ
た状態を示す。第2図において第1の金属14がデポジッ
トされた後、加熱処理が行われて、上記第1の金属14と
半導体10との間に第1の共晶層16が形成される。共晶層
16が形成されたならば、未反応の金属14を除去する。こ
れにより、第3図に示したように、第1の共晶層16だけ
が残される。
FIG. 3 shows a state in which the first eutectic layer 16 is provided on the semiconductor substrate 10. After depositing the first metal 14 in FIG. 2, heat treatment is performed to form a first eutectic layer 16 between the first metal 14 and the semiconductor 10. Eutectic layer
Once 16 is formed, unreacted metal 14 is removed. This leaves only the first eutectic layer 16 as shown in FIG.

第4図は上記第1の共晶層16の上に第2の金属18の層が
設けられた状態を示す。この第2の金属18はショットキ
ーバリア・ダイオードを形成するための金属であって、
ここではアルミニウムが使用される。この第2の金属18
は第1の共晶層16の上にデポジット(堆積)される。こ
の後、加熱処理を行ない、これにより上記第2の金属18
を、上記第1の共晶層16を突抜けさせて該第1の共晶層
16の下側の半導体10側に移行させる。そして、上記第1
の共晶層16と上記半導体10との間にアルミニウム合金20
を形成する。
FIG. 4 shows a state in which a layer of the second metal 18 is provided on the first eutectic layer 16. This second metal 18 is a metal for forming a Schottky barrier diode,
Aluminum is used here. This second metal 18
Are deposited on the first eutectic layer 16. After this, heat treatment is performed, whereby the second metal 18
Through the first eutectic layer 16 to obtain the first eutectic layer 16.
16 is moved to the semiconductor 10 side below. And the first
An aluminum alloy 20 between the eutectic layer 16 and the semiconductor 10.
To form.

第5図は、第1の共晶層16と半導体10の間にアルミニウ
ム合金20が形成された状態の半導体装置を示す。同図に
示すように、第2の金属18と半導体10との間に第1の共
晶層16を形成し、この共晶層16と半導体10との間に、前
記第2の金属18の一部を第1の共晶層16を移行させてア
ルミニウム合金20を形成することにより、上記第1の共
晶層16と半導体10との平坦な界面に沿ってアルミニウム
合金20が形成される。これにより、アルミニウム合金20
と半導体10との界面は上記第1共晶層16と半導体10との
平坦な界面に沿って平坦化されている。この結果、第2
の金属18と半導体10との間に、順方向電圧φBなどの特
性にばらつきが少ないショットキーバリア・ダイオード
を再現性良く形成することができる。
FIG. 5 shows the semiconductor device in which the aluminum alloy 20 is formed between the first eutectic layer 16 and the semiconductor 10. As shown in the figure, the first eutectic layer 16 is formed between the second metal 18 and the semiconductor 10, and the second metal 18 is formed between the eutectic layer 16 and the semiconductor 10. By partially transferring the first eutectic layer 16 to form the aluminum alloy 20, the aluminum alloy 20 is formed along the flat interface between the first eutectic layer 16 and the semiconductor 10. This makes aluminum alloy 20
And the semiconductor 10 are flattened along the flat interface between the first eutectic layer 16 and the semiconductor 10. As a result, the second
It is possible to form a Schottky barrier diode with good reproducibility between the metal 18 and the semiconductor 10 with a small variation in the characteristics such as the forward voltage φB.

〔効果〕〔effect〕

(1)白金シリサイドとシリコン基体との界面に沿って
アルミニウム合金を形成することにより、アルミニウム
とシリコンとの界面に発生するアロイピットを防止する
ことができ、又アルミニウム−シリコンとシリコン基板
との界面でのバリアに比べてバリアを低くでき、ショッ
トキーバリア・ダイオードの特性のばらつきを少なくす
ることができる、という効果が得られる。
(1) By forming an aluminum alloy along the interface between the platinum silicide and the silicon substrate, alloy pits generated at the interface between the aluminum and silicon can be prevented, and at the interface between the aluminum-silicon and the silicon substrate. As compared with the barrier of (1), the barrier can be made lower, and variations in the characteristics of the Schottky barrier diode can be reduced, which is an effect.

(2)(1)より半導体装置の高性能化・高信頼化を達
成することができる。
(2) Higher performance and higher reliability of the semiconductor device can be achieved from (1).

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above-mentioned embodiments and can be variously modified without departing from the scope of the invention. Nor.

〔利用分野〕[Field of application]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路装置
内の素子の電極取出部におけるショットキーバリア・ダ
イオードの形成技術に適用した場合について説明した
が、それに限定されるものではなく、たとえば、独立の
素子としてのショットキーバリア・ダイオードの形成技
術などにも適用でき、ショットキー接合を有する他の半
導体装置の製造方法にも適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the technology for forming the Schottky barrier diode in the electrode extraction portion of the element in the semiconductor integrated circuit device which is the background field of application has been described. However, the present invention is not limited to this, and can be applied to, for example, a technique of forming a Schottky barrier diode as an independent element, and a method of manufacturing another semiconductor device having a Schottky junction.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例によって製造したショット
キーバリア・ダイオードを示す断面図、 第2図乃至第5図は、本発明の一実施例の工程を説明す
る図であり、第2図は半導体基体に第1の金属の層が設
けられた状態を示す断面図、 第3図は半導体基体に第1の共晶層が設けられた状態を
示す断面図、 第4図は第1の共晶層の上に第2の金属の層が設けられ
た状態を示す断面図、 第5図は第1の共晶層と半導体の間にアルミニウム合金
が設けられた状態を示す断面図である。 10……シリコン半導体基体、12……酸化絶縁膜、14……
第1の金属、16……第1の共晶層、18……第2の金属、
20……アルミニウム合金。
FIG. 1 is a sectional view showing a Schottky barrier diode manufactured according to an embodiment of the present invention, and FIGS. 2 to 5 are views for explaining the steps of the embodiment of the present invention. Is a cross-sectional view showing a state in which a semiconductor substrate is provided with a first metal layer, FIG. 3 is a cross-sectional view showing a state in which a semiconductor substrate is provided with a first eutectic layer, and FIG. FIG. 5 is a sectional view showing a state in which a second metal layer is provided on the eutectic layer, and FIG. 5 is a sectional view showing a state in which an aluminum alloy is provided between the first eutectic layer and the semiconductor. . 10 ... Silicon semiconductor substrate, 12 ... Oxide insulating film, 14 ...
First metal, 16 ... First eutectic layer, 18 ... Second metal,
20 …… Aluminum alloy.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】シリコン半導体基体の一主面上に絶縁膜を
介在して延在する配線の一部が、前記絶縁膜に形成され
た開孔を通して半導体基体の一主面の一領域に接触し、
この配線、半導体基体の夫々の界面部分にショットキー
バリア・ダイオードを構成させる半導体装置の製造方法
であって、前記半導体基体の一主面上に絶縁膜を形成
し、この絶縁膜の一部を除去して前記半導体基体の一主
面の一領域を露出する開孔を形成する工程と、前記開孔
内の半導体基体の一領域主面に白金シリサイド膜を形成
する工程と、この白金シリサイド膜上及び絶縁膜上にア
ルミニウムを主とした配線を形成し、この配線の一部の
アルミニウムを前記白金シリサイド膜を通してこの白金
シリサイド膜と半導体基体との間に移行させ、移行した
アルミニウムと基体とによって形成するアルミニウムシ
リサイドを前記白金シリサイド膜と半導体基体との間に
形成することでショットキーバリア・ダイオードを構成
させる工程とを備えたことを特徴とする半導体装置の製
造方法。
1. A part of wiring extending on one main surface of a silicon semiconductor substrate with an insulating film interposed therebetween contacts a region of one main surface of a semiconductor substrate through an opening formed in the insulating film. Then
A method of manufacturing a semiconductor device in which a Schottky barrier diode is formed at each interface between the wiring and the semiconductor substrate, wherein an insulating film is formed on one main surface of the semiconductor substrate, and a part of the insulating film is formed. A step of removing and forming an opening that exposes a region of the one main surface of the semiconductor substrate; a step of forming a platinum silicide film on the one region main surface of the semiconductor substrate in the opening; A wiring mainly composed of aluminum is formed on the insulating film and the insulating film, and a part of the aluminum of the wiring is transferred between the platinum silicide film and the semiconductor substrate through the platinum silicide film. Forming a Schottky barrier diode by forming aluminum silicide to be formed between the platinum silicide film and the semiconductor substrate. The method of manufacturing a semiconductor device, characterized in that.
JP58216170A 1983-11-18 1983-11-18 Method for manufacturing semiconductor device Expired - Lifetime JPH0669091B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58216170A JPH0669091B2 (en) 1983-11-18 1983-11-18 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58216170A JPH0669091B2 (en) 1983-11-18 1983-11-18 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS60109290A JPS60109290A (en) 1985-06-14
JPH0669091B2 true JPH0669091B2 (en) 1994-08-31

Family

ID=16684379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58216170A Expired - Lifetime JPH0669091B2 (en) 1983-11-18 1983-11-18 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0669091B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542067B2 (en) * 1974-04-02 1979-02-01

Also Published As

Publication number Publication date
JPS60109290A (en) 1985-06-14

Similar Documents

Publication Publication Date Title
JPH07183302A (en) Metal layer formation and bonding method
EP0122459A2 (en) Semiconductor device comprising a diode and a capacitor
JPS62154778A (en) Monolithic integrated circuit and manufacture of the same
JPH05343404A (en) Semiconductor device
JPS6256670B2 (en)
GB2180991A (en) Silicide electrode for semiconductor device
JPS609159A (en) Semiconductor device
JPH0669091B2 (en) Method for manufacturing semiconductor device
JPS6381948A (en) Multilayer interconnection semiconductor device
JPS5950104B2 (en) Hand tie souchi
JPS63166273A (en) Vertical semiconductor device
JPH0478178B2 (en)
JPS5821821B2 (en) Handout Taisouchinodenkiyokukeiseihouhou
JPS6262056B2 (en)
JPS6329548A (en) Metallized part of integrated circuit
JPS59112641A (en) Semiconductor device and its manufacturing method
JP3372109B2 (en) Semiconductor device
JPS641064B2 (en)
JPS6235273B2 (en)
JPS58164241A (en) Manufacture of semiconductor device
JPS6141250Y2 (en)
JPS5984468A (en) Semiconductor device
JPS5982760A (en) Complementary semiconductor integrated circuit device
JP2818979B2 (en) Method for manufacturing semiconductor device
TW381330B (en) Method of forming cooling system on wafer back