JPH0669175B2

JPH0669175B2 - 多周波信号波形の処理方式

Info

Publication number: JPH0669175B2
Application number: JP10159086A
Authority: JP
Inventors: 信也境田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-04-30
Filing date: 1986-04-30
Publication date: 1994-08-31
Anticipated expiration: 2009-08-31
Also published as: JPS62257233A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、それぞれ異なる周波数を有する複数個の信号
からなる周波数分割多重化信号を処理する方式の改良に
関する。

＜従来の技術＞第３図は従来の多周波信号波形の処理回路のブロック図
である。図のように、f₁,f₂,……,fnの周波数を有する
多周波信号41は、それぞれの周波数を通過させるｎ個の
フィルタF₁,F₂,……,Fnによってｎ個の単一波の信号に
分離される。また例えば、その各単一波信号が波の“オ
ン”と“オフ”でデジタル信号の“1"と“0"を表わすよ
うに構成されているとすると、その波の“オン”と“オ
フ”をロジック信号に変換するための回路が必要とな
り、各信号ごとに、例えばトーンデコーダTD₁,TD₂,…
…,TDnによってそれぞれロジック信号に変換して、マイ
クロコンピュータ42等の演算部に入力されるようになっ
ている。

＜発明が解決しようとする問題点＞上記のように、多周波信号波形を処理するにはフィルタ
やトーンデコーダが周波数ごとに必要であって、回路構
成が複雑になると共にコスト高になるという問題点があ
る。

また、上記のトーンデコーダの出力は波の“オン”と
“オフ”に対して“Ｈレベル”と“Ｌレベル”になるロ
ジック信号であるが、これらはシリアル信号であり、ｎ
個のシリアル信号に対して第３図のマイクロコンピュー
タ42はこれを解読し、所定の処理を行なわなければなら
ない。しかし、このｎ個のシリアル信号が比較的高速で
入力され、しかも各信号間に同期がとれていないという
ような場合には、マイクロコンピュータ42の処理能力を
超えてしまい、事実上処理が不可能になるという問題点
が生じる。

本発明はこのような問題点に着目し、マイクロコンピュ
ータ等の演算部の処理量を軽減し、また回路構成を簡略
化することを目的としてなされたものである。

＜問題点を解決するための手段＞上記の目的を達成するために、本発明の多周波信号波形
の処理方式は、それぞれ異なる周波数を有する複数個の
信号からなる周波数分割多重化信号を、多重化したまま
の波形でＡ／Ｄ変換すると共に、このＡ／Ｄ変換された
デジタル信号波形をサンプリングクロックにより記憶手
段に一時的に記憶した後、前記記憶手段に記憶した多重
化デジタル信号をＤ／Ａ変換して再生するとき、その多
重化された各周波数成分の信号がすべて同一の周波数で
読み出されるように、読み出し信号のクロック周波数を
上記各周波数成分の周波数に応じて変更しながら多重化
状態のまま、周波数成分の数に対応する回数だけ再生処
理を繰り返すことにより、それぞれ異なる周波数を有す
るすべての信号の処理を遂行するようにしている。

＜作用＞上記のように、本発明では、多周波信号波形の処理を、
一時記憶した後順次再生することによって同時でなく逐
次行なうようにしているので、演算部の処理量が軽減さ
れて処理能力を超えるようなことがなくなり、支障なく
処理が行なわれる。

またこの逐次処理のための再生の際に、読み出し速度を
変えて各周波数成分の信号がすべて同一の周波数となる
ようにしているので、必要なフィルタ等は一種類の周波
数に対応したもののみでよく、回路の簡略化が可能とな
る。

＜実施例＞次に、図示の一実施例について具体的に説明する。

第１図は本発明を実施する信号処理回路の要部のブロッ
ク図、第２図は全体のシステム例を示す図である。

第２図の例は、２本の信号線に複数個の端末をバス状に
配置して信号の送受を行なうものであり、10は親機、1,
2,……ｎは、それぞれ周波数f₁,f₂,……,fnの信号を送
出する子機である。各子機にはそれぞれ何らかのセンサ
が備えられており、各子機にはセンサの検出結果につい
ての情報が常時保有されている。

親機10は子機１等が保有している情報を得るために、ま
ず親機10からすべての子機に対してヘッダーと呼ばれる
信号を送出する。各子機はこのヘッダーを受信すると、
ある所定の時間内にそれぞれのセンサ入力に応じた情報
を親機10に応答する。この応答は各子機にあらかじめ決
められた周波数f₁,f₂,……,fnでいっせいに行なわれる
ので、バス11上にはf₁,f₂,……,fnのｎ個の周波数によ
る信号が多重化されており、それがそのまま親機10に入
力される。親機10はこの入力された多周波信号を分析し
て各子機からの情報を入手することになる。尚、親機10
からヘッダーを送出するのは各子機から情報を出力させ
るための合図のようなものであり、各子機からの送出信
号に対して大まかな同期をとるが、厳密な同期は必要で
はない。

次に、第１図により、親機10における多周波信号波形の
処理について説明する。

各子機１等から出力されて親機10に入力されたf₁,f₂,…
…,fnの多周波信号21は、多重化（重畳信号）した状態
でまず分析部22へ入力され、更に多重信号のままでＡ／
Ｄ変換される。そしてヘッダー送出完了時点でマイクロ
コンピュータ31より出力される分析制御信号32はアクテ
ィブとなっており、入力された多周波信号は欠けること
なく頭より確実にＡ／Ｄ変換される。

このＡ／Ｄ変換の際の入力されたf₁,f₂,……,fnの多周
波信号のサンプリングクロックの周波数は、シャノンの
サンプリング定理よりｎ個の周波数の中で最も高い周波
数の２倍あれば十分であり、これをf₀とする。尚、この
周波数がメモリ23への書き込み周波数であり、その逆数
は書き込み速度で、単位はword／secである。

周波数f₀の書き込み信号（WRITE CLOCK）33は、PLLで構
成されたクロック発生部28からマイクロコンピュータ31
の指令を受けて出力され、アンドゲート29を通って分析
部22に入力され、Ａ／Ｄ変換された多周波信号21は多重
化されたままのデジタル信号として直ちにメモリ23に書
き込まれる。この書き込みが完了すると分析制御信号32
は非アクティブとなり、Ａ／Ｄ変換が停止して再生動作
に移る。

尚、アンドゲート29及び30は、記憶時にはメモリからの
読み出し信号（READ CLOCK）34の出力を禁止し、再生時
にはメモリへの書き込み信号33の出力を禁止するための
ものである。また、メモリ23の容量は入力された多周波
信号の時間的な長さによって決まり、これは子機からの
応答信号の時間長さを決めた時点で過不足のないように
あらかじめ決めておく性質のものである。従って、ここ
ではメモリ23の容量不足に起因する多周波信号波形の記
憶欠落はないものとする。

再生動作では、まず合成制御信号35がアクティブにな
り、Ｄ／Ａ変換が開始される。同時に合成部24には、マ
イクロコンピュータ31の指令を受けてクロック発生部28
より読み出し信号34が入力され、そのクロックに同期し
てメモリ23からデータが読み出され、Ｄ／Ａ変換されて
元のf₁,f₂,……,fnの多周波信号に変換されて、周波数f
₁のみを通すフィルタ26に送られる。フィルタ26ではf₁,
f₂,……,fnの周波数成分からf₁のみを分離し、次のトー
ンデコーダ27に送られる。そして、トーンデコーダ27で
は、周波数f₁のオン、オフで構成される信号がロジック
信号に変換され、このロジック信号がマイクロコンピュ
ータ31に入力される。

マイクロコンピュータ31はこのロジック信号を解読し
て、周波数f₁で送られた信号の内容、すなわち子機１が
送出した情報の内容を知るのであり、この時の読み出し
信号34のクロック周波数は、メモリ23への書き込み信号
33の周波数f₀と同一の周波数としてある。

以上のような周波数f₁の信号に対する処理が終わると、
引続いて再度メモリ23からの再生動作が繰返される。但
し、今度は、クロック発生部28へのクロック周波数制御
信号36の周波数を変えて、すなわち読み出し信号34の周
波数を変えて、周波数f₂の信号が持っている情報を得る
のである。このため、読み出し信号34の周波数はf₁／f₂
×f₀とされるのであり、これによって、合成部24から出
力される多周波信号の各周波数f₁′,f₂′，……,fn′
は、最初に入力された多周波信号の周波数f₁,f₂,……,f
nに対して以下のようになる。

記憶入力再生出力 f₁ f₁′＝f₁×（f₁／f₂） f₂ f₂′＝f₂×（f₁／f₂）＝f₁ …… …… fn fn′＝fn×（f₁／f₂）次に、具体的な数値を用いて説明すると、書き込み多周
波信号21の各成分の周波数を、 f₁＝100,f₂＝200,f₃＝400,f₄＝800,fn＝1600Hz、書き込
み信号33のクロック周波数f₀を3200Hzとすると、１回目の読み出し信号34のクロック周波数を書き込み信
号33のクロック周波数f₀と同じ3200Hzのとき、合成部24
からＤ／Ａ変換された信号の各成分の周波数は、 f₁′＝f₁＝100,f₂′＝f₂＝200,f₃′＝f₃＝400,f₄′＝f₄
＝800,fn′＝fn＝1600Hzとなり、フィルタ26の周波数f₁
が100Hzに設定されておれば、周波数f₁′の成分の信号
が分離され、トーンデコーダ27に送られる。

２回目の読み出し信号34のクロック周波数を（f₁／f₂）
×f₀＝1600Hzとすると、合成部24からＤ／Ａ変換された
信号の各成分の周波数は、 f₁′＝f₁×（f₁／f₂）＝50,f₂′＝f₂×（f₁／f₂）＝10
0,f₃′＝f₃×（f₁／f₂）＝200,f₄′＝f₄×（f₁／f₂）＝
400,fn′＝fn×（f₁／f₂）＝800Hzとなり、フィルタ26
の周波数f₁は100Hzであるから、周波数f₂′の成分の信
号が分離され、トーンデコーダ27に送られる。

すなわち、多周波信号の入力f₁,f₂,……,fnの中のf₂が
再生時にはf₂′＝f₁に周波数変換されるのである。この
ように周波数変換されても、元の周波数f₂の信号が持っ
ていた情報は失われないので、次段の周波数f₁のフィル
タ26及びトーンデコーダ27を通すことにより、子機２が
持っていた情報をマイクロコンピュータ31で知ることが
できるのである。

同様な動作を周波数成分数設定部37の設定数ｎの回数だ
け繰返し、すべての周波数の信号波形についての再生を
行なうことにより、各子機1,2,……,nが持っていた情報
をすべて知ることができ、一連の処理が終了する。

＜発明の効果＞上述の実施例の説明からも明らかなように、本発明の多
周波信号波形の処理方式は、多周波信号波形の処理を、
一時記憶した後順次再生することによって同時でなく逐
次行なうようにし、しかも、この逐次処理のための再生
の際に、読み出し速度を変えて各周波数成分の信号がす
べて同一の周波数となるようにしている。

従って、演算部の処理量が軽減されて処理能力を超える
ようなことがなく、また各周波数の信号間に同期をとる
ことは不要となり、しかもフィルタ等は一種類の周波数
に対応したもののみでよいので、回路構成が簡単になる
と共にコスト低減が可能となり、また周波数成分数の増
減も可能で、システム構成の変更等にも柔軟に対応でき
る多周波信号波形の処理装置を得ることができるのであ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例のブロック図、第２図は、システムの構成例を示す図、第３図は、従来例のブロック図である。 21……多周波信号、23……メモリ 26……フィルタ、27……トーンデコーダ 28……クロック発生部、 31……マイクロコンピュータ、

Claims

【特許請求の範囲】

【請求項１】それぞれ異なる周波数を有する複数個の信
号からなる周波数分割多重化信号を、多重化したままの
波形でＡ／Ｄ変換すると共に、このＡ／Ｄ変換されたデ
ジタル信号波形をサンプリングクロックにより記憶手段
に一時的に記憶した後、前記記憶手段に記憶した多重化
デジタル信号をＤ／Ａ変換して再生するとき、その多重
化された各周波数成分の信号がすべて同一の周波数で読
み出されるように、読み出し信号のクロック周波数を上
記各周波数成分の周波数に応じて変更しながら多重化状
態のまま、周波数成分の数に対応する回数だけ再生処理
を繰り返すことにより、それぞれ異なる周波数を有する
すべての信号の処理を遂行するようにしたことを特徴と
する多周波信号波形の処理方式。