JPH0670552A - Pwm inverter - Google Patents
Pwm inverterInfo
- Publication number
- JPH0670552A JPH0670552A JP4217561A JP21756192A JPH0670552A JP H0670552 A JPH0670552 A JP H0670552A JP 4217561 A JP4217561 A JP 4217561A JP 21756192 A JP21756192 A JP 21756192A JP H0670552 A JPH0670552 A JP H0670552A
- Authority
- JP
- Japan
- Prior art keywords
- pwm inverter
- circuit
- output
- triangular wave
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 三角波比較回路を用いて、パルス幅変調制御
するPWMインバ―タにおいて、三角波が出なくなった
時にゲ―トブロックして保護する。
【構成】 三角波比較回路を用いて、パルス幅変調制御
するPWMインバ―タにおいて、前記三角波に同期して
所定間隔でリセット信号を発生する手段61と、発振器
62Bから供給されるパルスをカウントし前記リセット
信号が入る毎にカウント値がリセットされるプリセット
カウンタ62Aと、このプリセットカウタがオ―バ―フ
ロ―した時に、その出力を保持してゲ―トブロック信号
を出力する保持回路63を具備したPWMインバ―タ。
(57) [Abstract] [Purpose] In a PWM inverter with pulse width modulation control using a triangular wave comparison circuit, when a triangular wave is no longer output, it is gate-blocked and protected. In a PWM inverter for pulse width modulation control using a triangular wave comparison circuit, means 61 for generating a reset signal at a predetermined interval in synchronization with the triangular wave, and counting pulses supplied from an oscillator 62B are used. A preset counter 62A is provided which resets the count value each time a reset signal is input, and a holding circuit 63 which holds the output of the preset counter and outputs a gate block signal when the preset counter overflows. PWM inverter.
Description
【0001】[0001]
【産業上の利用分野】本発明は、PWMインバ―タに係
り、特に三角波発生回路より出力される搬送波の消滅時
に異常電圧が発生することを防止出来るPWMインバ―
タに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PWM inverter, and more particularly to a PWM inverter capable of preventing an abnormal voltage from being generated when a carrier wave output from a triangular wave generating circuit disappears.
Regarding data
【0002】[0002]
【従来の技術】直流電源の電力を一定の交流電圧で負荷
に供給する場合、電力変換装置を介して直流を交流に変
換する必要がある。図5において、バッテリもしくは、
整流器電源から成る直流電源1から出力される直流電力
は、電力変換装置であるインバ―タ回路2を介して交流
電力に変換して負荷3へ交流電力として供給している。
インバ―タ回路2はPWMインバ―タ21と、その直流
入力側に接続された直流コンデンサ22とで構成されて
いる。ここでの電力変換装置は、出力電圧をフィ―ドバ
ックして制御する装置であり、インバ―タ回路2の出力
電圧を検出する出力電圧検出器4を持つ。ゲ―ト制御回
路5は、制御演算回路51とゲ―トパルス発生回路52
と三角波発生回路53とから成る。制御演算回路51
は、電圧基準値Vref と出力電圧検出器4から得る検出
値Vout とを比較し、誤差を比例積分等の制御演算を行
って、インバ―タ回路2の出力電圧指令値V* を出力す
る。ゲ―トパルス発生回路52は、一般にPWM制御と
呼ばれる回路で、出力電圧指令値V* と三角波発生回路
53で作られる三角波信号Tr とを比較することにより
PWMインバ―タを構成する自己消弧形素子の通電期間
となるゲ―ト信号GTを決定する。前記ゲ―ト信号GT
にてPWMインバ―タ21の自己消弧形素子の通電期間
を調整することによって、インバ―タ出力電圧を調整す
る。このゲ―ト信号GTは、自己消弧形素子のON/O
FFの2状態を切換えるスイッチング信号である。通常
三角波比較のPWM制御の場合、出力電圧指令値V* の
変化に対して十分に速く搬送波である三角波の値がラン
プ状に増減する。よって、このスイッチング信号は三角
波信号Tr 値が変化することによって、出力であるゲ―
ト信号GTが変化する。つまり、三角波信号Tr の傾き
が正の傾きで1回(オフからオン)、負の傾きで1回路
(オンからオフ)に変化する。よってスイッチング回路
は三角波信号信号Tr の周波数に比例する。2. Description of the Related Art When the power of a DC power supply is supplied to a load at a constant AC voltage, it is necessary to convert DC to AC through a power converter. In FIG. 5, a battery or
The DC power output from the DC power supply 1, which is a rectifier power supply, is converted into AC power via the inverter circuit 2, which is a power converter, and is supplied to the load 3 as AC power.
The inverter circuit 2 is composed of a PWM inverter 21 and a DC capacitor 22 connected to the DC input side of the PWM inverter 21. The power conversion device here is a device that feeds back and controls the output voltage, and has an output voltage detector 4 that detects the output voltage of the inverter circuit 2. The gate control circuit 5 includes a control calculation circuit 51 and a gate pulse generation circuit 52.
And a triangular wave generating circuit 53. Control arithmetic circuit 51
Compares the voltage reference value Vref with the detection value Vout obtained from the output voltage detector 4 and performs control calculation such as proportional integration of the error to output the output voltage command value V * of the inverter circuit 2 . Is output. The gate pulse generation circuit 52 is a circuit generally called PWM control, and has an output voltage command value V *. And the triangular wave signal Tr generated by the triangular wave generating circuit 53 are compared with each other to determine the gate signal GT which is the energization period of the self-extinguishing element forming the PWM inverter. The gate signal GT
The inverter output voltage is adjusted by adjusting the energization period of the self-extinguishing element of the PWM inverter 21. This gate signal GT is the ON / O of the self-extinguishing type element.
This is a switching signal that switches between two states of the FF. In the case of PWM control of normal triangular wave comparison, the output voltage command value V * The value of the triangular wave, which is the carrier wave, increases and decreases in a ramp-like manner sufficiently with respect to the change. Therefore, this switching signal is output by the change of triangular wave signal Tr value.
Signal GT changes. That is, the triangle wave signal Tr changes once with a positive slope (from OFF to ON) and with one circuit with a negative slope (from ON to OFF). Therefore, the switching circuit is proportional to the frequency of the triangular wave signal signal Tr.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上述の
如き構成にあっては、ゲ―ト制御回路の三角波発生回路
53から出力される搬送波が故障等により消滅した場
合、ゲ―トパルス発生回路52でつくられるゲ―トパル
スの変化はなくなってしまう。よってインバ―タ出力電
圧は固定してしまい、負荷3に直流を供給することにな
る。PWMインバ―タに直流電圧成分検出の監視回路が
ないと、電力変換装置の過電流等、保護が働くまでは直
流電圧供給が続く。よって例えば負荷側に絶縁トランス
があると負荷側のトランスが直流偏磁を引き起こし、負
荷側に故障が発生する可能性がある。従って、本発明は
上述の点に鑑みなされたものであって、PWMインバ―
タのゲ―ト制御回路において搬送波が故障等により消滅
した場合これを検出し、保護信号を出力、ゲ―トブロッ
クして電力変換装置から異常電圧が出力するのを防止出
来るPWMインバ―タを提供することを目的とする。However, in the above configuration, when the carrier wave output from the triangular wave generating circuit 53 of the gate control circuit disappears due to a failure or the like, the gate pulse generating circuit 52 The change in the gate pulse created is gone. Therefore, the inverter output voltage is fixed and DC is supplied to the load 3. If the PWM inverter does not have a monitoring circuit for detecting the DC voltage component, the DC voltage is supplied until the protection such as overcurrent of the power conversion device is activated. Therefore, for example, if there is an insulating transformer on the load side, the transformer on the load side may cause DC bias magnetism, and a failure may occur on the load side. Therefore, the present invention has been made in view of the above points, and a PWM inverter is provided.
Provide a PWM inverter that can detect when a carrier wave disappears due to a failure in the gate control circuit, output a protection signal and block the gate to prevent abnormal voltage from being output from the power converter. The purpose is to do.
【0004】[0004]
【課題を解決するための手段】本発明は前述目的を達成
するために、三角波比較回路を用いて、パルス幅変調制
御するPWMインバ―タにおいて、前記三角波に同期し
て所定間隔でリセット信号を発生する手段と、発振器か
ら供給されるパルスをカウントし前記リセット信号が入
る毎にカウント値がリセットされるプリセットカウンタ
と、このプリセットカウタがオ―バ―フロ―した時に、
その出力を保持してゲ―トブロック信号を出力する保持
回路を具備したことを特徴とするものである。In order to achieve the above-mentioned object, the present invention provides a PWM inverter for controlling pulse width modulation by using a triangular wave comparison circuit, in which a reset signal is provided at predetermined intervals in synchronization with the triangular wave. A means for generating, a preset counter that counts the pulses supplied from the oscillator and resets the count value each time the reset signal is input, and when this preset counter overflows,
A holding circuit for holding the output and outputting a gate block signal is provided.
【0005】[0005]
【作用】前述のように構成されたPWMインバ―タであ
れば、ゲ―トパルス発生回路に入力する搬送波が故障等
により消滅した場合、過電流等二次的な要因を待ってか
らゲ―トブロック等の保護を行うのではなく、搬送波の
消滅によって直接保護動作を開始するため、PWMイン
バ―タから異常電圧が出力することを防止することがで
きる。With the PWM inverter configured as described above, when the carrier wave input to the gate pulse generation circuit disappears due to a failure or the like, the gate block waits for a secondary factor such as overcurrent. Since the protection operation is directly started by extinguishing the carrier wave, the abnormal output of the PWM inverter can be prevented.
【0006】[0006]
【実施例】以下この発明の一実施例を図1の構成図を参
照して説明する。図1において、図5と同一部には同一
符号を付してその説明を省略し、ここで異る点について
のみ説明する。即ち、図1において、ゲ―ト制御回路5
の中に保護検出回路6を追加する。保護回路6は、三角
波発生回路53とインバ―タ回路2の間に介在する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the block diagram of FIG. In FIG. 1, the same parts as those in FIG. 5 are designated by the same reference numerals, the description thereof will be omitted, and only different points will be described here. That is, in FIG. 1, the gate control circuit 5
The protection detection circuit 6 is added in the. The protection circuit 6 is interposed between the triangular wave generation circuit 53 and the inverter circuit 2.
【0007】図2に保護検出回路6の具体例を示す。前
記保護検出回路6は、比較器61と、タイマ回路62
と、保持回路63とから構成されている。比較器61
は、搬送波Tr のゼロクロスを検出し、ゼロクロスに同
期したパルスCMPを出力する。タイマ回路62は、6
2Bの発振器と、その発振器のクロックによってインク
リメントするプリセットカウンタ62Aから成り、前述
パルスCMPの立上りによりカウンタ62Aはカウント
値をリセットさせ、前述パルスCMPの入力が喪失する
と、カウンタ62Aはプリセットされないためにオ―バ
―フロ―信号WDTを出力する。保持回路63は、入力
は「1」に固定したD形フリップフロップを用い、オ―
バ―フロ―信号WDTをクロックとして用いる。FIG. 2 shows a specific example of the protection detection circuit 6. The protection detection circuit 6 includes a comparator 61 and a timer circuit 62.
And a holding circuit 63. Comparator 61
Detects the zero cross of the carrier wave Tr and outputs a pulse CMP synchronized with the zero cross. The timer circuit 62 has six
It consists of a 2B oscillator and a preset counter 62A that is incremented by the clock of the oscillator. The counter 62A resets the count value at the rising edge of the pulse CMP, and when the input of the pulse CMP is lost, the counter 62A is not preset. -Output the flow signal WDT. The holding circuit 63 uses a D-type flip-flop whose input is fixed at "1",
The flow signal WDT is used as a clock.
【0008】次に、前述構成から成る本発明の動作を図
3を参照して説明する。通常状態では、三角波の搬送波
Tr はとぎれることはない。よって、比較器61はこの
三角波周期に同期したパルスCMPを出力する。即ち、
搬送波Tr が正の傾きの場合出力CMPはHレベルに、
傾き負の場合には出力CMPはLレベルとなる。プリセ
ットカウンタ62AはCMPの立上り信号によってカウ
ント値をCNTOにリセットし、カウントアップを継続
するカウンタである。よって搬送波が固定周期のため、
比較器61から次のCMP信号が入るまでのカウント値
は、常にCNT1となる。プリセットカウンタ62A
は、CNT1より大きいカウント値CNT2をオ―バ―
フロ―設定値とする。よって、搬送波Tr が継続して入
力する限りプリセットカウンタ62Aはオ―バ―フロ―
しないため出力WDTは負の値のままとなり、保持回路
63にトリガが入らず、出力も負の値に固定で、保護依
頼信号GBを出力しない。Next, the operation of the present invention having the above configuration will be described with reference to FIG. In a normal state, the triangular wave carrier Tr is not interrupted. Therefore, the comparator 61 outputs the pulse CMP synchronized with the triangular wave period. That is,
When the carrier wave Tr has a positive slope, the output CMP becomes H level,
When the gradient is negative, the output CMP becomes L level. The preset counter 62A is a counter that resets the count value to CNTO by a rising signal of CMP and continues counting up. Therefore, since the carrier wave has a fixed period,
The count value until the next CMP signal is input from the comparator 61 is always CNT1. Preset counter 62A
Overturns a count value CNT2 that is greater than CNT1.
Use the flow setting value. Therefore, as long as the carrier wave Tr is continuously input, the preset counter 62A is overflowed.
Therefore, the output WDT remains a negative value, the holding circuit 63 is not triggered, the output is fixed to a negative value, and the protection request signal GB is not output.
【0009】しかし、図4の如く搬送波Tr が消滅した
場合、入力が固定となるため、比較器61の出力である
CMP信号は正又は負の値に固定する。CMPの立上り
にリセットされたカウンタ62はリセットされずカウン
トアップし続ける。このためカウント値は通常リセット
されるカウント値CNT1を超えて時刻tにおいてカウ
ンタのオ―バ―フロ―値であるCNT2に達し、オ―バ
―フロ―を起こす。カウンタ62の出力WDTはオ―バ
―フロ―によりパルスを出力する。保持回路63ではこ
の入力パルスを保持し、GB信号を図1の電圧形インバ
―タ21に保護依頼信号GBを出力する。これによって
PWMインバ―タ21は停止し、異常直流電圧の出力を
防止することができる。However, when the carrier wave Tr disappears as shown in FIG. 4, the input is fixed, so that the CMP signal output from the comparator 61 is fixed to a positive or negative value. The counter 62 reset at the rising edge of CMP is not reset and continues counting up. Therefore, the count value exceeds the normally reset count value CNT1 and reaches the counter overflow value CNT2 at time t, causing an overflow. The output WDT of the counter 62 outputs a pulse by overflow. The holding circuit 63 holds this input pulse and outputs the GB signal to the voltage source inverter 21 of FIG. 1 as a protection request signal GB. As a result, the PWM inverter 21 is stopped and the output of the abnormal DC voltage can be prevented.
【0010】このようにして本実施例では、保護検出回
路6を設けることにより三角波発生回路52より出力す
る搬送波Tr の消滅を検出でき、PWMインバ―タ21
から異常電圧を出力する前の保護が可能となる。In this way, in this embodiment, by providing the protection detection circuit 6, the disappearance of the carrier wave Tr output from the triangular wave generation circuit 52 can be detected, and the PWM inverter 21 can be detected.
It becomes possible to protect before the abnormal voltage is output.
【0011】尚、PWMインバ―タの出力に絶縁トラン
スを持った電力変換装置にも上記実施例の保護検出回路
を付加することにより、PWMインバ―タの各自己消弧
形素子に対しての保護機能として働き、装置の信頼性を
向上させることができる。また、系統電圧に同期して運
転し、化学または太陽エネルギ等の電池電源を用いた発
電及び貯蔵用、もしくはアクティブフィルタ等の系統連
系用PWMインバ―タにも適用できる。By adding the protection detection circuit of the above embodiment to a power converter having an insulation transformer at the output of the PWM inverter, the self-extinguishing type element of the PWM inverter can be improved. It works as a protection function and can improve the reliability of the device. Further, the present invention can be applied to a PWM inverter that operates in synchronization with a system voltage and is used for power generation and storage using a battery power source such as chemical or solar energy, or for system interconnection such as an active filter.
【0012】[0012]
【発明の効果】以上述べたように、本発明によれば、P
WMインバ―タのゲ―トパルス発生回路において、三角
波発生回路より出力される搬送波が故障等により消滅し
た場合でも搬送波消滅を検出することによってゲ―トブ
ロック信号を出力し、PWMインバ―タから異常電圧が
出力する前の保護が可能となる。As described above, according to the present invention, P
In the gate pulse generation circuit of the WM inverter, even if the carrier wave output from the triangular wave generation circuit disappears due to a failure, etc., a gate block signal is output by detecting the carrier wave disappearance, and the PWM inverter outputs an abnormal voltage. It becomes possible to protect before output.
【図1】本発明の一実施例を示すPWMインバ―タの構
成図。FIG. 1 is a configuration diagram of a PWM inverter showing an embodiment of the present invention.
【図2】[図1]の保護検出回路の具体例を示す構成
図。FIG. 2 is a configuration diagram showing a specific example of the protection detection circuit of FIG.
【図3】[図1]のPWMインバ―タにおいて搬送波の
正常時のタイムチャ―ト。FIG. 3 is a time chart when the carrier wave is normal in the PWM inverter of FIG.
【図4】[図1]のPWMインバ―タにおいて搬送波の
異常時のタイムチャ―ト。FIG. 4 is a time chart when the carrier wave is abnormal in the PWM inverter of [FIG. 1].
【図5】従来のPWMインバ―タの構成図。FIG. 5 is a block diagram of a conventional PWM inverter.
1 …直流電源 2 …イ
ンバ―タ回路 21 …PWMインバ―タ 22 …直
流コンデンサ 3 …負荷 4 …出
力電圧検出器 5 …ゲ―ト制御回路 51 …制
御演算回路 52 …ゲ―トパルス発生回路 53 …三
角波発生回路 6 …保護検出回路 61 …比
較器 62 …タイマ回路 62A …プ
リセットカウンタ 62B …発振器 63 …保
持回路1 ... DC power supply 2 ... Inverter circuit 21 ... PWM inverter 22 ... DC capacitor 3 ... Load 4 ... Output voltage detector 5 ... Gate control circuit 51 ... Control arithmetic circuit 52 ... Gate pulse generation circuit 53 ... Triangle wave generation circuit 6 ... Protection detection circuit 61 ... Comparator 62 ... Timer circuit 62A ... Preset counter 62B ... Oscillator 63 ... Holding circuit
Claims (1)
幅変調制御するPWMインバ―タにおいて、前記三角波
に同期して所定間隔でリセット信号を発生する手段と、
発振器から供給されるパルスをカウントし前記リセット
信号が入る毎にカウント値がリセットされるプリセット
カウンタと、このプリセットカウタがオ―バ―フロ―し
た時に、その出力を保持してゲ―トブロック信号を出力
する保持回路を具備したPWMインバ―タ。1. A PWM inverter that performs pulse width modulation control using a triangular wave comparison circuit, and means for generating a reset signal at predetermined intervals in synchronization with the triangular wave.
A preset counter that counts the pulses supplied from the oscillator and resets the count value each time the reset signal is input, and a gate block signal that holds the output when this preset counter overflows. A PWM inverter provided with a holding circuit for outputting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217561A JPH0670552A (en) | 1992-08-17 | 1992-08-17 | Pwm inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217561A JPH0670552A (en) | 1992-08-17 | 1992-08-17 | Pwm inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0670552A true JPH0670552A (en) | 1994-03-11 |
Family
ID=16706191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4217561A Pending JPH0670552A (en) | 1992-08-17 | 1992-08-17 | Pwm inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670552A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11843334B2 (en) | 2017-07-13 | 2023-12-12 | Denso Corporation | Rotating electrical machine |
-
1992
- 1992-08-17 JP JP4217561A patent/JPH0670552A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11843334B2 (en) | 2017-07-13 | 2023-12-12 | Denso Corporation | Rotating electrical machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727469A (en) | Control for a series resonant power converter | |
| JP3474984B2 (en) | DC component detector | |
| JPH0670552A (en) | Pwm inverter | |
| JP3542768B2 (en) | Overvoltage protection circuit in regulated power supply | |
| US4052659A (en) | Overload protection system for power inverter | |
| JP2003224929A (en) | Power converter | |
| JPH0284053A (en) | Temperature detector for semiconductor device | |
| JP2857442B2 (en) | Power supply low voltage detector | |
| JPH08331862A (en) | Uninterruptible power supply | |
| JP2003284351A (en) | Power converter | |
| JPS61106031A (en) | Method of starting power converter | |
| JP2797210B2 (en) | Overcurrent protection circuit | |
| US3805088A (en) | Power supply circuit | |
| JP2752067B2 (en) | Grid-connected inverter device | |
| JPH061940B2 (en) | Booster power supply | |
| JPS5811993U (en) | GTO inverter arm short circuit detection method | |
| JPS6043069A (en) | Switching regulator | |
| JPH0635674Y2 (en) | Inverter electrolysis column device | |
| JPS5812600A (en) | Automatic voltage regulating circuit | |
| SU1339521A1 (en) | Supply source | |
| JPH0691743B2 (en) | DC / DC converter with short-circuit protection function | |
| JPS62254629A (en) | Receiving power regulator | |
| JPH0348738B2 (en) | ||
| JPS59127580A (en) | Defect detector for inverter | |
| JPS5922442A (en) | Driving controller of semiconductor switching element |