Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0671213B2 - Gain control circuit of receiver - Google Patents
[go: Go Back, main page]

JPH0671213B2 - Gain control circuit of receiver - Google Patents

Gain control circuit of receiver

Info

Publication number
JPH0671213B2
JPH0671213B2 JP1932789A JP1932789A JPH0671213B2 JP H0671213 B2 JPH0671213 B2 JP H0671213B2 JP 1932789 A JP1932789 A JP 1932789A JP 1932789 A JP1932789 A JP 1932789A JP H0671213 B2 JPH0671213 B2 JP H0671213B2
Authority
JP
Japan
Prior art keywords
circuit
tuning
output
signal
tuning circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1932789A
Other languages
Japanese (ja)
Other versions
JPH02199930A (en
Inventor
三利 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP1932789A priority Critical patent/JPH0671213B2/en
Publication of JPH02199930A publication Critical patent/JPH02199930A/en
Publication of JPH0671213B2 publication Critical patent/JPH0671213B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子同調式のラジオ受信機に好適に用いられ
る受信装置の利得制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control circuit of a receiving device preferably used for an electronically tuned radio receiver.

従来の技術 バリキヤツプなどと称される可変容量ダイオードなどの
電子的に可変されるリアクタンス素子を有する同調回路
を用いたスパーヘテロダイン方式のラジオ受信機では、
前記バリキヤツプは入力信号電圧に応じて容量が変化す
るため、その入力信号電圧によつては歪が発生すること
がある。このような歪の発生は、大別して以下の2通り
に分類される。
2. Description of the Related Art In a radio receiver of the superheterodyne system using a tuning circuit having an electronically variable reactance element such as a variable capacitance diode called a variable cap,
Since the capacitance of the barrier cap changes according to the input signal voltage, distortion may occur depending on the input signal voltage. Occurrence of such distortion is roughly classified into the following two types.

(1)受信信号自体に歪がある場合 前記バリキヤツプは、入力信号電圧が大きくなるにつれ
て高調波成分が大きくなるため、スーパーヘテロダイン
方式の受信機では、局部発振回路の精度などによつて、
受信信号が中間波信号の2倍の周波数であるときには、
受信信号と局部発振信号との中間周波信号と、受信信号
の2次高調波と局部発振信号との中間周波信号との間に
微妙な差が生じ、この差によつてビート音が発生する。
(1) When the received signal itself is distorted In the varicap, the harmonic component increases as the input signal voltage increases. Therefore, in the superheterodyne receiver, due to the accuracy of the local oscillation circuit,
When the received signal has twice the frequency of the intermediate wave signal,
A subtle difference occurs between the intermediate frequency signal between the received signal and the local oscillation signal and the intermediate frequency signal between the second harmonic of the received signal and the local oscillation signal, and a beat sound is generated due to this difference.

(2)受信信号以外に歪がある場合 同調周波数の信号の近傍の周波数の信号(妨害信号)が
存在する場合には、この妨害信号自体にも高調波を生じ
てしまう。すなわち、バリキヤツプの入力信号電圧をV
とし、交流信号がないときのバリキヤツプの容量をC0
するとき、交流信号によるバリキヤツプの容量変化分Δ
Cは、 で近似される。ただしa,b,cは係数である。
(2) When there is distortion other than the received signal When there is a signal (interfering signal) having a frequency near the tuning frequency signal, a harmonic is generated in the interfering signal itself. That is, the input signal voltage of the varicap is V
And the capacitance of the barrier cap when there is no AC signal is C 0 , the capacitance change of the barrier cap due to the AC signal is Δ
C is Is approximated by. However, a, b, and c are coefficients.

ここで搬送波レベルをE、変調度をm、搬送波角周波数
をωct、変調角周波数ωmtとし、妨害信号が、 E(1+mCOSωmt)COSωct …(2) で表されるとき、この第2式および前記第1式から、 と表すことができる。この第3式において下線で示され
る部分は、直流成分と前記妨害信号の変調波の低周波成
分であり、これらの成分によつて受信信号が振幅変調さ
れてしまい、混変調特性が悪くなる。
Here, the carrier level is E, the modulation degree is m, the carrier angular frequency is ωct, and the modulation angular frequency is ωmt. When the interference signal is represented by E (1 + mCOSωmt) COSωct (2), From formula 1, It can be expressed as. The underlined portion in the third expression is a direct current component and a low frequency component of the modulated wave of the interference signal, and the received signal is amplitude-modulated by these components, which deteriorates the intermodulation characteristic.

以上のような不具合を解消するために、従来からバリキ
ヤツプの入力電圧が所定値以上とならないように、入力
信号の利得制御が行われている。一般に前記2つの特
性、すなわちビート特性と混変調特性とを比較した場
合、バリキヤツプに許容される入力信号レベルは、要求
される性能や影響度などから、ビート特性改善のための
方がより小さいレベルに抑える必要がある。したがって
典型的な従来技術では、第13図で示される構成を用いて
自動利得制御(以下「AGC」という。)が行われてい
る。
In order to solve the above problems, the gain control of the input signal has been conventionally performed so that the input voltage of the barrier capacitor does not exceed a predetermined value. Generally, when the above two characteristics, that is, the beat characteristic and the intermodulation characteristic are compared, the input signal level allowed for the varicap is smaller than that for improving the beat characteristic due to the required performance and the degree of influence. Need to be kept to. Therefore, in a typical conventional technique, automatic gain control (hereinafter referred to as "AGC") is performed using the configuration shown in FIG.

第13図は、典型的な従来技術のラジオ受信機1の電気的
構成を示すブロツク図である。このラジオ受信機1で
は、アンテナ2からの受信信号は、アツテネータ3およ
び高周波増幅回路4からライン5を介して、同調回路6
に入力される。同調回路6は、同一の周波数特性を有
し、コイルとバリキヤツプなどから成る2段のLCフイル
タから構成されている。同調回路6からの出力は、ライ
ン7から混合回路8に与えられ、局部発振回路9からの
局部発振信号と混合されて、ライン10に中間周波信号と
して導出される。この中間周波信号は、検波回路16に与
えられて音響信号に復調され、電力増幅回路17を介して
スピーカ18から音響化される。
FIG. 13 is a block diagram showing the electrical configuration of a typical prior art radio receiver 1. In this radio receiver 1, the received signal from the antenna 2 is transmitted from the attenuator 3 and the high frequency amplifier circuit 4 through the line 5 to the tuning circuit 6
Entered in. The tuning circuit 6 has the same frequency characteristic and is composed of a two-stage LC filter including a coil and a barrier cap. The output from the tuning circuit 6 is given to the mixing circuit 8 from the line 7, is mixed with the local oscillation signal from the local oscillation circuit 9, and is output to the line 10 as an intermediate frequency signal. This intermediate frequency signal is given to the detection circuit 16 and demodulated into an acoustic signal, and is sonicated from the speaker 18 via the power amplification circuit 17.

また高周波増幅回路4からの出力と、同調回路6からの
出力とは、加算回路11で加算されてAGC回路12に入力さ
れる。このAGC回路12において加算回路11からの出力
は、増幅回路13で増幅され、検波回路14でエンベロープ
検波される。検波回路14は入力信号レベルに対応したデ
ユーテイパルスを発生し、このパルスは平滑回路15で直
流電圧レベルに変換されてライン19から前記アツテネー
タ3に与えられる。
The output from the high frequency amplifier circuit 4 and the output from the tuning circuit 6 are added by the adder circuit 11 and input to the AGC circuit 12. In the AGC circuit 12, the output from the adder circuit 11 is amplified by the amplifier circuit 13 and envelope-detected by the detection circuit 14. The detection circuit 14 generates a duty pulse corresponding to the input signal level, and this pulse is converted into a DC voltage level by the smoothing circuit 15 and given to the attenuator 3 from the line 19.

アツテネータ3は、ライン19からの入力電圧に対応し
て、前記アンテナ2からの受信信号の減衰率を変化して
高周波増幅回路4に導出し、こうしてAGC動作が実現さ
れる。このラジオ受信機1では、高周波増幅回路4から
の出力に基づいて混変調特性を改善するAGC動作を行
い、同調回路6からの出力に基づいてビート特性を改善
するためのAGC動作を行う。
The attenuator 3 changes the attenuation rate of the received signal from the antenna 2 in response to the input voltage from the line 19 and guides it to the high frequency amplifier circuit 4, whereby the AGC operation is realized. In the radio receiver 1, the AGC operation for improving the cross modulation characteristic is performed based on the output from the high frequency amplifier circuit 4, and the AGC operation for improving the beat characteristic is performed based on the output from the tuning circuit 6.

発明が解決しようとする課題 上述のように構成されたラジオ受信機1において、同調
回路6への入力信号レベル、すなわち高周波増幅回路4
からの出力信号レベルは、第14図において参照符1で
示され、同調回路6からの出力信号レベルは参照符2
で示される。
In the radio receiver 1 configured as described above, the level of the input signal to the tuning circuit 6, that is, the high frequency amplifier circuit 4
The output signal level from the tuning circuit 6 is indicated by reference numeral 1 in FIG. 14, and the output signal level from the tuning circuit 6 is indicated by reference numeral 2 in FIG.
Indicated by.

一方、バリキヤツプに印加される妨害信号のレベルは、
1段目の同調回路自体の特性によつて、離調するほど減
衰する。したがつて前記第14図において参照符1で示
される同調回路6の入力信号に基づいて混変調特性改善
のためのAGC動作を行つた場合には、妨害信号が離調し
ても、アツテネータ3からの出力信号が必要以上に小さ
いレベルに抑え込まれてしまい、これによつて受信を希
望するラジオ放送の受信信号も抑圧され、音声出力が小
さくなつてしまうことがある。
On the other hand, the level of the disturbing signal applied to the barrier cap is
Due to the characteristics of the first-stage tuning circuit itself, the more it detunes, the more it attenuates. Therefore, when the AGC operation for improving the intermodulation characteristic is performed based on the input signal of the tuning circuit 6 indicated by reference numeral 1 in FIG. 14, even if the interfering signal is detuned, the attenuator 3 The output signal from the device is suppressed to an unnecessarily low level, which suppresses the received signal of the radio broadcast desired to be received, and the audio output may be reduced.

また前記第14図において参照符3で示されるように、
第1段目の同調回路からの出力に基づいてAGC動作を行
つた場合には、受信信号と妨害信号とが近接している
と、参照符1で示される高周波増幅回路4の出力レベ
ルよりも該参照符3で示される第1段目の同調回路の
出力レベルは高いレベルであるのでさらに必要以上のレ
ベル抑圧動作が行われることになる。したがつて、従来
からこの第13図で示されるように、高周波増幅回路4の
出力に基づいて混変調特性改善のためのAGC動作が行わ
れている。
Also, as indicated by reference numeral 3 in FIG.
When the AGC operation is performed based on the output from the first-stage tuning circuit, if the received signal and the interfering signal are close to each other, the output level of the high-frequency amplifier circuit 4 indicated by reference numeral 1 is higher than that of the high-frequency amplifier circuit 4. Since the output level of the first-stage tuning circuit indicated by the reference numeral 3 is a high level, the level suppression operation more than necessary is performed. Therefore, conventionally, as shown in FIG. 13, the AGC operation for improving the intermodulation characteristic is performed based on the output of the high frequency amplifier circuit 4.

本発明の目的は、必要以上のレベル抑圧動作を防止し、
混変調特性およびビート特性の向上されたAGC動作を行
うことができる受信装置の利得制御回路を提供すること
である。
An object of the present invention is to prevent unnecessary level suppression operation,
A gain control circuit of a receiver capable of performing an AGC operation with improved intermodulation characteristics and beat characteristics.

課題を解決するための手段 本発明は、入力信号レベルに対して非直線性を有する同
調素子を有し、予め定める周波数に同調する同調回路の
出力信号レベルに応じて、受信信号レベルを制御する受
信装置の利得制御回路において、 前記周波数に同調し、それぞれ第14図において参照符
3で示されるような特性を有する第1同調回路および該
第1同調回路の出力信号が入力される第2同調回路と、 前記参照符3で示される特性の第1同調回路の出力信
号と、参照符2および第2図において参照符4で示
される特性の第2同調回路の出力信号とがそれぞれ入力
され、第1同調回路からの出力信号レベルが第2図にお
いて参照符6で示されるように前記第2同調回路から
の出力信号レベルよりも小さくなるようにレベル調整を
行う第1および第2レベル調整手段と、 前記第1および第2レベル調整手段からの出力信号を相
互に加算して参照符5で示されるような特性を得る加
算手段と、 前記加算手段の出力が大きくなるに従つて、前記受信信
号レベルを低下する利得制御手段とを含むことを特徴と
する受信装置の利得制御回路である。
Means for Solving the Problems The present invention has a tuning element having nonlinearity with respect to an input signal level, and controls a reception signal level according to an output signal level of a tuning circuit that tunes to a predetermined frequency. In a gain control circuit of a receiver, a first tuning circuit that is tuned to the frequency and has a characteristic as indicated by reference numeral 3 in FIG. 14 and a second tuning to which an output signal of the first tuning circuit is input. A circuit, an output signal of the first tuning circuit having the characteristic indicated by the reference numeral 3 and an output signal of the second tuning circuit having the characteristic indicated by the reference numeral 2 in FIG. 2 and FIG. The first and second levels are adjusted so that the output signal level from the first tuning circuit becomes smaller than the output signal level from the second tuning circuit as indicated by reference numeral 6 in FIG. Adjusting means, adding means for adding the output signals from the first and second level adjusting means to each other to obtain a characteristic as indicated by reference numeral 5, and as the output of the adding means increases. A gain control circuit for lowering the received signal level.

作 用 本発明に従えば、受信信号は、利得制御回路から第1お
よび第2同調回路を介して、後段の、たとえば中間周波
に変換する回路などに導出される。第1および第2同調
回路は直列に接続されており、それぞれ第14図におい
て、参照符3で示される特性で予め定める周波数に同
調する。したがつて、第2同調回路から後段の回路へ
は、第14図において参照符2および第2図において参
照符4で示されるような特性で同調された受信信号が
出力される。
Operation According to the present invention, the received signal is derived from the gain control circuit through the first and second tuning circuits to a subsequent stage, for example, a circuit for converting to an intermediate frequency. The first and second tuning circuits are connected in series and each tunes to a frequency predetermined by the characteristic indicated by reference numeral 3 in FIG. Therefore, the second tuning circuit outputs a reception signal tuned with the characteristics shown by reference numeral 2 in FIG. 14 and reference numeral 4 in FIG. 2 to the circuit in the subsequent stage.

しかしながら、この第1および第2同調回路には、バリ
キヤツプなどの、入力信号レベルに対して非直線性を有
する同調素子が含まれており、したがつて入力信号レベ
ルを所望とする値とするための利得制御動作が必要とな
る。このため本発明では、参照符3で示すような特性
の第1同調回路の出力信号を混変調特性改善のために取
出し、第1レベル調整手段に入力し、また参照符2お
よび4で示すような特性を第2同調回路の出力信号を
ビート特性改善のために取出し、第2レベル調整手段に
入力する。
However, the first and second tuning circuits include tuning elements having non-linearity with respect to the input signal level, such as varicaps, and therefore the input signal level is set to a desired value. Gain control operation is required. For this reason, in the present invention, the output signal of the first tuning circuit having the characteristic shown by reference numeral 3 is taken out for improving the intermodulation characteristic, inputted to the first level adjusting means, and as shown by reference numerals 2 and 4. This characteristic is taken out from the output signal of the second tuning circuit for improving the beat characteristic and is input to the second level adjusting means.

これら第1および第2レベル調整手段は、前記参照符
3で示すような特性の第1同調回路からの出力信号レベ
ルが、参照符2および参照符4で示すような第2同
調回路からの出力レベルよりも小さい参照符6で示す
ような特性となるように、相互にレベル調整を行う。こ
れら第1および第2レベル調整手段からの出力は加算手
段に加えられ、こうして加算手段からは参照符5で示
すような特性の出力を得ることができる。この加算手段
からの出力は、利得制御手段に与えられて、該加算手段
の出力が大きくなるに従つて前記受信信号レベルが低下
され、こうして利得制御が行われる。
In these first and second level adjusting means, the output signal level from the first tuning circuit having the characteristics shown by the reference numeral 3 is output from the second tuning circuit as shown by the reference numerals 2 and 4. The levels are mutually adjusted so that the characteristic indicated by reference numeral 6 which is smaller than the level is obtained. The outputs from the first and second level adjusting means are added to the adding means, and thus the adding means can obtain an output having a characteristic indicated by reference numeral 5. The output from the adding means is given to the gain control means, and the received signal level is lowered as the output of the adding means increases, and thus the gain control is performed.

したがつて、受信信号が必要以上に抑圧されることな
く、混変調特性と、ビート特性とが調和した最適な利得
となるように受信信号レベルを制御することができる。
Therefore, the received signal level can be controlled such that the intermodulation characteristic and the beat characteristic have an optimal gain in harmony with each other without suppressing the received signal more than necessary.

実施例 第1図は、本発明の一実施例のラジオ受信機21の電気的
構成を示すブロツク図である。アンテナ22で受信された
受信信号は、アツテネータ23からライン20に導出され、
高周波増幅回路24を介して、第1同調回路25に与えられ
る。第1同調回路25からの出力は、ライン26を介して第
2同調回路27に与えられ、この第2同調回路27からの出
力は、ライン28を介して混合回路29に与えられる。混合
回路29に関連して局部発振回路30が設けられており、混
合回路29からは、前記ライン28を介する受信信号と局部
発振回路30からの局部発振信号とが混合されて、中間周
波信号が導出される。この中間周波数信号は、検波回路
31で音響信号に復調され、電力増幅回路32を介してスピ
ーカ33から音響化される。
Embodiment FIG. 1 is a block diagram showing the electrical construction of a radio receiver 21 according to an embodiment of the present invention. The received signal received by the antenna 22 is led from the attenuator 23 to the line 20,
It is given to the first tuning circuit 25 via the high frequency amplifier circuit 24. The output from the first tuning circuit 25 is applied to the second tuning circuit 27 via the line 26, and the output from the second tuning circuit 27 is applied to the mixing circuit 29 via the line 28. A local oscillation circuit 30 is provided in association with the mixing circuit 29, and from the mixing circuit 29, the received signal via the line 28 and the local oscillation signal from the local oscillation circuit 30 are mixed to generate an intermediate frequency signal. Derived. This intermediate frequency signal is detected by the detection circuit.
It is demodulated into an acoustic signal at 31 and is sonicated from the speaker 33 via the power amplification circuit 32.

また前記第1同調回路25からの出力は、ライン35から増
幅回路36を介して、加算回路37の一方の入力に与えられ
る。前記第2同調回路27からの出力は、ライン38から増
幅回路39を介して、前記加算回路37の他方の入力に与え
られる。加算回路37は、増幅回路36,39からの出力に対
応した出力をAGC回路41の増幅回路42に与える。
The output from the first tuning circuit 25 is given to one input of an adding circuit 37 via a line 35 and an amplifying circuit 36. The output from the second tuning circuit 27 is given to the other input of the adding circuit 37 from the line 38 through the amplifying circuit 39. The adder circuit 37 gives an output corresponding to the output from the amplifier circuits 36 and 39 to the amplifier circuit 42 of the AGC circuit 41.

増幅回路42からの出力は、検波回路43でエンベロープ検
波され、この検波回路43からは加算回路37からの出力に
対応したデユーテイパルスが平滑回路44に導出される。
平滑回路44は、入力されたパルス信号のデユーテイに対
応した直流電圧レベルの信号をアツテネータ23に導出す
る。このように構成されるAGC回路41は、加算回路37か
らの出力が大きくなるに従つてアツテネータ23の減衰率
を大きくして、高周波増幅回路24に入力される受信信号
レベルを低下させる。
The output from the amplifier circuit 42 is envelope-detected by the detection circuit 43, and a duty pulse corresponding to the output from the addition circuit 37 is derived from the detection circuit 43 to the smoothing circuit 44.
The smoothing circuit 44 derives a DC voltage level signal corresponding to the duty of the input pulse signal to the attenuator 23. The AGC circuit 41 configured in this manner increases the attenuation rate of the attenuator 23 as the output from the adder circuit 37 increases, and lowers the reception signal level input to the high frequency amplifier circuit 24.

前記第1および第2同調回路25,27は、ともに前記第14
図において参照符3で示される周波数特性となり、こ
れら第1および第2同調回路25,27を合わせた周波数特
性は、第14図において参照符2および第2図において
参照符4で示されるようになる。また、増幅回路36の
利得は、増幅回路39の利得に比べて、相対的に低く設定
されており、したがつて前記参照符3で示されるよう
な特性の第1同調回路25の出力信号は、第2図において
参照符6で示されるように、前記参照符2および
4で示される第2同調回路27の出力信号に比べて小さく
抑圧される。
The first and second tuning circuits 25 and 27 are both
The frequency characteristic shown by reference numeral 3 in the figure is obtained, and the frequency characteristic obtained by combining the first and second tuning circuits 25 and 27 is as shown by reference numeral 2 in FIG. 14 and reference numeral 4 in FIG. Become. Further, the gain of the amplifier circuit 36 is set relatively lower than the gain of the amplifier circuit 39. Therefore, the output signal of the first tuning circuit 25 having the characteristic shown by the reference numeral 3 is As shown by reference numeral 6 in FIG. 2, the output signal of the second tuning circuit 27 shown by the reference numerals 2 and 4 is suppressed to be small.

第3図は、上述のような構成のラジオ受信機21におい
て、高周波増幅回路24と第1および第2同調回路25,27
とを一般的な構成で実現した場合の電気回路図である。
ライン20から入力されるアツテネータ23からの受信信号
は、高周波増幅回路24を構成するトランジスタ51をベー
スに与えられる。このトランジスタ51のコレクタは同調
コイル52の1次巻線53を介してハイレベルの電源Vccに
接続されており、またエミツタは接地されている。同調
コイル52の2次巻線54の一方の端子は、バリキヤツプ55
を介して接地され、こうして同調コイル52とバリキヤツ
プ55とを含んで前記第1同調回路25が構成される。
FIG. 3 shows a high-frequency amplifier circuit 24 and first and second tuning circuits 25 and 27 in the radio receiver 21 having the above-mentioned configuration.
FIG. 6 is an electric circuit diagram when and are realized by a general configuration.
The received signal from the attenuator 23 input from the line 20 is given to the base of the transistor 51 forming the high frequency amplifier circuit 24. The collector of the transistor 51 is connected to the high level power source Vcc through the primary winding 53 of the tuning coil 52, and the emitter is grounded. One terminal of the secondary winding 54 of the tuning coil 52 has a varicap 55.
The first tuning circuit 25 includes the tuning coil 52 and the varicap 55.

同調コイル52の2次巻線54の他方の端子は、前記ライン
26を介して第2同調回路27の同調コイル62の1次巻線63
の一方の端子に接続されるとともに、第1同調回路25と
第2同調回路27とを結合するためのコイル57を介して接
地される。またこの2次巻線54のタツプ58からは前記ラ
イン35が引出され、増幅回路36に接続される。
The other terminal of the secondary winding 54 of the tuning coil 52 is connected to the line
The primary winding 63 of the tuning coil 62 of the second tuning circuit 27 via 26
It is connected to one of the terminals and is grounded via a coil 57 for coupling the first tuning circuit 25 and the second tuning circuit 27. The line 35 is drawn out from the tap 58 of the secondary winding 54 and connected to the amplifier circuit 36.

前記同調コイル62の1次巻線63の他方の端子は、バリキ
ヤツプ65を介して接地され、こうしてバリキヤツプ65と
同調コイル62とによつて第2同調回路27が構成される。
1次巻線63のタツプ68からは前記ライン38が引出され、
増幅回路39に接続される。この第2同調回路27からの出
力は、同調コイル62の2次巻線64から前記ライン28に導
出される。
The other terminal of the primary winding 63 of the tuning coil 62 is grounded via a varicap 65, and thus the varicap 65 and the tuning coil 62 form a second tuning circuit 27.
The line 38 is drawn out from the tap 68 of the primary winding 63,
It is connected to the amplifier circuit 39. The output from the second tuning circuit 27 is led to the line 28 from the secondary winding 64 of the tuning coil 62.

この第3図で示される高周波増幅回路24と第1および第
2同調回路25,27とにおいて、同調回路25の伝送特性は
第4図で示され、また位相特性は第5図で示される。同
様に同調回路27の伝送特性は第6図で示され、位相特性
は第7図で示される。これら第4図〜第7図で示される
グラフは、いずれも計算によるものである。これら第4
図〜第7図で示される計算結果から、第1および第2同
調回路25,27を足し合わせた伝送特性は第8図で示され
るようになる。
In the high frequency amplifier circuit 24 and the first and second tuning circuits 25 and 27 shown in FIG. 3, the transmission characteristic of the tuning circuit 25 is shown in FIG. 4 and the phase characteristic is shown in FIG. Similarly, the transmission characteristic of the tuning circuit 27 is shown in FIG. 6, and the phase characteristic is shown in FIG. The graphs shown in FIGS. 4 to 7 are all calculated. These 4th
From the calculation results shown in FIGS. 7 to 7, the transmission characteristics obtained by adding the first and second tuning circuits 25 and 27 are as shown in FIG.

この第8図から、伝送特性は、同調周波数である1MHzを
越えると急激に低下する。これは、第1同調回路25の出
力インピーダンスはコイル57によつてインダクタンス性
となるのに対して、前記同調周波数よりも低い周波数で
は、第2同調回路27もインダクタンス性となり、同位相
となる。これに対して、前記同調周波数より高い周波数
では、第2同調回路27は、容量性となつて位相が反転し
てしまい、ライン35に導出される出力とライン38に導出
される出力とのレベル関係によつて打消しが生じてしま
うためである。このような不具合は、コイル57に代えて
コンデンサが用いられた場合には、前記同調周波数より
低い周波数で発生し、前述のように伝送特性が急激に低
下する。
From FIG. 8, the transmission characteristic sharply drops when the tuning frequency exceeds 1 MHz. This means that the output impedance of the first tuning circuit 25 becomes inductive due to the coil 57, whereas the second tuning circuit 27 also becomes inductive at a frequency lower than the tuning frequency and becomes in phase. On the other hand, at a frequency higher than the tuning frequency, the second tuning circuit 27 becomes capacitive and the phase thereof is inverted, and the level of the output derived on the line 35 and the output derived on the line 38 are increased. This is because the relationship causes cancellation. Such a problem occurs at a frequency lower than the tuning frequency when a capacitor is used in place of the coil 57, and the transmission characteristic sharply deteriorates as described above.

しかしながら第1または第2同調回路25,27のうちのい
ずれか一方からの出力を、電圧ではなく電流で取出すこ
とによつて、この電流の位相は電圧の位相に比べて90度
ずれているため、第1同調回路25からの出力と、第2同
調回路27からの出力との位相のずれは90度以内となり、
前記第2図において参照符5で示される後述する所望
とする周波数特性に近付けることができる。
However, since the output from either the first or second tuning circuit 25 or 27 is taken as a current instead of a voltage, the phase of this current is shifted by 90 degrees from the phase of the voltage. , The phase difference between the output from the first tuning circuit 25 and the output from the second tuning circuit 27 is within 90 degrees,
It is possible to approach a desired frequency characteristic shown by reference numeral 5 in FIG. 2 which will be described later.

第9図は、本発明の一実施例の高周波増幅回路24と第1
および第2同調回路25,27との電気回路図である。この
第9図において前述の第3図に対応する部分には同一の
参照符を付す。この第9図で示される構成では、バリキ
ヤツプ55の一方の端子は同調コイル52の2次巻線54の一
方の端子に接続され、また他方の端子から導出される該
第1同調回路25の共振電流は、トランジスタ71から電流
/電圧変換のための抵抗72を介して、ライン35aに導出
される。
FIG. 9 shows a high frequency amplifier circuit 24 and a first embodiment of the present invention.
3 is an electric circuit diagram of a second tuning circuit 25 and 27. FIG. In FIG. 9, parts corresponding to those in FIG. 3 are designated by the same reference numerals. In the configuration shown in FIG. 9, one terminal of the varicap 55 is connected to one terminal of the secondary winding 54 of the tuning coil 52, and the resonance of the first tuning circuit 25 derived from the other terminal. Current is drawn from transistor 71 through line 72a through resistor 72 for current / voltage conversion.

第10図は、第1同調回路25からトランジスタ71に導出さ
れる共振電流の位相特性を示すグラフである。したがつ
て、第1同調回路25からライン35aに導出される出力電
圧と、第2同調回路27からライン38に導出される出力電
圧との和の伝送特性は第11図で示されるようになり、前
述の第2図において参照符5で示されるような、AGC
回路41への出力電圧が同調周波数付近では急峻な立上り
を示し、離調するにつれて緩やかに低下するような所望
とする特性を得ることができる。
FIG. 10 is a graph showing the phase characteristic of the resonance current derived from the first tuning circuit 25 to the transistor 71. Therefore, the transmission characteristic of the sum of the output voltage derived from the first tuning circuit 25 to the line 35a and the output voltage derived from the second tuning circuit 27 to the line 38 is as shown in FIG. , AGC, as indicated by reference numeral 5 in FIG. 2 above.
It is possible to obtain a desired characteristic in which the output voltage to the circuit 41 exhibits a sharp rise in the vicinity of the tuning frequency and gradually decreases with detuning.

第12図は本発明の一実施例のラジオ受信機21の具体的構
成を示す電気回路図であり、前述の第1図および第9図
に対応する部分には同一の参照符を示す。アンテナ22か
らの受信信号は、ライン20を介して高周波増幅回路24に
入力され、抵抗81からトランジスタ51のベースに与えら
れる。第1および第2同調回路25,27において、バリキ
ヤツプ55,65には抵抗82,83をそれぞれ介して、ライン84
から入力されるチユーニングバイアス電圧が印加され
る。バリキヤツプ55と抵抗82との接続点は、コンデンサ
85を介して同調コイル52の2次巻線54の一方の端子に接
続され、バリキヤツプ65と抵抗83との接続点はコンデン
サ86を介して同調コイル62の1次巻線63の他方の端子に
接続される。
FIG. 12 is an electric circuit diagram showing a specific configuration of the radio receiver 21 according to the embodiment of the present invention, and the same reference numerals are given to the portions corresponding to the above-mentioned FIG. 1 and FIG. The received signal from the antenna 22 is input to the high frequency amplifier circuit 24 via the line 20 and given to the base of the transistor 51 from the resistor 81. In the first and second tuning circuits 25 and 27, the varicaps 55 and 65 are connected to the line 84 via resistors 82 and 83, respectively.
A tuning bias voltage input from is applied. The connection point between the variable cap 55 and the resistor 82 is a capacitor.
It is connected to one terminal of the secondary winding 54 of the tuning coil 52 via 85, and the connection point of the varicap 65 and the resistor 83 is connected to the other terminal of the primary winding 63 of the tuning coil 62 via the capacitor 86. Connected.

第1同調回路25からの出力は、同調コイル52の2次巻線
54の一方の端子に接続されたコイル87を介して前記ライ
ン35に導出され、こうして2次巻線54に流れる共振電流
を分流して増幅回路36に導出することができる。このコ
イル87のインダクタンスは増幅回路36への分流量から決
定され、また該コイル87のインダクタンスと同調コイル
52の2次巻線54との並列合成インダクタンスが、同調コ
イル62の1次巻線63のインダクタンスと等しくなるよう
に選ばれる。またコイル57は同調コイル62の1次巻線63
のインダクタンスの1/10の程度に選ばれる。
The output from the first tuning circuit 25 is the secondary winding of the tuning coil 52.
The resonance current, which is led to the line 35 via the coil 87 connected to one terminal of 54, and flows in the secondary winding 54 in this way, can be shunted and led to the amplifier circuit 36. The inductance of the coil 87 is determined from the divided flow rate to the amplifier circuit 36, and the inductance of the coil 87 and the tuning coil are determined.
The parallel combined inductance of 52 with the secondary winding 54 is chosen to be equal to the inductance of the primary winding 63 of the tuning coil 62. The coil 57 is the primary winding 63 of the tuning coil 62.
It is selected to be about 1/10 of the inductance of.

増幅回路36は、トランジスタ88と、コンデンサ89と、抵
抗90とから構成されており、前記ライン35に導出された
第1同調回路25の出力は、コンデンサ89を介して、抵抗
90によつて接地されているトランジスタ88のエミツタに
与えられる。このトランジスタ88のベースには、ライン
91を介してバイアス電圧が印加される。
The amplifier circuit 36 is composed of a transistor 88, a capacitor 89, and a resistor 90. The output of the first tuning circuit 25 led to the line 35 is a resistor via the capacitor 89.
It is applied to the emitter of transistor 88 which is grounded by 90. The base of this transistor 88 has a line
A bias voltage is applied via 91.

増幅回路39は、トランジスタ92と、コンデンサ93と、抵
抗94とを含んで構成される。ライン38を介して入力され
る前記第2同調回路27からの出力は、コンデンサ93から
トランジスタ92のベースに与えられる。このトランジス
タ92のエースにはまた、抵抗95を介して前記ライン91か
らのバイアス電圧が印加される。トランジスタ92のエミ
ツタは抵抗94を介して接地される。
The amplifier circuit 39 includes a transistor 92, a capacitor 93, and a resistor 94. The output from the second tuning circuit 27 input via the line 38 is given to the base of the transistor 92 from the capacitor 93. The bias voltage from the line 91 is also applied to the ace of the transistor 92 via the resistor 95. The emitter of the transistor 92 is grounded via the resistor 94.

トランジスタ88のコレクタから導出される増幅回路36の
出力と、トランジスタ92のコレクタから導出される増幅
回路39の出力とは、接続点96で加算され、前記増幅回路
42に入力される。なお、増幅回路36,39の利得、すなわ
ち前記第2図において参照符6で示す特性と参照符
4で示す特性とのピーク値レベルは、コイル87および抵
抗94の設定値ならびにトランス62の巻線63におけるタツ
プ比などで設定可能である。
The output of the amplifier circuit 36 derived from the collector of the transistor 88 and the output of the amplifier circuit 39 derived from the collector of the transistor 92 are added at the connection point 96, and the amplifier circuit
Entered in 42. It should be noted that the gains of the amplifier circuits 36 and 39, that is, the peak value levels of the characteristic indicated by reference numeral 6 and the characteristic indicated by reference numeral 4 in FIG. It can be set by the tap ratio in 63.

この接続点96はまた、抵抗97を介してハイレベルの電源
Vccに接続される。増幅回路42の出力は、検波回路43を
介して、ローパスフイルタ98と増幅回路99とから成る平
滑回路44に与えられる。
This connection point 96 is also connected to the high level power supply via the resistor 97.
Connected to Vcc. The output of the amplifier circuit 42 is given to the smoothing circuit 44 including the low-pass filter 98 and the amplifier circuit 99 via the detection circuit 43.

平滑回路44からの出力は、抵抗100を介してアツテネー
タ23に入力される。アツテネータ23は、コンデンサ101,
102と、ダイオード103,104とを含んで構成されており、
平滑回路44からの直流電圧は、コンデンサ101からダイ
オード103を介して、コンデンサ102の一方の端子とダイ
オード104のアノードとの接続点105に与えられる。ダイ
オード104のカソードは接地されており、コンデンサ102
の他方の端子は前記ライン20に接続される。こうして平
滑回路44から導出される直流電圧レベルが高くなると、
ダイオード104が導通し、ライン20を介して入力される
受信信号がバイパスされて、減衰率が大きくなる。
The output from the smoothing circuit 44 is input to the attenuator 23 via the resistor 100. The attenuator 23 is a capacitor 101,
102 and diodes 103 and 104 are included,
The DC voltage from the smoothing circuit 44 is applied from the capacitor 101 through the diode 103 to the connection point 105 between one terminal of the capacitor 102 and the anode of the diode 104. The cathode of the diode 104 is grounded and the capacitor 102
The other terminal of is connected to the line 20. Thus, when the DC voltage level derived from the smoothing circuit 44 becomes high,
The diode 104 becomes conductive, the received signal input via the line 20 is bypassed, and the attenuation rate increases.

上述のように構成されたラジオ受信機21において、第1
同調回路25からライン35に導出される出力電流に基づい
てAGC回路41がアツテネータ23による受信信号の減衰率
を制御することによつて混変調特性を改善することがで
き、第2同調回路27からライン38に導出される出力電圧
に基づいてアツテネータ23による減衰率を制御すること
によつてビート特性を改善することができる。また前記
第1同調回路25からの出力電流の位相と、第2同調回路
27からの出力電圧の位相とは±90度の範囲内であり、し
たがつてAGC回路41の入力電圧は前記第8図で示される
ような局所的な落込みがなく、第11図で示されるような
同調周波数付近では急峻な立上りを有し、離調するに従
つて緩やかに低下する前記第2図の参照符5で示す所
望とする特性を得ることができる。また要求される性能
などに対応して、増幅回路36,39の利得を個別に最適な
値に設定することができ、アツテネータ23による受信信
号レベルの必要以上の抑圧を防止することができる。
In the radio receiver 21 configured as described above, the first
By the AGC circuit 41 controlling the attenuation factor of the received signal by the attenuator 23 based on the output current drawn from the tuning circuit 25 to the line 35, the cross modulation characteristic can be improved, and the second tuning circuit 27 The beat characteristic can be improved by controlling the attenuation rate by the attenuator 23 based on the output voltage derived on the line 38. The phase of the output current from the first tuning circuit 25 and the second tuning circuit
The phase of the output voltage from 27 is within a range of ± 90 degrees, and therefore the input voltage of AGC circuit 41 does not have the local dip shown in FIG. 8 and is shown in FIG. It is possible to obtain a desired characteristic shown by the reference numeral 5 in FIG. 2 which has a steep rise near the tuning frequency and gradually decreases with detuning. Further, the gains of the amplifier circuits 36 and 39 can be individually set to optimum values in accordance with the required performance, and the attenuator 23 can prevent the received signal level from being suppressed more than necessary.

発明の効果 以上のように本発明によれば、第1同調回路の出力に基
づく信号レベルと、第2同調回路の出力に基づく信号レ
ベルとの和が大きくなるに従つて受信信号レベルを低下
するようにし、第1同調回路の出力に基づく信号は、第
2同調回路の出力に基づく信号よりも相対的に小さくな
るようにして混変調特性を改善するための信号として用
い、また第2同調回路の出力に基づく信号は、ビート特
性を改善するための信号として用いるので、受信信号が
必要以上に抑圧されることなく、混変調特性とビート特
性とが調和した最適な利得となるように受信信号レベル
を制御することができる。
As described above, according to the present invention, the reception signal level decreases as the sum of the signal level based on the output of the first tuning circuit and the signal level based on the output of the second tuning circuit increases. The signal based on the output of the first tuning circuit is used as a signal for improving the intermodulation characteristic by making it relatively smaller than the signal based on the output of the second tuning circuit. The signal based on the output of is used as a signal for improving the beat characteristic, so that the received signal is not suppressed more than necessary, and the received signal has an optimal gain in which the intermodulation characteristic and the beat characteristic are harmonized. You can control the level.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例のラジオ受信機21の電気的構
成を示すブロツク図、第2図はラジオ受信機21のAGC動
作を説明するためのグラフ、第3図は高周波増幅回路24
と第1および第2同調回路25,27とを一般的な構成で実
現した場合の電気回路図、第4図は第3図で示される第
1同調回路25の伝送特性を示すグラフ、第5図は前記第
1同調回路25の位相特性を示すグラフ、第6図は第2同
調回路27の伝送特性を示すグラフ、第7図は前記第2同
調回路27の位相特性を示すグラフ、第8図は第1および
第2同調回路25,27の伝送特性を合わせて示すグラフ、
第9図は本発明の一実施例の高周波増幅回路24と第1お
よび第2同調回路25,27との実際の構成を示す電気回路
図、第10図は第9図で示される第1同調回路25の位相特
性を示すグラフ、第11図は第9図で示される第1および
第2同調回路25,27の伝送特性を合わせて示すグラフ、
第12図は本発明の一実施例のラジオ受信機21の具体的構
成を示す電気回路図、第13図は従来技術のラジオ受信機
1の電気的構成を示すブロツク図、第14図はラジオ受信
機1,21のAGC動作を説明するためのグラフである。 21……ラジオ受信機、23……アツテネータ、24……高周
波増幅回路、25……第1同調回路、27……第2同調回
路、29……混合回路、30……局部発振回路、31,43……
検波回路、36,39,42,99……増幅回路、37……加算回
路、41……AGC回路、44……平滑回路、52,62……同調コ
イル、55,65……バリキヤツプ
FIG. 1 is a block diagram showing the electrical configuration of a radio receiver 21 according to an embodiment of the present invention, FIG. 2 is a graph for explaining the AGC operation of the radio receiver 21, and FIG. 3 is a high frequency amplifier circuit 24.
FIG. 4 is a graph showing the transmission characteristic of the first tuning circuit 25 shown in FIG. 3, and FIG. 4 is an electric circuit diagram in the case where the first and second tuning circuits 25 and 27 are realized by a general configuration. FIG. 6 is a graph showing the phase characteristic of the first tuning circuit 25, FIG. 6 is a graph showing the transmission characteristic of the second tuning circuit 27, FIG. 7 is a graph showing the phase characteristic of the second tuning circuit 27, and FIG. The graph shows the transmission characteristics of the first and second tuning circuits 25 and 27 together.
FIG. 9 is an electric circuit diagram showing the actual configuration of the high-frequency amplifier circuit 24 and the first and second tuning circuits 25 and 27 of one embodiment of the present invention, and FIG. 10 is the first tuning shown in FIG. FIG. 11 is a graph showing the phase characteristics of the circuit 25, and FIG. 11 is a graph showing the transmission characteristics of the first and second tuning circuits 25 and 27 shown in FIG.
FIG. 12 is an electric circuit diagram showing a concrete structure of a radio receiver 21 of an embodiment of the present invention, FIG. 13 is a block diagram showing an electric structure of a radio receiver 1 of the prior art, and FIG. 14 is a radio. 6 is a graph for explaining the AGC operation of receivers 1 and 21. 21 ... Radio receiver, 23 ... Attenuator, 24 ... High-frequency amplifier circuit, 25 ... First tuning circuit, 27 ... Second tuning circuit, 29 ... Mixing circuit, 30 ... Local oscillation circuit, 31, 43 ……
Detection circuit, 36,39,42,99 …… Amplification circuit, 37 …… Adding circuit, 41 …… AGC circuit, 44 …… Smoothing circuit, 52,62 …… Tuning coil, 55,65 …… Barrier cap

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力信号レベルに対して非直線性を有する
同調素子を有し、予め定める周波数に同調する同調回路
の出力信号レベルに応じて、受信信号レベルを制御する
受信装置の利得制御回路において、 前記周波数に同調する第1同調回路および該第1同調回
路の出力信号が入力される第2同調回路と、 前記第1および第2同調回路の出力信号がそれぞれ入力
され、第1同調回路からの出力信号レベルが第2同調回
路からの出力信号レベルよりも小さくなるようにレベル
調整を行う第1および第2レベル調整手段と、 前記第1および第2レベル調整手段からの出力信号を相
互に加算する加算手段と、 前記加算手段の出力が大きくなるに従つて、前記受信信
号レベルを低下する利得制御手段とを含むことを特徴と
する受信装置の利得制御回路。
1. A gain control circuit of a receiving device, which has a tuning element having nonlinearity with respect to an input signal level, and controls the received signal level in accordance with the output signal level of the tuning circuit which tunes to a predetermined frequency. In the first tuning circuit, the first tuning circuit that tunes to the frequency and the second tuning circuit to which the output signal of the first tuning circuit is input, and the output signals of the first and second tuning circuits are input, respectively. Between the first and second level adjusting means for adjusting the level so that the output signal level from the first tuning circuit becomes smaller than the output signal level from the second tuning circuit, and the output signals from the first and second level adjusting means are mutually And a gain control circuit for reducing the received signal level as the output of the addition circuit increases. .
JP1932789A 1989-01-27 1989-01-27 Gain control circuit of receiver Expired - Lifetime JPH0671213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1932789A JPH0671213B2 (en) 1989-01-27 1989-01-27 Gain control circuit of receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1932789A JPH0671213B2 (en) 1989-01-27 1989-01-27 Gain control circuit of receiver

Publications (2)

Publication Number Publication Date
JPH02199930A JPH02199930A (en) 1990-08-08
JPH0671213B2 true JPH0671213B2 (en) 1994-09-07

Family

ID=11996312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1932789A Expired - Lifetime JPH0671213B2 (en) 1989-01-27 1989-01-27 Gain control circuit of receiver

Country Status (1)

Country Link
JP (1) JPH0671213B2 (en)

Also Published As

Publication number Publication date
JPH02199930A (en) 1990-08-08

Similar Documents

Publication Publication Date Title
JP2577490B2 (en) AGC circuit of FM front end
US4393513A (en) Input signal level control device for receiver
KR940006169B1 (en) Radio receiver
US4817198A (en) Radio receiver
US20040012441A1 (en) RF power amplifier digital gain flattening over multiband frequencies
US3939428A (en) Receiver with automatic pass band control
US4792992A (en) Radio receiver
JPS6157733B2 (en)
KR100420092B1 (en) A radio receiver
US6864924B2 (en) Television tuner input circuit having satisfactory selection properties at high band reception
US4556990A (en) Tuner
JPH0671213B2 (en) Gain control circuit of receiver
JPH05300043A (en) Attenuator circuit
US2975274A (en) Frequency modulation radio receiver
JP3091980B2 (en) FM radio receiver
JP2774776B2 (en) Receiving machine
JPH0227639Y2 (en)
EP0224959A1 (en) Receiver provided with an automatic frequency control loop
KR0154598B1 (en) Steel input reinforcement circuit of tuner
US2138655A (en) Receiving system
JP2519320Y2 (en) Tuner AGC circuit
JPS6230350Y2 (en)
KR100633481B1 (en) IMD characteristic improvement circuit
JP2814248B2 (en) High frequency amplifier
US2169837A (en) Low frequency amplifier

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20080907

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20090907

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20090907