JPH067233B2 - Liquid crystal display drive circuit power supply circuit - Google Patents
Liquid crystal display drive circuit power supply circuitInfo
- Publication number
- JPH067233B2 JPH067233B2 JP62335495A JP33549587A JPH067233B2 JP H067233 B2 JPH067233 B2 JP H067233B2 JP 62335495 A JP62335495 A JP 62335495A JP 33549587 A JP33549587 A JP 33549587A JP H067233 B2 JPH067233 B2 JP H067233B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- liquid crystal
- power supply
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 この発明は電圧平均化駆動法により液晶表示装置を駆動
する駆動回路の電源回路に関する。The present invention relates to a power supply circuit of a drive circuit for driving a liquid crystal display device by a voltage averaging drive method.
(ロ)従来の技術 パーソナルコンピュータやワードプロセッサなどに使用
される液晶表示装置では、選択画素が非選択画素より明
るいネガ表示や、その逆に選択画素が非選択画素より暗
いポジ表示を切り換えておこなえるようになっている場
合がある。(B) Conventional technology In liquid crystal display devices used for personal computers and word processors, it is possible to switch between negative display in which selected pixels are brighter than non-selected pixels and positive display in which selected pixels are darker than unselected pixels. It may be.
この場合、液晶表示装置の駆動回路からは、たとえば所
定の抵抗値を有する複数の抵抗を直列に接続し、その抵
抗の直列回路に電源回路から電源電圧を印加して電圧値
の異なる複数のバイアス電圧を作り出し、それらのバイ
アス電圧を合成してそれぞれの表示における選択画素お
よび非選択画素に対して所定の電圧を印加している。つ
まり、ネガ表示における選択画素には電圧VONが、非選
択画素には電圧VOFFがそれぞれ印加され、またポジ表
示における選択画素には電圧VOFFが、非選択画素には
電圧VONがそれぞれ印加される。In this case, from the drive circuit of the liquid crystal display device, for example, a plurality of resistors having a predetermined resistance value are connected in series, and a power supply voltage is applied to the series circuit of the resistors from the power supply circuit to obtain a plurality of biases having different voltage values. A voltage is generated, the bias voltages are combined, and a predetermined voltage is applied to the selected pixel and the non-selected pixel in each display. That is, the voltage V ON to the selected pixel in the negative display, the unselected pixel voltage V OFF is applied respectively, and the voltage V OFF to the selected pixel in the positive display, the voltage V ON to the unselected pixels, respectively Is applied.
電圧VONおよび電圧VOFFの実効値は、画素に印加され
る最大電圧をVOバイアス比をa,走査本数をnとした
場合、それぞれ下記の式にて設定される。The effective values of the voltage V ON and the voltage V OFF are set by the following equations, where the maximum voltage applied to the pixel is V O bias ratio is a and the number of scanning lines is n.
なお、電圧VONと電圧VOFFとの比が最大の場合 となる。 When the ratio of voltage V ON to voltage V OFF is maximum Becomes
(ハ)発明が解決しようとする問題点 しかしながら一般に、液晶表示装置の画素の透過率は画
素に印加される電圧に依存するものであり、上記のよう
にネガ表示における選択画素の印加電圧とポジ表示にお
ける非選択画素の印加電圧とが等しいと、それぞれの表
示状態における透過率の比率が等しくなり、ネガ表示の
場合のコントラストが低下した。またこのコントラスト
の低下を改善するためには、それぞれの表示におけるそ
れぞれの印加電圧を最適値に調整すればよいが、電源回
路の電源電圧の調整作業は煩雑になった。(C) Problems to be Solved by the Invention However, in general, the transmittance of a pixel of a liquid crystal display device depends on the voltage applied to the pixel. When the applied voltage to the non-selected pixels in the display is equal, the transmittance ratios in the respective display states are equal, and the contrast in the negative display is lowered. Further, in order to improve the deterioration of the contrast, it is sufficient to adjust each applied voltage in each display to an optimum value, but the work of adjusting the power supply voltage of the power supply circuit becomes complicated.
この発明は上記の事情を考慮してなされたもので、ネガ
表示の場合のコントラストを向上させることができるバ
イアス電圧を発生させることが可能な液晶表示装置駆動
回路用電源回路を提供しようとするものである。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a power supply circuit for a liquid crystal display device drive circuit capable of generating a bias voltage capable of improving the contrast in the case of negative display. Is.
(ニ)問題点を解決するための手段 この発明の構成は、電源電圧を液晶表示装置のポジ表示
の場合とネガ表示の場合とで値の異なる2つの電圧に変
換するスイッチング回路と、 前記スイッチング回路に直列に接続され前記スイッチン
グ回路から印加される前記2つの電圧をそれぞれ複数の
異なる値のバイアス電圧に分圧する分圧回路とを備え、
ネガ表示の場合には、選択画素と非選択画素のコントラ
スト値をポジ表示の場合よりも大きくするバイアス電圧
を分圧回路に出力させることを特徴とする液晶表示装置
駆動回路用電源回路である。(D) Means for Solving the Problems In the configuration of the present invention, a switching circuit for converting a power supply voltage into two voltages having different values in a positive display and a negative display of a liquid crystal display device, and the switching circuit A voltage divider circuit that is connected in series to the circuit and divides the two voltages applied from the switching circuit into a plurality of bias voltages of different values,
A power supply circuit for a liquid crystal display device drive circuit, which outputs a bias voltage for making a contrast value of a selected pixel and a non-selected pixel larger in a negative display than in a positive display to a voltage dividing circuit.
(ホ)作用 スイチッング回路はポジ表示の場合とネガ表示の場合と
で値の異なる2つの電圧に電源電圧を変換する。この2
つの電圧はそれぞれの表示に対応して分圧回路に印加さ
れ、分圧回路はポジ表示の場合とネガ表示の場合とのそ
れぞれの最適バイアス電圧を出力するよう作用する。(E) Action The switching circuit converts the power supply voltage into two voltages having different values in the positive display and the negative display. This 2
The two voltages are applied to the voltage dividing circuit corresponding to the respective displays, and the voltage dividing circuit acts so as to output the optimum bias voltage for each of the positive display and the negative display.
(ヘ)実施例 以下この発明の実施例を図面にて詳述するが、この発明
は以下の実施例に限定されるものではない。(F) Embodiments Embodiments of the present invention will be described in detail below with reference to the drawings, but the present invention is not limited to the following embodiments.
第1図において、1はスイチッング回路で、複数の異な
るバイアス電圧を出力する分圧回路2が電圧調整用の可
変抵抗器3を介して直列に接続されている。スイチッン
グ回路1は、ポジ表示とネガ表示との切り換えの信号に
より作動するスイッチ手段1aと抵抗1bとで構成さ
れ、分圧回路2に値の異なる2つの電圧を印加する。ス
イッチ手段1aはネガ表示の場合に端子Aと端子Cとが
導通となり、分圧回路2に抵抗1bを介して第1の電圧
V1を供給し、ポジ表示の場合に端子Bと端子Cとが導
通となり、分圧回路2に第2の電圧V2を供給する。ス
イッチ手段1aは、第2図に示すように、スイッチング
素子である2つの電界効果型トランジスタ(以下FET
と記す)4,5と、FET4,5のスイッチングを制御
する制御回路6とで構成される。FET4,5と制御回
路6とはそれぞれダイオード7,8とそれぞれのダイオ
ード7,8に並列接続されるコンデンサ9,10とを介
して接続されている。制御回路6は2つのトランジスタ
11,12と3つの抵抗13,14,15とで構成され
る。In FIG. 1, reference numeral 1 is a switching circuit, and a voltage dividing circuit 2 for outputting a plurality of different bias voltages is connected in series via a variable resistor 3 for voltage adjustment. The switching circuit 1 is composed of a switch means 1a and a resistor 1b which are operated by a signal for switching between positive display and negative display, and applies two voltages having different values to the voltage dividing circuit 2. The switch unit 1a connects the terminal A and the terminal C in the negative display, supplies the first voltage V1 to the voltage dividing circuit 2 through the resistor 1b, and in the positive display, the terminal B and the terminal C are connected. It becomes conductive and supplies the second voltage V2 to the voltage dividing circuit 2. As shown in FIG. 2, the switch means 1a includes two field effect transistors (hereinafter referred to as FETs) which are switching elements.
4) and 5 and a control circuit 6 that controls switching of the FETs 4 and 5. The FETs 4 and 5 and the control circuit 6 are connected via diodes 7 and 8 and capacitors 9 and 10 connected in parallel to the diodes 7 and 8, respectively. The control circuit 6 is composed of two transistors 11, 12 and three resistors 13, 14, 15.
分圧回路2は、5つの抵抗16,17,18,19,2
0と5つのOPアンプ21,22,23,24,25と
で構成されている。それぞれのOPアンプ21〜25は
ボルテッジフォロアを形成している。そしてそれぞれの
OPアンプ21〜25の出力端子から複数(この実施例
においては5つ)の異なる値のバイアス電圧VB2〜VB6
が図示しない液晶表示装置駆動回路に出力される。前記
駆動回路は当該分野で公知の電圧平均化駆動法による駆
動回路であってよく、駆動電圧を得るためのバイアス電
圧の合成回路や画素の選択回路などを有するものであ
る。The voltage dividing circuit 2 includes five resistors 16, 17, 18, 19, 2
0 and five OP amplifiers 21, 22, 23, 24 and 25. Each of the OP amplifiers 21 to 25 forms a voltage follower. A plurality (five in this embodiment) of bias voltages V B2 to V B6 having different values are output from the output terminals of the respective OP amplifiers 21 to 25.
Is output to a liquid crystal display device drive circuit (not shown). The drive circuit may be a drive circuit according to a voltage averaging drive method known in the art, and includes a bias voltage synthesis circuit for obtaining a drive voltage, a pixel selection circuit, and the like.
つぎにこの実施例の動作について第3〜4図を交えて説
明する。Next, the operation of this embodiment will be described with reference to FIGS.
まずネガ表示の場合の電源電圧の変換について説明す
る。First, the conversion of the power supply voltage in the case of negative display will be described.
スイッチング回路1と分圧回路2との直列回路には、バ
イアス電圧VB1〜VB6を作るための高圧側の電源電圧V
DDと低圧側の電源電圧VEEとが印加されている。また、
制御回路6のトランジスタ11のコレクタに接続された
抵抗13には電圧VCCが、トランジスタ11のコレクタ
とトランジスタ12のベースとの接続点に接続された抵
抗14には電圧−V1が、トランジスタ12のエミッタ
に電圧−V1より高い電圧に設定された電圧VECが、さ
らにトランジスタ12のコレクタに接続された抵抗15
には電圧VEEより高い電圧に設定された電圧VCCがそれ
ぞれ印加されている。なお電圧−V1はグラウンドレベ
ルであってもよい。In the series circuit of the switching circuit 1 and the voltage dividing circuit 2, a high-voltage side power source voltage V for producing the bias voltages V B1 to V B6
DD and the power supply voltage V EE on the low voltage side are applied. Also,
The voltage V CC is applied to the resistor 13 connected to the collector of the transistor 11 of the control circuit 6, and the voltage -V 1 is applied to the resistor 14 connected to the connection point between the collector of the transistor 11 and the base of the transistor 12, and the transistor 12 is connected. A voltage V EC set to a voltage higher than the voltage -V 1 is applied to the emitter of the resistor 15 connected to the collector of the transistor 12.
The voltage V CC set to a voltage higher than the voltage V EE is applied to each of them. The voltage −V 1 may be at the ground level.
この状態において、トランジスタ11のベースにネガ表
示を示す正のパルスの信号が入力されると、トランジス
タ11とトランジスタ12とがONとなり、トランジス
タ12のコレクタとそれぞれのダイオード7,8との接
続点Pの電圧がほぼ0となり、端子Aと接続点Pとの間
に電圧が印加され端子Aと端子CすなわちFET4がス
イッチングして導通状態となる。これによって分圧回路
2には、抵抗1bと可変抵抗器3とで降圧された第1の
電圧V1が印加されることとなる。In this state, when a positive pulse signal indicating negative display is input to the base of the transistor 11, the transistor 11 and the transistor 12 are turned on, and the connection point P between the collector of the transistor 12 and the respective diodes 7 and 8 Becomes almost 0, a voltage is applied between the terminal A and the connection point P, and the terminals A and C, that is, the FET 4 are switched to be in a conductive state. As a result, the first voltage V1 stepped down by the resistor 1b and the variable resistor 3 is applied to the voltage dividing circuit 2.
つぎに、トランジスタ11のベースにポジ表示を示す負
のパルスの信号が入力されると、トランジスタ11がO
FFとなり、トランジスタ12のベースには抵抗13と
抵抗14とで電圧VCCと電圧−V1とが分圧された電圧
VECより低い電圧が印加されることとなり、トランジス
タ12がOFFとなる。これによって接続点Pには電圧
VCCが印加されるものとなり、FET5がONとなって
端子Bと端子Cとの間が導通となる。したがって分圧回
路2には抵抗1bにて降圧されない第2の電圧V2が印
加されることとなる。Next, when a negative pulse signal indicating positive display is input to the base of the transistor 11, the transistor 11 is turned off.
FF, a voltage lower than the voltage V EC obtained by dividing the voltage V CC and the voltage −V 1 by the resistors 13 and 14 is applied to the base of the transistor 12, and the transistor 12 is turned off. As a result, the voltage V CC is applied to the connection point P, the FET 5 is turned on, and the terminals B and C are electrically connected. Therefore, the second voltage V 2 which is not stepped down by the resistor 1b is applied to the voltage dividing circuit 2.
分圧回路2の抵抗16,17,18,19,20のそれ
ぞれの抵抗値をR1,R2,R3,R4,R5とし、可変抵
抗器3の抵抗値をR6、スイッチング回路1の抵抗1b
の抵抗値をR7とすると、第1の電圧V1および第2の
電圧V2はそれぞれ下式によって求まる。The resistance values of the resistors 16, 17, 18, 19, 20 of the voltage dividing circuit 2 are R 1 , R 2 , R 3 , R 4 , R 5 , the resistance value of the variable resistor 3 is R 6 , and the switching circuit is 1 resistor 1b
If the resistance value of R is R 7 , the first voltage V1 and the second voltage V2 are obtained by the following equations.
上記(2-1)式および(2-2)式から明らかなように、ネ
ガ表示の場合にはポジ表示の場合より低い電圧が分圧回
路2に印加されるものである。 As is clear from the equations (2-1) and (2-2), a lower voltage is applied to the voltage dividing circuit 2 in the negative display than in the positive display.
分圧回路2はそれぞれの表示に対応して電圧V1および
電圧V2を抵抗16〜20にて分圧し、バイアス電圧V
B2〜VB6を出力する。バイアス電圧VB1〜VB6はコント
ラストを向上させるために、200分の1デューテイの時
に選択画素に印加される電圧と非選択画素に印加される
電圧との比率を最大にするバイアス比である1/9バイア
スによる印加電圧が得られるよう設定されている。The voltage dividing circuit 2 divides the voltage V1 and the voltage V2 by the resistors 16 to 20 corresponding to each display, and outputs the bias voltage V2.
B2 to V B6 are output. The bias voltages V B1 to V B6 are bias ratios that maximize the ratio between the voltage applied to the selected pixel and the voltage applied to the non-selected pixel at a duty of 1/200 in order to improve the contrast 1. It is set to obtain the applied voltage by the / 9 bias.
第3図は液晶表示装置の画素に1/9バイアスにて印加さ
れる電圧の波形を示すグラフで、同図中Tは走査時間、
tは一走査本数あたりの時間(T/n),V0は選択画
素に印加される電圧(最大電圧),7/9V0は半選択画素
に印加される電圧、1/9V0は非選択画素に印加される電
圧である。この実施例の場合V0はバイアス電圧VB1で
ある。FIG. 3 is a graph showing the waveform of the voltage applied to the pixel of the liquid crystal display device with a 1/9 bias, where T is the scanning time,
t is the time per scanning line (T / n), V 0 is the voltage (maximum voltage) applied to the selected pixel, 7 / 9V 0 is the voltage applied to the half-selected pixel, and 1 / 9V 0 is unselected It is the voltage applied to the pixel. In this embodiment, V 0 is the bias voltage V B1 .
ここでネガ表示およびポジ表示のそれぞれの場合におけ
る選択画素に対する印加電圧VON,VOFFと非選択画素
に対する印加電圧VOFF′,VON′,それぞれの印加電
圧VON,VOFF,VOFF′,VON′における透過率および
電圧V1,V2の関係について説明する。Here, the applied voltages V ON and V OFF to the selected pixel and the applied voltages V OFF ′ and V ON ′ to the non-selected pixel and the applied voltages V ON , V OFF and V OFF ′ in the negative display and the positive display, respectively. , V ON ′, the relationship between the transmittance and the voltages V 1 and V 2 will be described.
駆動される液晶表示装置の画素数を640×400とすると、
走査本数は上下分割走査で200本となる。ネガ表示の場
合の印加電圧の比VON/VOFFを1.078とすると、VON=
2.20Vrms,VOFF=2.04Vrmsと設定する。この値の場
合の透過率を第4図のグラフから求めると、印加電圧V
ONに対して透過率T1は90%、印加電圧VOFFに対して
透過率T2は20%となる。したがってコントラスト値
T1/T2は4.5となる。この場合、電圧V1は22.61Vで
ある。If the number of pixels of the driven liquid crystal display device is 640 × 400,
The number of scans is 200 in the upper and lower divided scans. If the ratio of applied voltage V ON / V OFF in the case of negative display is 1.078, V ON =
2.20Vrms, is set to V OFF = 2.04Vrms. When the transmittance for this value is obtained from the graph of FIG. 4, the applied voltage V
The transmittance T 1 is 90% for ON and the transmittance T 2 is 20% for the applied voltage V OFF . Therefore, the contrast value T 1 / T 2 is 4.5. In this case, the voltage V1 is 22.61V.
一方、ポジ表示の場合には、VOFF′=2.08 Vrms,V
ON′=2.24Vrmsと設定すると、印加電圧VON′に対し
て透過率T1′=70%、印加電圧VOFF′に対して透過
率T2′=27%となる。したがってコントラスト値
T1′/T2′はほぼ2.60となる。この場合、電圧V2は
23.1Vである。以上から明らかなようにポジ表示の場合
に比べてネガ表示のコントラストが改善される。On the other hand, in the case of positive display, V OFF ′ = 2.08 Vrms, V
'With the setting = 2.24Vrms, the applied voltage V ON' ON transmittance T 1 '= 70%, the applied voltage V OFF' against the transmittance T 2 '= 27% relative. Therefore, the contrast value T 1 ′ / T 2 ′ becomes approximately 2.60. In this case, the voltage V2 is
It is 23.1V. As is clear from the above, the contrast of the negative display is improved as compared with the case of the positive display.
(ト)発明の効果 この発明によれば、ポジ表示とネガ表示に対応して液晶
表示装置駆動回路に、それぞれの表示における最適のコ
ントラストが得られる複数のバイアス電圧を供給するこ
とができる。(G) Effect of the Invention According to the present invention, it is possible to supply a plurality of bias voltages to the liquid crystal display device drive circuit corresponding to positive display and negative display, so as to obtain optimum contrast in each display.
第1図はこの発明の実施例電気回路図、第2図は同じく
実施例のスイッチング回路の電気回路図、第3図は実施
例のバイアス電圧から得られる液晶表示装置のそれぞれ
の画素に印加される電圧の電圧波形図、第4図は画素に
印加される電圧(印加電圧)と透過率との関係を示すグ
ラフである。 1……スイッチング回路、2……分圧回路。FIG. 1 is an electric circuit diagram of an embodiment of the present invention, FIG. 2 is an electric circuit diagram of a switching circuit of the same embodiment, and FIG. 3 is applied to each pixel of a liquid crystal display device obtained from the bias voltage of the embodiment. FIG. 4 is a graph showing the relationship between the voltage applied to the pixel (applied voltage) and the transmittance. 1 ... Switching circuit, 2 ... Voltage dividing circuit.
Claims (1)
とネガ表示の場合とで値の異なる2つの電圧に変換する
スイッチング回路と、前記スイッチング回路に直列に接
続され前記スイッチング回路から印加される前記2つの
電圧をそれぞれ複数の異なる値のバイアス電圧に分圧す
る分圧回路とを備え、ネガ表示の場合には、選択画素と
非選択画素のコントラスト値を、ポジ表示の場合よりも
大きくするバイアス電圧を分圧回路に出力させることを
特徴とする液晶表示装置駆動回路用電源回路。1. A switching circuit for converting a power supply voltage into two voltages having different values in positive display and negative display of a liquid crystal display device, and a switching circuit connected in series to the switching circuit and applied from the switching circuit. A voltage dividing circuit for dividing the two voltages into a plurality of bias voltages of different values, and in the case of a negative display, the contrast value of the selected pixel and the non-selected pixel is made larger than that in the case of the positive display. A power supply circuit for a liquid crystal display device drive circuit, which outputs a bias voltage to a voltage dividing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62335495A JPH067233B2 (en) | 1987-12-29 | 1987-12-29 | Liquid crystal display drive circuit power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62335495A JPH067233B2 (en) | 1987-12-29 | 1987-12-29 | Liquid crystal display drive circuit power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01178930A JPH01178930A (en) | 1989-07-17 |
| JPH067233B2 true JPH067233B2 (en) | 1994-01-26 |
Family
ID=18289212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62335495A Expired - Lifetime JPH067233B2 (en) | 1987-12-29 | 1987-12-29 | Liquid crystal display drive circuit power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067233B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3234043B2 (en) * | 1993-05-10 | 2001-12-04 | 株式会社東芝 | Power supply circuit for driving LCD |
| CN1129887C (en) * | 1994-12-26 | 2003-12-03 | 夏普公司 | Liquid crystal display device |
| CN117524120B (en) * | 2022-07-28 | 2025-09-12 | 华润微集成电路(无锡)有限公司 | Method for improving LCD display smear and LCD display system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582888A (en) * | 1981-06-30 | 1983-01-08 | 富士通株式会社 | Liquid crystal panel drive voltage control system |
-
1987
- 1987-12-29 JP JP62335495A patent/JPH067233B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01178930A (en) | 1989-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695981B2 (en) | LCD drive power supply circuit | |
| US7307610B2 (en) | Display driving device and display using the same | |
| JP2003280596A (en) | Display drive device and display device using the same | |
| JPH0553534A (en) | Driving circuit of display device | |
| EP0199361A2 (en) | Driver circuit for liquid crystal display | |
| JPH10301084A (en) | Driving voltage generation circuit for matrix type display device | |
| CN113811943B (en) | Display panel and display device | |
| US7088356B2 (en) | Power source circuit | |
| US20250336347A1 (en) | Display dimming for pulse-width-modulation pixel control | |
| JPH067233B2 (en) | Liquid crystal display drive circuit power supply circuit | |
| US4024529A (en) | Image display device | |
| US20070008347A1 (en) | Voltage generator for flat panel display | |
| JPH0546954B2 (en) | ||
| JP4406969B2 (en) | EL display device | |
| JPH1152332A (en) | Simple matrix liquid crystal driving method | |
| JPH09258691A (en) | EL display device | |
| US12211432B2 (en) | Display panel and display apparatus | |
| JPH11272234A (en) | EL display device | |
| KR101752779B1 (en) | ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND Method Of DRIVING THE SAME | |
| JP2874198B2 (en) | LCD drive circuit | |
| JPH04310919A (en) | Driving circuit for liquid crystal display device | |
| JP2004506952A (en) | Active matrix display device | |
| JP2000132147A (en) | Stabilization circuit and power supply circuit using the stabilization circuit | |
| JP2823384B2 (en) | Liquid crystal display panel drive device | |
| JP2776270B2 (en) | Liquid crystal display |