JPH0673064B2 - 放電表示装置 - Google Patents
放電表示装置Info
- Publication number
- JPH0673064B2 JPH0673064B2 JP59083329A JP8332984A JPH0673064B2 JP H0673064 B2 JPH0673064 B2 JP H0673064B2 JP 59083329 A JP59083329 A JP 59083329A JP 8332984 A JP8332984 A JP 8332984A JP H0673064 B2 JPH0673064 B2 JP H0673064B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- discharge
- trigger
- cathode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は放電表示装置（プラズマデイスプレイパネル）
に関する。
に関する。
背景技術とその問題点 文字や映像の表示手段の一つとしてXYマトリツクス型の
放電表示パネルが知られている。Ｘ電極群（情報電極）
は例えばアノードで表示情報に対応した高電圧と低電圧
とが与えられる。Ｙ電極群（走査電極）は例えばカソー
ドで線順次で走査（負電圧パルスの印加）が行われる。
放電表示パネルが知られている。Ｘ電極群（情報電極）
は例えばアノードで表示情報に対応した高電圧と低電圧
とが与えられる。Ｙ電極群（走査電極）は例えばカソー
ドで線順次で走査（負電圧パルスの印加）が行われる。
本発明の出願人は特願昭56−128470号においてXY電極の
他にトリガー電極を付加した放電表示装置を提案してい
る。このトリガー電極は、例えばカソード電極の近傍に
絶縁層を介して配置されていて、カソード走査に合わせ
て高電圧をトリガー印加することにより、カソード電極
との間で種火放電（誘引放電）を発生させている。これ
によつてアノード−カソード間の放電を容易にして、駆
動電圧の低減を図ると共に、各放電セルの放電遅れのば
らつきを均一化してフリツカの改善を図つている。なお
アノード電極の近傍に絶縁層を介してトリガー電極を設
ける場合もある。
他にトリガー電極を付加した放電表示装置を提案してい
る。このトリガー電極は、例えばカソード電極の近傍に
絶縁層を介して配置されていて、カソード走査に合わせ
て高電圧をトリガー印加することにより、カソード電極
との間で種火放電（誘引放電）を発生させている。これ
によつてアノード−カソード間の放電を容易にして、駆
動電圧の低減を図ると共に、各放電セルの放電遅れのば
らつきを均一化してフリツカの改善を図つている。なお
アノード電極の近傍に絶縁層を介してトリガー電極を設
ける場合もある。
このようなトリガー放電方式の放電表示パネルでは、ト
リガー電極上の絶縁層の表面とカソード電極（又はアノ
ード電極）との間で種火放電を起こして主放電を誘引し
ているので、主放電のスパツタリングによつて絶縁層表
面や放電電極の表面が汚れて、長期の安定した放電特性
が得られない問題がある。また放電電極の線密度（表示
の解像度）を高くすると、トリガー電極上の放電空間に
露出した絶縁層の表面積が減少するので誘引放電を確実
にするためには、トリガー電圧をより高くしなければな
らない問題がある。
リガー電極上の絶縁層の表面とカソード電極（又はアノ
ード電極）との間で種火放電を起こして主放電を誘引し
ているので、主放電のスパツタリングによつて絶縁層表
面や放電電極の表面が汚れて、長期の安定した放電特性
が得られない問題がある。また放電電極の線密度（表示
の解像度）を高くすると、トリガー電極上の放電空間に
露出した絶縁層の表面積が減少するので誘引放電を確実
にするためには、トリガー電圧をより高くしなければな
らない問題がある。
発明の目的 本発明は上述の問題にかんがみてなされたものであつ
て、放電駆動電圧の低減、放電遅れの均一化（フリツカ
の改善）が図れる上に、電極や絶縁層表面の汚れによる
放電特性の経時変化が無く、また放電電極の線密度を高
くしても低いトリガー電圧で作動するような放電表示装
置を提供することを目的とする。
て、放電駆動電圧の低減、放電遅れの均一化（フリツカ
の改善）が図れる上に、電極や絶縁層表面の汚れによる
放電特性の経時変化が無く、また放電電極の線密度を高
くしても低いトリガー電圧で作動するような放電表示装
置を提供することを目的とする。
発明の概要 本発明の放電表示装置は、放電空間を隔てて配置された
放電電極対（アノード電極３、カソード電極４）と、一
方の放電電極（例えばアノード電極３）の近傍に誘電層
10を介して配置されたトリガー電極６と、上記一方の放
電電極の駆動電圧と同極性のパルスを放電セルの選択に
同期してトリガー電極に印加することにより、上記駆動
電圧に微分的なパルスを重畳するトリガー手段（トリガ
ー回路９）とを備えることを特徴とする。このように構
成することにより、放電駆動電圧の低減、フリッカの改
善および長期の安定動作を得ている。
放電電極対（アノード電極３、カソード電極４）と、一
方の放電電極（例えばアノード電極３）の近傍に誘電層
10を介して配置されたトリガー電極６と、上記一方の放
電電極の駆動電圧と同極性のパルスを放電セルの選択に
同期してトリガー電極に印加することにより、上記駆動
電圧に微分的なパルスを重畳するトリガー手段（トリガ
ー回路９）とを備えることを特徴とする。このように構
成することにより、放電駆動電圧の低減、フリッカの改
善および長期の安定動作を得ている。
実施例 以下本発明を実施例に基いて説明する。
第１図は本発明が適用される放電表示装置（プラズマ・
デイスプレイ・パネルPDP）の略平面図で、この放電パ
ネルは微小放電空間を隔てたXYマトリツクス形状のアノ
ード電極３（情報電極）、カソード電極４（走査電極）
を備えている。
デイスプレイ・パネルPDP）の略平面図で、この放電パ
ネルは微小放電空間を隔てたXYマトリツクス形状のアノ
ード電極３（情報電極）、カソード電極４（走査電極）
を備えている。
アノード電極３は一本置きに上側及び下側のアノード駆
動回路7A、7Bに結合され、表示データ入力（シリアル）
に基いて駆動回路7A、7Bのシフトレジスタ（パラレル出
力）及びスイツチング出力素子を介して表示情報に対応
した高圧“1"又は低圧“0"の情報電圧（第３図のVA）が
カソードの走査に同期して与えられる。
動回路7A、7Bに結合され、表示データ入力（シリアル）
に基いて駆動回路7A、7Bのシフトレジスタ（パラレル出
力）及びスイツチング出力素子を介して表示情報に対応
した高圧“1"又は低圧“0"の情報電圧（第３図のVA）が
カソードの走査に同期して与えられる。
カソード電極４にはカソード走査回路８によつて上から
下に線順次で負電圧（第３図のVK）が与えられ、選択さ
れたカソード電極４と高圧が印加されたアノード電極３
との間で放電発光が生じる。
下に線順次で負電圧（第３図のVK）が与えられ、選択さ
れたカソード電極４と高圧が印加されたアノード電極３
との間で放電発光が生じる。
第２図は従来の放電表示パネルの部分断面図であつて、
カソード電極４の下には、絶縁層５を介して複数相（８
相）に分離されたトリガー電極６がカソード電極４に沿
つて（平行に）配設されている。なお１は前面ガラスで
２は背面ガラスであり、アノード電極３、カソード電極
４及びトリガー電極６はこれらの前面及び背面ガラス
１、２の間に封入されている。
カソード電極４の下には、絶縁層５を介して複数相（８
相）に分離されたトリガー電極６がカソード電極４に沿
つて（平行に）配設されている。なお１は前面ガラスで
２は背面ガラスであり、アノード電極３、カソード電極
４及びトリガー電極６はこれらの前面及び背面ガラス
１、２の間に封入されている。
トリガー電極６はトリガー回路９によつて相順次で駆動
され、選択された相のトリガー電極６にはカソード走査
タイミングと合わせて第３図VTで示す高圧のパルス状ト
リガー電圧が与えられる。するとトリガー電極６と対向
するカソード電極４との間で種火放電（誘引放電）が生
じ、この放電による空間イオンによりカソード−アノー
ド間の放電開始電圧が引き下げられ、アノード−カソー
ド間の主放電が誘引される。
され、選択された相のトリガー電極６にはカソード走査
タイミングと合わせて第３図VTで示す高圧のパルス状ト
リガー電圧が与えられる。するとトリガー電極６と対向
するカソード電極４との間で種火放電（誘引放電）が生
じ、この放電による空間イオンによりカソード−アノー
ド間の放電開始電圧が引き下げられ、アノード−カソー
ド間の主放電が誘引される。
このように従来では、トリガー電極６には、その近傍の
放電電極（第２図ではカソード電極４）の印加電圧と逆
極性のパルス電圧を与え、絶縁層５の表面と放電電極と
の間で種火放電を起こして主放電を誘引していた。この
ため絶縁層５や放電電極の表面の汚れによる放電特性の
経時劣化があり、また高分解能の表示を得るために放電
電極の線密度を高くした場合には、高いトリガー電圧を
用いなければならない問題があつた。
放電電極（第２図ではカソード電極４）の印加電圧と逆
極性のパルス電圧を与え、絶縁層５の表面と放電電極と
の間で種火放電を起こして主放電を誘引していた。この
ため絶縁層５や放電電極の表面の汚れによる放電特性の
経時劣化があり、また高分解能の表示を得るために放電
電極の線密度を高くした場合には、高いトリガー電圧を
用いなければならない問題があつた。
本発明においては、トリガー電極とそれに近接対向する
放電電極（アノード又はカソード）との間の容量結合を
利用して、放電電極に微分パルスを重畳し、各セルの放
電遅れ時間の均一化、アノード−カソード間の駆動電圧
の低減を図つている。
放電電極（アノード又はカソード）との間の容量結合を
利用して、放電電極に微分パルスを重畳し、各セルの放
電遅れ時間の均一化、アノード−カソード間の駆動電圧
の低減を図つている。
第４図は本発明の実施例の放電表示パネルの部分断面図
で、この例ではアノード電極３の裏側に誘電層10を介し
てトリガー電極６が設けられている。このトリガー電極
６は第１図に示すように複数相に分割されてもよいが、
表示面全体を覆う面電極であつてもよい。また各アノー
ド電極３に沿つた平行電極であつてもよい。またアノー
ド電極３の側が背面ガラス２で、カソード電極４の側が
前面ガラス１（表示面）であつてよいが、アノード電極
３の側が前面ガラスであつてもよい。後者の場合にはト
リガー電極６は透明電極である。
で、この例ではアノード電極３の裏側に誘電層10を介し
てトリガー電極６が設けられている。このトリガー電極
６は第１図に示すように複数相に分割されてもよいが、
表示面全体を覆う面電極であつてもよい。また各アノー
ド電極３に沿つた平行電極であつてもよい。またアノー
ド電極３の側が背面ガラス２で、カソード電極４の側が
前面ガラス１（表示面）であつてよいが、アノード電極
３の側が前面ガラスであつてもよい。後者の場合にはト
リガー電極６は透明電極である。
各アノード電極３は第４図のトランジスタQ1、Q2、ダイ
オードＤ、抵抗Ｒから成るアノード駆動回路７によつて
駆動される。即ち、第５図の波形図VAに示すように、選
択された放電セルでは、情報入力によつてトランジスタ
Q1がオンとなつてダイオードＤ、抵抗Ｒを通じてアノー
ド電極に駆動電圧VAが印加される。また非選択の放電セ
ルでは、トランジスタQ2がオンとなつてバイアス電圧VB
が与えられる。
オードＤ、抵抗Ｒから成るアノード駆動回路７によつて
駆動される。即ち、第５図の波形図VAに示すように、選
択された放電セルでは、情報入力によつてトランジスタ
Q1がオンとなつてダイオードＤ、抵抗Ｒを通じてアノー
ド電極に駆動電圧VAが印加される。また非選択の放電セ
ルでは、トランジスタQ2がオンとなつてバイアス電圧VB
が与えられる。
トリガー電極６には、トリガー回路９から第５図VTに示
すようなアノード駆動パルスと同極性のパルスがセルの
選択に同期して印加される。するとトリガー電極６とア
ノード電極３との間の容量結合を介して第５図VA＋VTの
ようにアノード電極３の電位が微分的に突き上げられ
る。この結果、選択セルでのアノード−カソード間の放
電開始が強制され、放電遅れ時間のスピードアツプが図
られ、フリツカ妨害のない高品質の表示が得られる。
すようなアノード駆動パルスと同極性のパルスがセルの
選択に同期して印加される。するとトリガー電極６とア
ノード電極３との間の容量結合を介して第５図VA＋VTの
ようにアノード電極３の電位が微分的に突き上げられ
る。この結果、選択セルでのアノード−カソード間の放
電開始が強制され、放電遅れ時間のスピードアツプが図
られ、フリツカ妨害のない高品質の表示が得られる。
なお非選択のセルにも第５図VAに示すように微分波形が
加えられるが、バイアス電圧VBに重畳するのみであるか
ら、放電開始電圧まで遅することがなく、また引加時間
が短いので、誤放電の原因にはならない。
加えられるが、バイアス電圧VBに重畳するのみであるか
ら、放電開始電圧まで遅することがなく、また引加時間
が短いので、誤放電の原因にはならない。
この構成によれば、種火放電を利用していないので、電
極表面や絶縁層表面の汚れによる放電特性の経時劣化が
無く、長期にわたつて安定した表示性能が得られる。ま
たアノード電極３とトリガー電極６との間の容量結合を
利用しているから、放電電極の線密度を高くしてもトリ
ガー特性には影響が生じることが無く、従つて低いトリ
ガー電圧でも確実なトリガーリングを行うことが可能で
ある。
極表面や絶縁層表面の汚れによる放電特性の経時劣化が
無く、長期にわたつて安定した表示性能が得られる。ま
たアノード電極３とトリガー電極６との間の容量結合を
利用しているから、放電電極の線密度を高くしてもトリ
ガー特性には影響が生じることが無く、従つて低いトリ
ガー電圧でも確実なトリガーリングを行うことが可能で
ある。
なお第２図のようにカソード電極４の下にトリガー電極
６を配置した構成において、カソード電極４に第６図の
VKのような情報電圧が与えられ、一方、アノード電極３
には走査電極として線順次で高圧パルスが与えられる場
合には、トリガー電極６に第６図VTのような負のトリガ
ーパルスを情報電圧に同期して与えてもよい。この場合
は、カソード電極４には、絶縁層５を介する容量結合に
よつて第６図のVK＋VTのように負の微分パルスが重畳す
る。従つてこれによつても放電遅れ時間を均一にして、
フリツカのない放電表示が得られる。
６を配置した構成において、カソード電極４に第６図の
VKのような情報電圧が与えられ、一方、アノード電極３
には走査電極として線順次で高圧パルスが与えられる場
合には、トリガー電極６に第６図VTのような負のトリガ
ーパルスを情報電圧に同期して与えてもよい。この場合
は、カソード電極４には、絶縁層５を介する容量結合に
よつて第６図のVK＋VTのように負の微分パルスが重畳す
る。従つてこれによつても放電遅れ時間を均一にして、
フリツカのない放電表示が得られる。
なお上述の実施例では情報電極に微分パルスを重畳する
ようにしたが、走査電極（アノード又はカソード）の下
に絶縁層を介してトリガー電極を設けて、容量結合を介
して走査電圧波形に微分パルスを重畳しても同様な効果
が得られる。
ようにしたが、走査電極（アノード又はカソード）の下
に絶縁層を介してトリガー電極を設けて、容量結合を介
して走査電圧波形に微分パルスを重畳しても同様な効果
が得られる。
発明の効果 本発明は上述の如く、アノード電極又はカソード電極の
近傍に誘電層を介してトリガー電極を設けて、トリガー
電極との容量結合を利用してアノード駆動電圧又はカソ
ード駆動電圧にパルス（微分パルス）を重畳するように
したので、重畳パルスによつて放電開始が強制され、個
々のセルの放電遅れ時間が均一化されて、フリツカの無
い高品質の表示を得ることができる。またアノード−カ
ソード間の放電駆動電圧を実質的に低減させることがで
き、回路コストの低減を図ることができる。更に従来の
トリガー電極を逆極性のパルスで駆動して種火放電を起
こさせるタイプでは、管内の電極や絶縁層表面の汚れに
よる放電特性の経時劣化が生じたが、本発明は容量結合
を介してのパルス重畳方式であるから、特性劣化がな
く、長期にわたり安定した性能が得られる。
近傍に誘電層を介してトリガー電極を設けて、トリガー
電極との容量結合を利用してアノード駆動電圧又はカソ
ード駆動電圧にパルス（微分パルス）を重畳するように
したので、重畳パルスによつて放電開始が強制され、個
々のセルの放電遅れ時間が均一化されて、フリツカの無
い高品質の表示を得ることができる。またアノード−カ
ソード間の放電駆動電圧を実質的に低減させることがで
き、回路コストの低減を図ることができる。更に従来の
トリガー電極を逆極性のパルスで駆動して種火放電を起
こさせるタイプでは、管内の電極や絶縁層表面の汚れに
よる放電特性の経時劣化が生じたが、本発明は容量結合
を介してのパルス重畳方式であるから、特性劣化がな
く、長期にわたり安定した性能が得られる。
第１図は本発明が適用される放電表示装置の略平面図、
第２図はトリガー電極の従来の配置位置を示す放電表示
装置の部分断面図、第３図は従来のアノード、カソー
ド、トリガーの各電極の駆動波形図、第４図は本発明の
一実施例を示す放電表示装置の部分断面図、第５図は第
４図のアノード及びトリガー電極の駆動波形図、第６図
はカソード電極の近傍にトリガー電極を設けた場合のカ
ソード及びトリガー電極の駆動波形図である。 なお図面に用いられた符号において、 ３……アノード電極 ４……カソード電極 ６……トリガー電極 10……誘電層 である。
第２図はトリガー電極の従来の配置位置を示す放電表示
装置の部分断面図、第３図は従来のアノード、カソー
ド、トリガーの各電極の駆動波形図、第４図は本発明の
一実施例を示す放電表示装置の部分断面図、第５図は第
４図のアノード及びトリガー電極の駆動波形図、第６図
はカソード電極の近傍にトリガー電極を設けた場合のカ
ソード及びトリガー電極の駆動波形図である。 なお図面に用いられた符号において、 ３……アノード電極 ４……カソード電極 ６……トリガー電極 10……誘電層 である。
Claims (1)
- 【請求項１】放電空間を隔てて配置された放電電極対
と、 一方の放電電極の近傍に誘電層を介して配置されたトリ
ガー電極と、 上記一方の放電電極の駆動電圧と同極性のパルスを放電
セルの選択に同期してトリガー電極に印加することによ
り、上記駆動電圧に微分的なパルスを重畳するトリガー
手段とを備えることを特徴とする放電表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083329A JPH0673064B2 (ja) | 1984-04-25 | 1984-04-25 | 放電表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083329A JPH0673064B2 (ja) | 1984-04-25 | 1984-04-25 | 放電表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60225896A JPS60225896A (ja) | 1985-11-11 |
| JPH0673064B2 true JPH0673064B2 (ja) | 1994-09-14 |
Family
ID=13799386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59083329A Expired - Lifetime JPH0673064B2 (ja) | 1984-04-25 | 1984-04-25 | 放電表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673064B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160530A (en) * | 1997-04-02 | 2000-12-12 | Nec Corporation | Method and device for driving a plasma display panel |
| CN100437684C (zh) * | 2003-05-16 | 2008-11-26 | 汤姆森等离子体公司 | 通过保持放电的矩阵触发来驱动等离子体显示器的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142916A (en) * | 1975-06-04 | 1976-12-08 | Oki Electric Ind Co Ltd | Driving method for dc discharge display panel |
| JPS52104053A (en) * | 1976-02-26 | 1977-09-01 | Matsushita Electric Ind Co Ltd | Matrix display unit |
-
1984
- 1984-04-25 JP JP59083329A patent/JPH0673064B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60225896A (ja) | 1985-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008791B1 (ko) | 방전표시장치 | |
| JP3544055B2 (ja) | プラズマ・ディスプレイ・パネルの駆動装置 | |
| JPH02220330A (ja) | ガス放電パネルとその駆動方法 | |
| US5315213A (en) | Structure and driving method of a plasma display panel | |
| EP0161096B1 (en) | Plasma display panels | |
| JPH0673064B2 (ja) | 放電表示装置 | |
| US5966107A (en) | Method for driving a plasma display panel | |
| JPH06332400A (ja) | プラズマアドレス表示装置 | |
| US4509045A (en) | Low cost addressing system for AC plasma panels | |
| US4633139A (en) | Plasma display system | |
| US5654729A (en) | Microtip flat panel display with a switched anode | |
| EP0162605A1 (en) | Sequential selection circuits | |
| JPH066441Y2 (ja) | 放電表示装置 | |
| JPS6340012B2 (ja) | ||
| JP3123059B2 (ja) | プラズマディスプレイパネル | |
| JPH05341263A (ja) | 液晶表示装置 | |
| JP3446384B2 (ja) | プラズマアドレス表示装置およびその駆動方法 | |
| JPH09179105A (ja) | プラズマアドレス方式表示素子及びその駆動装置 | |
| JP2574753B2 (ja) | メモリ機能付ガス放電パネルの駆動方法 | |
| KR100201156B1 (ko) | 면방전형 플라즈마 표시소자 | |
| JPS6362133A (ja) | ガス放電表示パネルとその駆動方法 | |
| JP2000214801A (ja) | プラズマアドレス表示装置 | |
| JPH05167954A (ja) | マトリクス駆動型ディスプレイおよびその駆動方法 | |
| JPH04170582A (ja) | 放電型表示装置の駆動方法 | |
| JPH08304770A (ja) | プラズマアドレス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |