JPH0681007B2 - 連続可変アナログ移相器 - Google Patents
連続可変アナログ移相器Info
- Publication number
- JPH0681007B2 JPH0681007B2 JP2153839A JP15383990A JPH0681007B2 JP H0681007 B2 JPH0681007 B2 JP H0681007B2 JP 2153839 A JP2153839 A JP 2153839A JP 15383990 A JP15383990 A JP 15383990A JP H0681007 B2 JPH0681007 B2 JP H0681007B2
- Authority
- JP
- Japan
- Prior art keywords
- network
- phase shifter
- pair
- variable
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は、一般には無線周波数回路に関し、更に詳細に
は無線周波数移相器に関する。
は無線周波数移相器に関する。
（背景技術） 当該技術分野において既知の如く、移相器は各種応用例
において使用され、そこを伝搬する信号に選択された位
相シフトを与える。移相器がしばしば適用されるものに
フェーズド・アレイ・アンテナのトランシーバ・モジュ
ール（送信／受信モジュール）がある。フェーズド・ア
レイ・アンテナのある適用例では高い分解能、典型的に
は約0.7゜の位相、を必要とする。
において使用され、そこを伝搬する信号に選択された位
相シフトを与える。移相器がしばしば適用されるものに
フェーズド・アレイ・アンテナのトランシーバ・モジュ
ール（送信／受信モジュール）がある。フェーズド・ア
レイ・アンテナのある適用例では高い分解能、典型的に
は約0.7゜の位相、を必要とする。
高い位相分解能を供給する１つの方法は、ディジタル移
相器の複数セクションをカスケード接続することであっ
た。１つのディジタル移相器を使用するとき、各セクシ
ョンは180゜/2m（ｍは１乃至ｉの整数で、ｉは最後の位
相シフト・ビット）に対応する差動位相シフト・ビット
を与えるように選択される。0.7゜の位相分解能を与え
るためには９ビット即ち９個のカスケードを接続された
移相器セクションを必要とする。この方法は、挿入損、
雑音及びVSWRが増加するため、一般には実用的ではな
い。更に、９個の移相器セクションの連結は移相器を比
較的大きくし、また価格が高くなる。
相器の複数セクションをカスケード接続することであっ
た。１つのディジタル移相器を使用するとき、各セクシ
ョンは180゜/2m（ｍは１乃至ｉの整数で、ｉは最後の位
相シフト・ビット）に対応する差動位相シフト・ビット
を与えるように選択される。0.7゜の位相分解能を与え
るためには９ビット即ち９個のカスケードを接続された
移相器セクションを必要とする。この方法は、挿入損、
雑音及びVSWRが増加するため、一般には実用的ではな
い。更に、９個の移相器セクションの連結は移相器を比
較的大きくし、また価格が高くなる。
従来技術における別の方法は、連続的に可変の移相器を
３ビット・ディジタル移相器とカスケード接続するもの
である。３ビット・ディジタル移相器は45゜の分解能を
与え、可変移相器は０゜〜45゜の範囲で連続可変位相シ
ストを与える。０゜〜45゜にわたって連続可変位相シフ
トを有するアナログ移相器を供給する方法はいくつか知
られている。一般に、それらの方法は90゜ハイブリッド
の使用を必要とする。90゜ハイブリッドの必要性によ
り、移相器は物理的に比較的大きくなり、組立ても難か
しくなる。これらのハイブリッドは、移相器の多くの応
用例における要件よりも制約された帯域幅を有する。可
変位相器を供給する他の方法は、電界効果トランジスタ
等の性能デバイスを使用するものである。しかし、これ
らの方法によるものは不可逆であり、移相器の殆んどの
適用例、特にフェーズド・アレイにおいては、移相器は
可逆性が望ましく、それによって移相器の状態を変える
必要もなく、また信号の送信方向を変える余分の回路を
必要とすることもなく、アレイから送信されたエコーに
おいて同じ波面を受信することができる。
３ビット・ディジタル移相器とカスケード接続するもの
である。３ビット・ディジタル移相器は45゜の分解能を
与え、可変移相器は０゜〜45゜の範囲で連続可変位相シ
ストを与える。０゜〜45゜にわたって連続可変位相シフ
トを有するアナログ移相器を供給する方法はいくつか知
られている。一般に、それらの方法は90゜ハイブリッド
の使用を必要とする。90゜ハイブリッドの必要性によ
り、移相器は物理的に比較的大きくなり、組立ても難か
しくなる。これらのハイブリッドは、移相器の多くの応
用例における要件よりも制約された帯域幅を有する。可
変位相器を供給する他の方法は、電界効果トランジスタ
等の性能デバイスを使用するものである。しかし、これ
らの方法によるものは不可逆であり、移相器の殆んどの
適用例、特にフェーズド・アレイにおいては、移相器は
可逆性が望ましく、それによって移相器の状態を変える
必要もなく、また信号の送信方向を変える余分の回路を
必要とすることもなく、アレイから送信されたエコーに
おいて同じ波面を受信することができる。
従って、コンパクトで可逆的の連続可変移相器に対する
必要性がある。
必要性がある。
また、T/R（送信／受信）モジュールはしばしば数百あ
るいは数千の位相アレイであることが知られている。一
般に、それらのモジュールのすべては同じに設計され、
それらの一対の入力／出力ポート間に同一の位相遅延を
有するように設計される。一般に、モジュールの製造公
差のため一対のポート間の位相遅延は同一でないことが
観測される。従って、モジュールの大きさや消費電力を
実質上増大させることなく、路長を変える構成が必要と
なる。
るいは数千の位相アレイであることが知られている。一
般に、それらのモジュールのすべては同じに設計され、
それらの一対の入力／出力ポート間に同一の位相遅延を
有するように設計される。一般に、モジュールの製造公
差のため一対のポート間の位相遅延は同一でないことが
観測される。従って、モジュールの大きさや消費電力を
実質上増大させることなく、路長を変える構成が必要と
なる。
（発明の概要） 本発明によれば、アナログ移相器はローパスπ回路網及
びハイパスＴ回路網を含み、ローパスπ回路網は固定イ
ンダクタンス素子と回路網のシャント素子としての一対
の可変キャパシタンス素子とからなり、ハイパスＴ回路
網は直列に接続される一対の可変キャパシタンス素子と
回路網のシャント素子として接続される誘導素子とから
なる。その構成によって、可変コンデンサの各キャパシ
タンス値を変化させることによって連続的に可変のコン
パクトで可逆性の移相器が提供される。この構造はハイ
ブリッドやFET等の能動デバイスの必要性を除去する。
更に、この構造はまた広帯域で可逆的性の位相シフト動
作を可能にする。
びハイパスＴ回路網を含み、ローパスπ回路網は固定イ
ンダクタンス素子と回路網のシャント素子としての一対
の可変キャパシタンス素子とからなり、ハイパスＴ回路
網は直列に接続される一対の可変キャパシタンス素子と
回路網のシャント素子として接続される誘導素子とから
なる。その構成によって、可変コンデンサの各キャパシ
タンス値を変化させることによって連続的に可変のコン
パクトで可逆性の移相器が提供される。この構造はハイ
ブリッドやFET等の能動デバイスの必要性を除去する。
更に、この構造はまた広帯域で可逆的性の位相シフト動
作を可能にする。
本発明の別の特徴によれば、一対の端子を有し、所定の
周波数帯域にわたって作動可能なアナログ移相器は、所
定の周波数帯域内の最高周波数より上にカットオフ周波
数を有するローパス・フィルタπ回路網を含み、該回路
網は所定の周波数帯域内の最低周波数より下のカットオ
フ周波数を有するハイパスＴ回路網とカスケード接続さ
れる。ローパス・フィルタ回路網は、直列素子としての
固定誘導素子と、該誘導素子の端部に各々シャントとし
て配置され、基準電位に結合される一対の可変容量バラ
クタ・ダイオードを含む。ハイパス・フィルタ回路網は
該回路網のシャント素子として配置される固定インダク
タンス素子と、直列に接続される一対の可変容量バラク
タ・ダイオード素子とを含み、インダクタンス素子は前
記一対の可変容量バラクタ・ダイオード素子の共通接続
点と基準電位との間に接続される。バラクタ・ダイオー
ドの各々は直流（DC）バイアスが与えられ、その素子の
キャパシタンスを制御する。以上の構成により、回路網
の容量素子として可変容量バラクタ・ダイオードを使用
することによって、比較的大きい位相シフト変化量を信
号に与えることができる。また、この構成により、従来
技術よりもコンパクトな構造が得られる。
周波数帯域にわたって作動可能なアナログ移相器は、所
定の周波数帯域内の最高周波数より上にカットオフ周波
数を有するローパス・フィルタπ回路網を含み、該回路
網は所定の周波数帯域内の最低周波数より下のカットオ
フ周波数を有するハイパスＴ回路網とカスケード接続さ
れる。ローパス・フィルタ回路網は、直列素子としての
固定誘導素子と、該誘導素子の端部に各々シャントとし
て配置され、基準電位に結合される一対の可変容量バラ
クタ・ダイオードを含む。ハイパス・フィルタ回路網は
該回路網のシャント素子として配置される固定インダク
タンス素子と、直列に接続される一対の可変容量バラク
タ・ダイオード素子とを含み、インダクタンス素子は前
記一対の可変容量バラクタ・ダイオード素子の共通接続
点と基準電位との間に接続される。バラクタ・ダイオー
ドの各々は直流（DC）バイアスが与えられ、その素子の
キャパシタンスを制御する。以上の構成により、回路網
の容量素子として可変容量バラクタ・ダイオードを使用
することによって、比較的大きい位相シフト変化量を信
号に与えることができる。また、この構成により、従来
技術よりもコンパクトな構造が得られる。
本発明の更に別の特徴によれば、固定位相調節手段がロ
ーパスπ回路網及びハイパスπ回路網からなるグループ
から選択された１つの回路網を含む。これによって、同
一に製造されたフェーズド・アレイ・モジュール間の位
相遅延変化を除去することができる。
ーパスπ回路網及びハイパスπ回路網からなるグループ
から選択された１つの回路網を含む。これによって、同
一に製造されたフェーズド・アレイ・モジュール間の位
相遅延変化を除去することができる。
（実施例） 第１図を参照すると、フェーズド・アレイ（図示せず）
用のトランシーバ・エレメント10が示され、該エレメン
ト10は単極双投無線周波（r.f.）スイッチ14の共通ポー
トに結合される放射素子12を含む。無線周波スイッチ14
は一対のブランチ・ポート14b,14cを有し、ブランチ・
ポート14bは低雑音増幅器16の入力に結合され、受信し
たr.f.（無線周波）信号を増幅するのに使用される。ブ
ランチ・ポート14cは、放射素子12に高電力出力信号を
伝送するのに使用される高電力増幅器18の出力に結合さ
れる。低雑音増幅器16の出力は第２の単極双投r.f.スイ
ッチ17のブランチ・ポート17bに結合されるが、高電力
増幅器18の入力ポートはTRスイッチ17の第２ブランチ・
ポート17cに結合される。TRスイッチ17の共通ポート17a
は、後述するように、連続可変移相器30に出力が結合さ
れる固定位相調節手段19に結合される。
用のトランシーバ・エレメント10が示され、該エレメン
ト10は単極双投無線周波（r.f.）スイッチ14の共通ポー
トに結合される放射素子12を含む。無線周波スイッチ14
は一対のブランチ・ポート14b,14cを有し、ブランチ・
ポート14bは低雑音増幅器16の入力に結合され、受信し
たr.f.（無線周波）信号を増幅するのに使用される。ブ
ランチ・ポート14cは、放射素子12に高電力出力信号を
伝送するのに使用される高電力増幅器18の出力に結合さ
れる。低雑音増幅器16の出力は第２の単極双投r.f.スイ
ッチ17のブランチ・ポート17bに結合されるが、高電力
増幅器18の入力ポートはTRスイッチ17の第２ブランチ・
ポート17cに結合される。TRスイッチ17の共通ポート17a
は、後述するように、連続可変移相器30に出力が結合さ
れる固定位相調節手段19に結合される。
連続可変移相器30は、第２図に関連して後述するよう
に、第１段20を含み、該第１段は図示の如く一対の入力
／出力ポート20a,20bを有するアナログ連続可変移相器
である。制御ポート20cはここではディジタル−アナロ
グ・コンバータ28から信号が与えられ、該コンバータは
ビーム・ステアリング・コントローラ26からライン28n
を通してディジタル情報が与えられ、コントローラ26に
は周知のようにレーダ・システム24から情報が与えられ
る。ディジタル−アナログ・コンバータの出力は移相器
20に電圧信号を与えるために使用され、従ってそこを伝
搬する信号に所定の差動位相シフトを与え、それによっ
て入力／出力ポート20bにおける信号は入力／出力ポー
ト20aに与えられる信号に対して所定の位相シフトを有
する。移相器20のポート20bは、ここでは３ビットのデ
ィジタル制御移相器22の第１入力／出力ポート22aに結
合される。ディジタル制御移相器22はレーダ・システム
24に信号を与える第２入力／出力ポート22bと、ここで
は６個の即ち2m（ｍはビット数で、ここでは３に等し
い）のラインによって結合される制御ポート22cとを有
する。2mのラインはディジタル制御移相器に接続され、
真及び補制御ビットを与える。このように、ディジタル
制御移相器22は３ビットの精度を与えるために使用さ
れ、即ち＋45゜〜360゜の間で45゜増分で可変である。
連続可変アナログ移相器20は０〜45゜の範囲で位相シフ
トを与えるように選択される。こうして、アナログ移相
器20は３ビット移相器22にカスケード接続され、連続移
相分解能で０゜〜360゜の位相シフトを有する連続可変
移相器30を提供する。
に、第１段20を含み、該第１段は図示の如く一対の入力
／出力ポート20a,20bを有するアナログ連続可変移相器
である。制御ポート20cはここではディジタル−アナロ
グ・コンバータ28から信号が与えられ、該コンバータは
ビーム・ステアリング・コントローラ26からライン28n
を通してディジタル情報が与えられ、コントローラ26に
は周知のようにレーダ・システム24から情報が与えられ
る。ディジタル−アナログ・コンバータの出力は移相器
20に電圧信号を与えるために使用され、従ってそこを伝
搬する信号に所定の差動位相シフトを与え、それによっ
て入力／出力ポート20bにおける信号は入力／出力ポー
ト20aに与えられる信号に対して所定の位相シフトを有
する。移相器20のポート20bは、ここでは３ビットのデ
ィジタル制御移相器22の第１入力／出力ポート22aに結
合される。ディジタル制御移相器22はレーダ・システム
24に信号を与える第２入力／出力ポート22bと、ここで
は６個の即ち2m（ｍはビット数で、ここでは３に等し
い）のラインによって結合される制御ポート22cとを有
する。2mのラインはディジタル制御移相器に接続され、
真及び補制御ビットを与える。このように、ディジタル
制御移相器22は３ビットの精度を与えるために使用さ
れ、即ち＋45゜〜360゜の間で45゜増分で可変である。
連続可変アナログ移相器20は０〜45゜の範囲で位相シフ
トを与えるように選択される。こうして、アナログ移相
器20は３ビット移相器22にカスケード接続され、連続移
相分解能で０゜〜360゜の位相シフトを有する連続可変
移相器30を提供する。
第２図はアナログ移相器20の好適実施例を示し、該移相
器は第１回路網21a、ここでは入力端子20aと直列に接続
される可変コンデンサ素子32a,32b及びシャント素子か
らなるＴセクション・ハイパス・フィルタ回路網を含
み、シャント素子はここでは素子32a,32bの共通接点に
接続される固定インダクタ素子33と、グランドに接続さ
れる固定コンデンサ34とであって、コンデンサ34は直流
阻止及びr.f.信号用バイパスのために使用される。ハイ
パス回路網21aは移相器20の周波数通過帯域における最
低周波数以下にカットオフ周波数を有するように配置さ
れる。可変DC電圧レベルは図示の如く端子37a,37bを介
してバイパス・コンテンサ34の両端に与えられる。その
可変電圧はバイアスをコンデンサ32a及び32bに与えるた
めに使用され、コンデンサ32a,32bはここでは一般にバ
ラクタと呼ばれる可変コンデンサ・ダイオードである。
この可変コンデンサ（バラクタ）ダイオードを提供する
好適技術は第７図と関連して説明する。インダクタンス
素子33は、ここでは周知の長い高インピーダンス・マイ
クロストリップ伝送ラインによって提供される。コンパ
クトなベースで高インダクタンス値を与えるため、周知
のらせん状マイクロストリップ伝送ラインを使用するこ
とができる。ここでは、可変DC電圧レベルが端子37a及
び37b間に与えられ、後述の態様で容量素子32a,32bの各
々のキャパシタンス値を調整することを飛べるにとどめ
る。その可変コンデンサン32a,32bは、素子33の固定イ
ンダクタンスと組み合せて使用されるとき、回路網21a
を伝搬する信号に所定の位相シフトを与える。素子38a,
38bは、r.f.信号をブロックするとともに、ダイオード
に与える直流帰路を与える。それらの素子は無線周波数
チョーク、高抵抗値、又はλ/4スタブでもよい。
器は第１回路網21a、ここでは入力端子20aと直列に接続
される可変コンデンサ素子32a,32b及びシャント素子か
らなるＴセクション・ハイパス・フィルタ回路網を含
み、シャント素子はここでは素子32a,32bの共通接点に
接続される固定インダクタ素子33と、グランドに接続さ
れる固定コンデンサ34とであって、コンデンサ34は直流
阻止及びr.f.信号用バイパスのために使用される。ハイ
パス回路網21aは移相器20の周波数通過帯域における最
低周波数以下にカットオフ周波数を有するように配置さ
れる。可変DC電圧レベルは図示の如く端子37a,37bを介
してバイパス・コンテンサ34の両端に与えられる。その
可変電圧はバイアスをコンデンサ32a及び32bに与えるた
めに使用され、コンデンサ32a,32bはここでは一般にバ
ラクタと呼ばれる可変コンデンサ・ダイオードである。
この可変コンデンサ（バラクタ）ダイオードを提供する
好適技術は第７図と関連して説明する。インダクタンス
素子33は、ここでは周知の長い高インピーダンス・マイ
クロストリップ伝送ラインによって提供される。コンパ
クトなベースで高インダクタンス値を与えるため、周知
のらせん状マイクロストリップ伝送ラインを使用するこ
とができる。ここでは、可変DC電圧レベルが端子37a及
び37b間に与えられ、後述の態様で容量素子32a,32bの各
々のキャパシタンス値を調整することを飛べるにとどめ
る。その可変コンデンサン32a,32bは、素子33の固定イ
ンダクタンスと組み合せて使用されるとき、回路網21a
を伝搬する信号に所定の位相シフトを与える。素子38a,
38bは、r.f.信号をブロックするとともに、ダイオード
に与える直流帰路を与える。それらの素子は無線周波数
チョーク、高抵抗値、又はλ/4スタブでもよい。
回路網21aは第２の回路網に結合され、該回路網はここ
では素子33について前述したような、回路網21aの可変
容量素子32bの一端に接続される固定直列接続インダク
タンス36と、バラクタ・ダイオード32a,32bについて前
述したような電圧可変コンデンサ（即ち、バラクタ・ダ
イオード）である一対のシャント接続容量素子35a,35b
と、からなるローパスπセクションである。ローパス・
フィルタ21bは移相器20の周波数通過帯域における最高
周波数以上にカットオフ周波数を有する。コンデンサ素
子35a,35bは、図示の如く、直列インダクタ36の両端と
グランドに結合されるr.f.バイパスDCブロッキング・コ
ンデンサ37との間に結合される。第２のバイアス信号は
ライン37cと37bの間に与えられ、素子35a,35bに与えら
れる電圧バイアスを制御し、それによってそれらの素子
のキャパシタンスを制御する。第２の所定位相シフト
は、このようにしてコンデンサ素子35a,35b及びインダ
クタ36によって、後述するように回路網を伝搬する信号
に与えられる。
では素子33について前述したような、回路網21aの可変
容量素子32bの一端に接続される固定直列接続インダク
タンス36と、バラクタ・ダイオード32a,32bについて前
述したような電圧可変コンデンサ（即ち、バラクタ・ダ
イオード）である一対のシャント接続容量素子35a,35b
と、からなるローパスπセクションである。ローパス・
フィルタ21bは移相器20の周波数通過帯域における最高
周波数以上にカットオフ周波数を有する。コンデンサ素
子35a,35bは、図示の如く、直列インダクタ36の両端と
グランドに結合されるr.f.バイパスDCブロッキング・コ
ンデンサ37との間に結合される。第２のバイアス信号は
ライン37cと37bの間に与えられ、素子35a,35bに与えら
れる電圧バイアスを制御し、それによってそれらの素子
のキャパシタンスを制御する。第２の所定位相シフト
は、このようにしてコンデンサ素子35a,35b及びインダ
クタ36によって、後述するように回路網を伝搬する信号
に与えられる。
ここで、第３図、第3A図及び第3B図を参照すると、簡略
化された回路のバイパス・フィルタ素子21a（第２図）
が第３図に示される。第3A図は、周波数12GHzにおける
所定範囲の位相シフト量を供給する第３図のハイパス回
路網（回路網21a,第２図）の素子32a,32bのキャパシタ
ンス及び素子33のインダクタンスの範囲のプロットを示
す。約90゜の位相シフトを中心としてほぼ60゜〜120゜
な範囲で第３図の回路網は素子Lpについてほぼ一定のイ
ンダクタンスを有し、素子Csについてほぼリニアな可変
キャパシタンスを有するものとしてモデル化可能なこと
が示される。このように、素子Lpのインダクタンス値を
固定にし、素子Csのキャパシタンスの値を変化させるこ
とによって、60゜から120゜の間の位相シフトが12GHzで
この回路網に与えることが可能となる。少なくとも６〜
18GHzの周波数範囲にわたる２つの回路網の各々の挿入
位相シフトが第３図に示される。２つの回路の差動位相
シフトΔΦは周波数の増加とともに減少する。
化された回路のバイパス・フィルタ素子21a（第２図）
が第３図に示される。第3A図は、周波数12GHzにおける
所定範囲の位相シフト量を供給する第３図のハイパス回
路網（回路網21a,第２図）の素子32a,32bのキャパシタ
ンス及び素子33のインダクタンスの範囲のプロットを示
す。約90゜の位相シフトを中心としてほぼ60゜〜120゜
な範囲で第３図の回路網は素子Lpについてほぼ一定のイ
ンダクタンスを有し、素子Csについてほぼリニアな可変
キャパシタンスを有するものとしてモデル化可能なこと
が示される。このように、素子Lpのインダクタンス値を
固定にし、素子Csのキャパシタンスの値を変化させるこ
とによって、60゜から120゜の間の位相シフトが12GHzで
この回路網に与えることが可能となる。少なくとも６〜
18GHzの周波数範囲にわたる２つの回路網の各々の挿入
位相シフトが第３図に示される。２つの回路の差動位相
シフトΔΦは周波数の増加とともに減少する。
ローパス・フィルタ・エレメント（21b,第２図）に対す
る同様の解析が第４図、第4A図に関連して示される。第
４図において、可変コンデンサ素子Cpは直列の固定イン
ダクタLsとグランドとの間にシャント結合される。第4A
図に示すように、素子Ls（36,第２図）のインダクタン
ス及びキャパシタンスCp（35a,35b,第２図）のプロット
は選択された位相シフト範囲を生じるのに必要な周囲の
値を示す。ここでも、約60〜120゜の差動位相シフト範
囲にわたって、インダクタンスの値は実質上一定である
が、キャパシタンスの値は変化する。
る同様の解析が第４図、第4A図に関連して示される。第
４図において、可変コンデンサ素子Cpは直列の固定イン
ダクタLsとグランドとの間にシャント結合される。第4A
図に示すように、素子Ls（36,第２図）のインダクタン
ス及びキャパシタンスCp（35a,35b,第２図）のプロット
は選択された位相シフト範囲を生じるのに必要な周囲の
値を示す。ここでも、約60〜120゜の差動位相シフト範
囲にわたって、インダクタンスの値は実質上一定である
が、キャパシタンスの値は変化する。
第4B図には２〜18GHzの周波数範囲にわたる位相シフト
特性が示される。第３図に示す周波数特性（差動位相シ
フトが周波数の増加に従って減少）と異なって、差動位
相シフトΔΦは増加する周波数の関数として増加する。
このようにして、ハイパス及びローパス・フィルタ・セ
クションを一緒にカスケード接続することによって、動
作周波数の広い範囲、即ち６〜18GHzにわたって実質上
一定の差動位相シフトを与える合成位相シフト特性を伝
搬する信号に与えることができる。
特性が示される。第３図に示す周波数特性（差動位相シ
フトが周波数の増加に従って減少）と異なって、差動位
相シフトΔΦは増加する周波数の関数として増加する。
このようにして、ハイパス及びローパス・フィルタ・セ
クションを一緒にカスケード接続することによって、動
作周波数の広い範囲、即ち６〜18GHzにわたって実質上
一定の差動位相シフトを与える合成位相シフト特性を伝
搬する信号に与えることができる。
第５図及び第６図を参照すると、0.5ボルトから７ボル
トの間の種々の制御電圧に対する周波数の関数としての
位相シフト特性が示され、０〜７ボルトの間の図示の如
き電圧ステップでの制御電圧に対する挿入損が表に示す
素子を有する回路について示される。
トの間の種々の制御電圧に対する周波数の関数としての
位相シフト特性が示され、０〜７ボルトの間の図示の如
き電圧ステップでの制御電圧に対する挿入損が表に示す
素子を有する回路について示される。
表 素子 値 Cs 1.5pF〜0.5pF Lp 1.32nH Cp 0.17pF〜0.06pF Ls 0.58nH 回路は、４ミル（約0.1mm）の厚さのひ化ガリウム基板
（サブストレート）上に、金属電極半導体電界効果トラ
ンジスタ（MESFET）（第７図に関連して後述）によって
与えられる第２図のバラクタ・ダイオードを使用して組
立てられ、電界効果トランジスタのソース及びドレーン
領域は一緒に短絡され、ダイオードのたのオートミック
・カソード領域を供給し、ゲートフィンガ即ち電極はダ
イオードのショットキ・バリア・アノード・コンタクト
を供給する。この例では、１つのローパス段及び２つの
ハイパス段21aはカット・オフ周波数を6GHz以下に維持
するために使用された。
（サブストレート）上に、金属電極半導体電界効果トラ
ンジスタ（MESFET）（第７図に関連して後述）によって
与えられる第２図のバラクタ・ダイオードを使用して組
立てられ、電界効果トランジスタのソース及びドレーン
領域は一緒に短絡され、ダイオードのたのオートミック
・カソード領域を供給し、ゲートフィンガ即ち電極はダ
イオードのショットキ・バリア・アノード・コンタクト
を供給する。この例では、１つのローパス段及び２つの
ハイパス段21aはカット・オフ周波数を6GHz以下に維持
するために使用された。
このようにして、第５図に示すような周波数の関連とし
ての差動位相シフトの変動を知ることにより、45゜の連
続可変位相シフトを与えるための制御電圧の値を選択す
ることが比較的簡単になり、移相器22（第１図）とカス
ケード接続されるとき、０゜〜360゜連続可変移相器が
供給される。
ての差動位相シフトの変動を知ることにより、45゜の連
続可変位相シフトを与えるための制御電圧の値を選択す
ることが比較的簡単になり、移相器22（第１図）とカス
ケード接続されるとき、０゜〜360゜連続可変移相器が
供給される。
周波数の関数としての制御電圧の適正な値は、ビーム・
ステアリング・コントローラ26（第１図）に記憶され、
第１図のD/Aコンバータ28に与えられる。ここで、制御
電圧の１つの値がハイパス回路網21a及びローパス回路
網21bの両方に与えられる。
ステアリング・コントローラ26（第１図）に記憶され、
第１図のD/Aコンバータ28に与えられる。ここで、制御
電圧の１つの値がハイパス回路網21a及びローパス回路
網21bの両方に与えられる。
このように、例示として210の位相シフトが必要の場
合、ディジタル移相器22は周知の態様で180を供給し、
アナログ移相器20は残りの30゜の位相シフトを与えるこ
とになる。もし、信号周波数が12GHzの場合、制御電圧
は約1.75V（点52）になり、信号周波数が18GHzであれ
ば、制御電圧は約0.92V（点53）になる。
合、ディジタル移相器22は周知の態様で180を供給し、
アナログ移相器20は残りの30゜の位相シフトを与えるこ
とになる。もし、信号周波数が12GHzの場合、制御電圧
は約1.75V（点52）になり、信号周波数が18GHzであれ
ば、制御電圧は約0.92V（点53）になる。
また、コンデンサ32a,32b,35a,35b（第２図）,Cs,Cp
（第3A図，第4A図）及びインダクタ33,36（第２図）Lp,
Ls（第3A図，第4A図）に対し異なる値を選び、動作周波
数範囲にわたってより平坦な応答にすることができる。
これは、ビーム・ステアリング・コントローラ（第１
図）に記憶する必要のある制御電圧の値の数を減少させ
ることによって、システム設計の要件を簡単にするであ
ろう。
（第3A図，第4A図）及びインダクタ33,36（第２図）Lp,
Ls（第3A図，第4A図）に対し異なる値を選び、動作周波
数範囲にわたってより平坦な応答にすることができる。
これは、ビーム・ステアリング・コントローラ（第１
図）に記憶する必要のある制御電圧の値の数を減少させ
ることによって、システム設計の要件を簡単にするであ
ろう。
更に、前述したような同じ電圧ではなく異なる制御電圧
を回路に与えることを可能である。
を回路に与えることを可能である。
第７図及び第7A図はバラクタ・ダイオード40として構成
されるMESFETを示し、このMESFETは半絶縁ひ化ガリウム
の基板42を含み、該基板はその第１面に設けられる椄地
面導体41と反対側の第２面に設けられるＮ形打込み（im
planted）活性領域44を有する。活性領域44は、ここで
は複数領域で、１×1016〜１×1018原子/ccの範囲のド
ーパント濃度（ここでは1.8×1017が望ましい）を有す
る活性層44aと、１×1018を超えるドーパント濃度（こ
こでは１×1018を使用）を有するコンタクト層44bと、
を含む。アノード・コンタクト46は複数の並列フィンガ
部（番号なし）によって与えられる。通常のゲート処理
（製造）技術を使用してチャンネル領域43aの凹部内の
ショットキ・バリア・コンタクトにアノード部を設け
る。フィンガ部の各々は0.5ミクロンの長さ（lg）を有
している。アノード部と交互配置されるフィンガ部（番
号なし）からなるオーミック・カソード・コンタクト48
は通常のソース／ドレーン処理（製造）技術を使用して
形成される。
されるMESFETを示し、このMESFETは半絶縁ひ化ガリウム
の基板42を含み、該基板はその第１面に設けられる椄地
面導体41と反対側の第２面に設けられるＮ形打込み（im
planted）活性領域44を有する。活性領域44は、ここで
は複数領域で、１×1016〜１×1018原子/ccの範囲のド
ーパント濃度（ここでは1.8×1017が望ましい）を有す
る活性層44aと、１×1018を超えるドーパント濃度（こ
こでは１×1018を使用）を有するコンタクト層44bと、
を含む。アノード・コンタクト46は複数の並列フィンガ
部（番号なし）によって与えられる。通常のゲート処理
（製造）技術を使用してチャンネル領域43aの凹部内の
ショットキ・バリア・コンタクトにアノード部を設け
る。フィンガ部の各々は0.5ミクロンの長さ（lg）を有
している。アノード部と交互配置されるフィンガ部（番
号なし）からなるオーミック・カソード・コンタクト48
は通常のソース／ドレーン処理（製造）技術を使用して
形成される。
そのような構成は適切なバラクタ・ダイオード特性を与
えることがわかった。更に、そのような構成はモノリシ
ック・マイクロ波集積回路を使用して容易に集積化する
ことができる。表に与えられるインダクタンス及びキャ
パシタンス値はRobert R.Garver著「Broadband Diode P
hase Shifters」,IEEE MTT Vol.20,No5（1970年５月）
に記載される式を適用することによって予測された。著
者は、スイッチトFET移相器組立に使用されるハイパス
及びローパス・フィルタ回路からの位相シフトの予測を
記載している。
えることがわかった。更に、そのような構成はモノリシ
ック・マイクロ波集積回路を使用して容易に集積化する
ことができる。表に与えられるインダクタンス及びキャ
パシタンス値はRobert R.Garver著「Broadband Diode P
hase Shifters」,IEEE MTT Vol.20,No5（1970年５月）
に記載される式を適用することによって予測された。著
者は、スイッチトFET移相器組立に使用されるハイパス
及びローパス・フィルタ回路からの位相シフトの予測を
記載している。
ここで第１図にもどると、概略を前述したように、移相
器の第２の応用例が示される。第１図のトランシーバ・
エレメント10の素子19は、ここでは第２図に素21aとし
て示したものと類似の構成のローパス・フィルタ・セク
ションである。ここでは、素子19には、例えばポテンシ
ョメータ18を調整することによって与えられる固定電圧
バイアスVbが端子19cから加えられる。素子19は、この
ように、ポテンショメータ18からのバイアス電圧値を変
化させることによって、端子14aと22bとの間の電気的路
長を調節し、コンデンサ素子35a,35b（第２図、セクシ
ョン21a）のキャパシタンスを変化させるのに使用され
る。
器の第２の応用例が示される。第１図のトランシーバ・
エレメント10の素子19は、ここでは第２図に素21aとし
て示したものと類似の構成のローパス・フィルタ・セク
ションである。ここでは、素子19には、例えばポテンシ
ョメータ18を調整することによって与えられる固定電圧
バイアスVbが端子19cから加えられる。素子19は、この
ように、ポテンショメータ18からのバイアス電圧値を変
化させることによって、端子14aと22bとの間の電気的路
長を調節し、コンデンサ素子35a,35b（第２図、セクシ
ョン21a）のキャパシタンスを変化させるのに使用され
る。
この回路は、トランシーバ・エレメントによって電気的
路長を調節するのに使用される。このようにして、数百
もの多くのエレメント10を組込んだアレイ（図示せず）
において、その回路を使用してエレメント10の各々に同
じ電気路長を与え、製造公差を補償する。トランシーバ
・エレメント10は電気的路長を制御するのに一度だけ調
節する必要がある。
路長を調節するのに使用される。このようにして、数百
もの多くのエレメント10を組込んだアレイ（図示せず）
において、その回路を使用してエレメント10の各々に同
じ電気路長を与え、製造公差を補償する。トランシーバ
・エレメント10は電気的路長を制御するのに一度だけ調
節する必要がある。
第８図は移相器60の別の実施例が示され、該移相器は図
示の如く接続された固定キャパシタンス素子Cs′と一対
の可変インダクタンスLp′を有するπ−ハイパス回路網
を含む。この移相器は更に、図示の如く接続される固定
キャパシタンス素子Cp′と一対の可変インダクタンス素
子Ls′を有するＴ−ローパス回路網64を含む。
示の如く接続された固定キャパシタンス素子Cs′と一対
の可変インダクタンスLp′を有するπ−ハイパス回路網
を含む。この移相器は更に、図示の如く接続される固定
キャパシタンス素子Cp′と一対の可変インダクタンス素
子Ls′を有するＴ−ローパス回路網64を含む。
ここで、ハイパス回路網62は、コンデンサが一定に保た
れ、インダクタが可変であることを除き、第３〜3B図の
Ｔ−ハイパス回路網と同様に解析することができる。第
3A図に示すように、第８図のキャパシタンス（Cs′）に
対しては、キャパシタンスノ値は第３図の固定インダク
タンスLpと同様に、60゜〜120゜の範囲の位相シフトに
わたって比較的一定である。このように、Cs′（第８
図）は一定に維持され、Lp′（第８図）は第３図のCsと
同様に可変で60゜〜120゜の範囲にわたって挿入位相シ
フトを与える。回路網64は第４図のπ−ローパス回路網
と類似している。コンデンサを一定にし（第4A図、C
p′）、インダクタを変化させる（第4A図、Ls′）こと
によって同様の解析が可能になる。可変インダクタ70は
いくつかの技術で提供することができる。例えば、基板
42層に近接して配置される導体74を有する高残留磁気フ
ェライト層72を設けることによって提供することができ
る。ここでは、導体72は層の上に配置される。直流バイ
アスが導体74に与えられ、ラッチ形導波管移相器におい
て一般に行なわれるように、フェライト72における磁化
を変化させる。フェライト、例えばリチウム・フェライ
ト（lithium ferrite）を使用することが可能である。
コンデンサCs′,Cp′（第８図、第8A,8B図には図示せ
ず）は一般に知られているように通常の平行板コンデン
サによって与えることができる。
れ、インダクタが可変であることを除き、第３〜3B図の
Ｔ−ハイパス回路網と同様に解析することができる。第
3A図に示すように、第８図のキャパシタンス（Cs′）に
対しては、キャパシタンスノ値は第３図の固定インダク
タンスLpと同様に、60゜〜120゜の範囲の位相シフトに
わたって比較的一定である。このように、Cs′（第８
図）は一定に維持され、Lp′（第８図）は第３図のCsと
同様に可変で60゜〜120゜の範囲にわたって挿入位相シ
フトを与える。回路網64は第４図のπ−ローパス回路網
と類似している。コンデンサを一定にし（第4A図、C
p′）、インダクタを変化させる（第4A図、Ls′）こと
によって同様の解析が可能になる。可変インダクタ70は
いくつかの技術で提供することができる。例えば、基板
42層に近接して配置される導体74を有する高残留磁気フ
ェライト層72を設けることによって提供することができ
る。ここでは、導体72は層の上に配置される。直流バイ
アスが導体74に与えられ、ラッチ形導波管移相器におい
て一般に行なわれるように、フェライト72における磁化
を変化させる。フェライト、例えばリチウム・フェライ
ト（lithium ferrite）を使用することが可能である。
コンデンサCs′,Cp′（第８図、第8A,8B図には図示せ
ず）は一般に知られているように通常の平行板コンデン
サによって与えることができる。
以上、本発明の好適実施例を説明したが、本発明の思想
を取り入れた他の実施例が可能であることは当業者には
明らかである。
を取り入れた他の実施例が可能であることは当業者には
明らかである。
第１図は、本発明によるアナログ移相器を使用するトラ
ンシーバ・エレメントのブロック図である。 第２図は本発明によるアナログ移相器の好適実施例の回
路図である。 第３図はハイパス・フィルタの簡略化回路を示し、第3A
図及び第3B図は第３図の回路網の夫々位相シフトの関数
としての素子の値及び周波数の関数としての位相シフト
を示すグラフである。 第４図はローパス・フィルタの簡略化回路を示し、第4A
図及び第4B図は第４図の回路網の夫々位相シフトの関数
としての素子の値及び周波数の関数としての位相シフト
を示すグラフである。 第５図は本発明に従って組立てられた回路網の６〜18GH
zの周波数範囲における周波数の関数としての差動位相
シフトを示すプロットである。 第６図は本発明に従って組立てられた回路の６〜18GHz
の周波数範囲における周波数の関数としての挿入損（d
B）を示すプロットである。 第７図はバラクタ・ダイオードの一実施例の平面図であ
る。 第7A図は第７図の線7A−7Aからの断面図である。 第８図は本発明による移相器の他の実施例の回路図であ
る。
ンシーバ・エレメントのブロック図である。 第２図は本発明によるアナログ移相器の好適実施例の回
路図である。 第３図はハイパス・フィルタの簡略化回路を示し、第3A
図及び第3B図は第３図の回路網の夫々位相シフトの関数
としての素子の値及び周波数の関数としての位相シフト
を示すグラフである。 第４図はローパス・フィルタの簡略化回路を示し、第4A
図及び第4B図は第４図の回路網の夫々位相シフトの関数
としての素子の値及び周波数の関数としての位相シフト
を示すグラフである。 第５図は本発明に従って組立てられた回路網の６〜18GH
zの周波数範囲における周波数の関数としての差動位相
シフトを示すプロットである。 第６図は本発明に従って組立てられた回路の６〜18GHz
の周波数範囲における周波数の関数としての挿入損（d
B）を示すプロットである。 第７図はバラクタ・ダイオードの一実施例の平面図であ
る。 第7A図は第７図の線7A−7Aからの断面図である。 第８図は本発明による移相器の他の実施例の回路図であ
る。
Claims (14)
- 【請求項１】固定インダクタンス素子と、回路網のシャ
ント素子として一対の可変キャパシタンス素子と、を含
む少なくとも１つのローパスπ回路網と、 直列接続された一対の可変キャパシタンス素子と、回路
網のシャント素子として接続される固定インダクタンス
素子と、を含み前記ローパスπ回路網にカスケード接続
される少なくとも１つのハイパスＴ回路網と、 から構成されるアナログ移相器。 - 【請求項２】前記可変キャパシタンス素子のキャパシタ
ンス値及び前記固定インダクタンス素子のインダクタン
ス値は、カスケード接続された回路網が移相器の周波数
帯域幅にわたって周波数の関数として比較的一定の位相
シフト特性を与えるように選択される、請求項１記載の
移相器。 - 【請求項３】各回路網の可変キャパシタンス素子がバラ
クタ・ダイオードである請求項２記載の移相器。 - 【請求項４】前記バラクタ・ダイオードが 前記カスケード接続された回路網を支持する基板と、 前記基板によって支持され、１×1016乃至１×1018原子
/ccの範囲の第１キャリア濃度にドープされた活性層部
及び１×1018c/cc以上のキャリア濃度にドープされたコ
ンタクト層部を有する活性領域と、 前記活性層部の上のショットキ・バリア・コンタクトに
配置され、前記ダイオードにアノード・コンタクトを供
給する第１コンタクトと、 前記コンタクト層部の上のオーミック・コンタクトに配
置され前記ダイオードのカソード・コンタクトを供給す
る第２コンタクトと、 を含む請求項３記載の移相器。 - 【請求項５】固定キャパシタンス・シャント素子と、直
列素子として一対の可変インダクタンス素子とを有する
少なくとも１つのローパスＴ回路網と、 固定キャパシタンス素子と、シャント素子として一対の
可変インダクタンス素子と、を有し、前記ローパスＴ回
路網にカスケード接続される少なくとも１つのハイパス
π回路網と、 から構成されるアナログ移相器。 - 【請求項６】可変インダクタンス素子のインダクタンス
値及び固定キャパシタンス素子のキャパシタンス値は、
カスケード接続された回路網が移相器の周波数帯域幅に
わたって周波数の関数として比較的一定の位相シフト特
性を与えるように選択される、請求項５記載の移相器。 - 【請求項７】前記可変インダクタンス素子が、 残留磁気特性を有するフェライト層と、 前記フェライトに近接して配置され、直流バイアス電流
を伝送するように配置された導体と、 を含む請求項６記載の移相器。 - 【請求項８】一対の端子を有し、所定の周波数帯域で動
作可能なアナログ移相器において、 前記所定の周波数帯域の最高周波数以上のカットオフ周
波数を有するローパスπフィルタ回路網であって、 該回路網の直列素子としての固定インダクタンス素子、
及び 前記インダクタンス素子の両端に接続されるとともに基
準電位に結合される一対の可変キャパシタンス素子、を
含むローパスπフィルタ回路網と、 前記所定の周波数帯域の最低周波数以下のカットオフ周
波数を有するハイパスＴ回路網であって、 該回路網のシャント素子として配置される固定インダク
タンス素子、及び 一対の可変キャパシタンス素子の共通接続部と前記基準
電位との間に結合される前記インダクタンス素子と直列
に接続される前記一対の可変キャパシタンス素子、を含
むハイパスＴ回路網と、 を含み、前記π回路網及びＴ回路網が前記移相器の端子
対間にカスケード接続される、アナログ移相器。 - 【請求項９】前記可変キャパシタンス素子がバラクタ・
ダイオードである請求項８記載の移相器。 - 【請求項１０】前記可変キャパシタンス素子が、 前記カスケード接続された回路網を支持する基板と、 前記基板によって支持される活性領域であって、１×10
16乃至１×1018の範囲の第１キャリア濃度にドープされ
る活性層部と１×1018c/ccよりも高いキャリア濃度にド
ープされたコンタクト層部とを有し、前記活性層部の上
のショットキ・バリア・コンタクトに第１コンタクトを
配置して前記ダイオードにアノード・コンタクトを供給
する活性領域と、 前記コンタクト層の上のオーミック・コンタクトに配置
され前記ダイオードのカソード・コンタクトを提供する
第２コンタクトと、 を含む請求項８記載の移相器。 - 【請求項１１】増幅器と、 前記増幅器に結合される移相器と、 を含むフェーズド・アレイ・アンテナ・エレメントであ
って、前記移相器が、 可変挿入位相シフトを有するとともに所定の周波数帯域
の最高周波数以上のカットオフ周波数を有する少なくと
も１つのローパスπ回路網であって、 回路網の直列素子としての固定インダクタンス素子、及
び 各々が前記インダクタンス素子の一端に接続されるとと
もに基準電位に結合される一対の可変キャパシタンス素
子、から成るローパスπ回路網と、 可変挿入位相シフトを有するとともに所定の周波数帯域
の最低周波数以下のカットオフ周波数を有し、前記少な
くとも１つのローパスπ回路網にカスケード接続された
少なくとも１つのハイパスＴ回路網であって、 回路網のシャント素子として配置される固定インダクタ
ンス素子、及び 一対の可変キャパシタンス素子の共通接続部と基準電位
との間に結合される前記インダクタンス素子と直列に接
続される一対の可変キャパシタンス素子から成るハイパ
スＴ回路網と、を含むフェーズド・アレイ・アンテナ・
エレメント。 - 【請求項１２】前記一対の可変キャパシタンス素子がバ
ラクタ・ダイオードである請求項11記載のエレメント。 - 【請求項１３】電磁エネルギを一対の信号路の間でステ
アリングする手段と、 前記ステアリング手段の一端に結合され、通過する電磁
エネルギに位相シフトを与える手段と、 を含むトランシーバ・エレメントであって、 前記位相シフトを与える手段が、所定の周波数帯域の最
高周波数以上のカットオフ周波数を有するローパス・フ
ィルタπ回路網を含み、 該ローパス・フィルタπの回路網が、回路網の直列素子
としての固定インダクタンス素子と、各々が該インダク
タンス素子の一端に接続されるとともに基準電位に結合
される一対の可変キャパシタンス素子と、を含み、 更に前記位相シフトを与える手段が、所定の周波数帯域
の最低周波数以下のカットオブ周波数を有するバイパス
Ｔ回路網を含み、 該ハイパスＴ回路網が、回路網のシャント素子として配
置される固定インダクタンス素子と、一対の可変キャパ
シタンス素子の共通接続部と基準電位との間に結合され
る前記インダクタンス素子と直列に接続される一対の可
変キャパシタンス素子と、を含み、 前記π回路網及びＴ回路網が前記位相シフトを与える手
段の一対の端子間にカスケード接続される、トランシー
バ・エレメント。 - 【請求項１４】増幅器と、 前記増幅器に結合される移相器と、 を含むフェーズド・アレイ・アンテナ・エレメントであ
って、前記移相器が、 可変挿入位相シフトを有するとともに移相器の周波数帯
域の最低周波数以下のカットオフ周波数を有する少なく
とも１つのハイパスπ回路網であって、 回路網の直列素子として配置される固定キャパシタンス
素子、及び 前記キャパシタンス素子と基準電位との間にシャント接
続される一対の可変インダクタンス素子、から成るハイ
パスπ回路網と、 可変挿入位相シフトを有するとともに所定の周波数帯域
の最高周波数以上のカットオフ周波数を有し、前記ハイ
パスπ回路網にカスケード接続される少なくとも１つの
ローパスＴ回路網であって、 回路網のシャント素子としての固定キャパシタンス素
子、及び 夫々前記キャパシタンス素子の一端に接続される一対の
可変インダクタンス素子、から成るローパスＴ回路網
と、 を含む、フェーズド・アレイ・アンテナ・エレメント。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US364414 | 1989-06-12 | ||
| US07/364,414 US4961062A (en) | 1989-06-12 | 1989-06-12 | Continually variable analog phase shifter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0330508A JPH0330508A (ja) | 1991-02-08 |
| JPH0681007B2 true JPH0681007B2 (ja) | 1994-10-12 |
Family
ID=23434436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2153839A Expired - Lifetime JPH0681007B2 (ja) | 1989-06-12 | 1990-06-12 | 連続可変アナログ移相器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4961062A (ja) |
| EP (1) | EP0403176B1 (ja) |
| JP (1) | JPH0681007B2 (ja) |
| DE (1) | DE69026427T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545563B1 (en) * | 1990-07-16 | 2003-04-08 | Raytheon Company | Digitally controlled monolithic microwave integrated circuits |
| SE500713C2 (sv) * | 1992-12-23 | 1994-08-15 | Ericsson Telefon Ab L M | Förfarande och anordning för maximering av selektiviteten vid sammankoppling av komponenter |
| US5334959A (en) * | 1993-04-15 | 1994-08-02 | Westinghouse Electric Corporation | 180 degree phase shifter bit |
| KR100273735B1 (ko) * | 1997-12-29 | 2001-01-15 | 김영환 | 반도체장치의위상변위기 |
| US6441783B1 (en) * | 1999-10-07 | 2002-08-27 | Qinetiq Limited | Circuit module for a phased array |
| US6356149B1 (en) * | 2000-04-10 | 2002-03-12 | Motorola, Inc. | Tunable inductor circuit, phase tuning circuit and applications thereof |
| US6587017B1 (en) * | 2001-09-20 | 2003-07-01 | Lsi Logic Corporation | Method and apparatus for calibrated phase-shift networks |
| EP1542311A4 (en) * | 2002-11-01 | 2011-01-05 | Fujitsu Ltd | CONTROL DEVICE AND CONTROL PROCEDURE |
| US7684776B2 (en) * | 2002-12-24 | 2010-03-23 | Intel Corporation | Wireless communication device having variable gain device and method therefor |
| JP2005033604A (ja) | 2003-07-08 | 2005-02-03 | Taiyo Yuden Co Ltd | 移相器 |
| DE102010014101B4 (de) * | 2010-04-07 | 2016-06-09 | Epcos Ag | Hybridschaltung mit einstellbarer Impedanz |
| US8610477B2 (en) | 2010-05-03 | 2013-12-17 | Hittite Microwave Corporation | Wideband analog phase shifter |
| JP5605142B2 (ja) * | 2010-10-01 | 2014-10-15 | セイコーエプソン株式会社 | 検出装置及び電子機器 |
| US9024704B2 (en) * | 2012-10-26 | 2015-05-05 | Bradley University | Electronically tunable active duplexer system and method |
| JP2015173306A (ja) * | 2014-03-11 | 2015-10-01 | 三菱電機株式会社 | 電子回路 |
| CN107276554B (zh) * | 2017-06-22 | 2020-09-22 | 成都仕芯半导体有限公司 | 一种模拟移相器及射频信号相移方法 |
| US11211704B2 (en) * | 2019-05-29 | 2021-12-28 | Metawave Corporation | Switched coupled inductance phase shift mechanism |
| CN115913334B (zh) * | 2022-11-30 | 2025-03-25 | 北京邮电大学 | 一种低轨卫星原型滤波器的设计方法、装置及设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE292744C (ja) * | 1962-05-14 | |||
| US3778733A (en) * | 1972-05-08 | 1973-12-11 | Alpha Ind Inc | Filter-type digital diode phase shifter |
| JPS5673916A (en) * | 1979-11-22 | 1981-06-19 | Sony Corp | Phase shifter |
| US4394660A (en) * | 1980-12-18 | 1983-07-19 | Eaton Corporation | Phased array feed system |
| US4450419A (en) * | 1982-09-29 | 1984-05-22 | Rca Corporation | Monolithic reflection phase shifter |
| US4604591A (en) * | 1983-09-29 | 1986-08-05 | Hazeltine Corporation | Automatically adjustable delay circuit having adjustable diode mesa microstrip delay line |
| US4733203A (en) * | 1984-03-12 | 1988-03-22 | Raytheon Company | Passive phase shifter having switchable filter paths to provide selectable phase shift |
| US4603310A (en) * | 1985-08-20 | 1986-07-29 | The United States Of America As Represented By The Secretary Of The Air Force | T-section digital phase shifter apparatus |
| US4604593A (en) * | 1985-08-20 | 1986-08-05 | The United States Of America As Represented By The Secretary Of The Air Force | π-section digital phase shifter apparatus |
| US4837532A (en) * | 1987-10-26 | 1989-06-06 | General Electric Company | MMIC (monolithic microwave integrated circuit) voltage controlled analog phase shifter |
-
1989
- 1989-06-12 US US07/364,414 patent/US4961062A/en not_active Expired - Lifetime
-
1990
- 1990-06-08 EP EP90306267A patent/EP0403176B1/en not_active Expired - Lifetime
- 1990-06-08 DE DE69026427T patent/DE69026427T2/de not_active Expired - Lifetime
- 1990-06-12 JP JP2153839A patent/JPH0681007B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0403176A3 (en) | 1991-05-15 |
| EP0403176A2 (en) | 1990-12-19 |
| DE69026427T2 (de) | 1996-12-05 |
| JPH0330508A (ja) | 1991-02-08 |
| US4961062A (en) | 1990-10-02 |
| EP0403176B1 (en) | 1996-04-10 |
| DE69026427D1 (de) | 1996-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681007B2 (ja) | 連続可変アナログ移相器 | |
| KR100466542B1 (ko) | 적층형 가변 인덕터 | |
| US5208564A (en) | Electronic phase shifting circuit for use in a phased radar antenna array | |
| US4338582A (en) | Electronically tunable resonator circuit | |
| US6949978B2 (en) | Efficient broadband switching-mode amplifier | |
| US5148062A (en) | Simplified phase shifter circuit | |
| US4547745A (en) | Composite amplifier with divider/combiner | |
| WO2004107498A2 (en) | A phased array antenna with extended resonance power divider/phase shifter circuit | |
| US4599585A (en) | N-bit digitally controlled phase shifter | |
| US9893707B2 (en) | Circuits, devices and methods related to quadrant phase shifters | |
| US4837532A (en) | MMIC (monolithic microwave integrated circuit) voltage controlled analog phase shifter | |
| US6252474B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
| US20190020088A1 (en) | Microwave digital phase shifters | |
| US4471330A (en) | Digital phase bit for microwave operation | |
| US6806792B2 (en) | Broadband, four-bit, MMIC phase shifter | |
| US6400237B1 (en) | Phase compensation circuit, frequency converter device and active phased array antenna | |
| KR20040072404A (ko) | 다중 비트 위상 천이기 및 그 제조 방법 | |
| US5760661A (en) | Variable phase shifter using an array of varactor diodes for uniform transmission line loading | |
| US5521560A (en) | Minimum phase shift microwave attenuator | |
| US4605912A (en) | Continuously variable phase shifting element comprised of interdigitated electrode MESFET | |
| US10587240B2 (en) | Circuits, devices and methods related to fine phase shifters | |
| US10622961B2 (en) | Reflection type phase shifter with active device tuning | |
| US6522221B1 (en) | Phase shifter, attenuator, and nonlinear signal generator | |
| AU749377B2 (en) | Artificial line | |
| US11356084B2 (en) | Low-loss bi-directional passive LSB phase shifter in mm-wave CMOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 16 |