JPH0682397B2 - Fuzzy member-ship function circuits applicable to crisp sets - Google Patents
Fuzzy member-ship function circuits applicable to crisp setsInfo
- Publication number
- JPH0682397B2 JPH0682397B2 JP60234645A JP23464585A JPH0682397B2 JP H0682397 B2 JPH0682397 B2 JP H0682397B2 JP 60234645 A JP60234645 A JP 60234645A JP 23464585 A JP23464585 A JP 23464585A JP H0682397 B2 JPH0682397 B2 JP H0682397B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- function
- current
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 発明の要約 ファジィ・メンバーシップ関数回路の1つであるZ関数
回路またはS関数回路の主要部回路に,電流比較回路と
その比較結果に応じて制御され所定のグレードを表わす
電流をオン,オフする回路とを設けることによって,殆
んど垂直な立上がりをもつ入出力特性を付加したことを
特徴とする,クリスプ集合に適用可能なファジィ・メン
バーシップ関数回路。DETAILED DESCRIPTION OF THE INVENTION A main part circuit of a Z function circuit or an S function circuit, which is one of fuzzy membership function circuits, is provided with a predetermined grade controlled according to a current comparison circuit and its comparison result. A fuzzy membership function circuit applicable to a crisp set, characterized in that an input / output characteristic having an almost vertical rise is added by providing a circuit for turning on / off a current to be expressed.
実施例は第34図および第35図,応用例は第38図である。The embodiment is shown in FIGS. 34 and 35, and the application example is shown in FIG.
目 次 (1)発明の背景 (1.1)技術分野 (1.2)ディジタル・コンピュータの限界と電流モード
を動作する新しいファジィ論理回路 (1.3)メンバーシップ関数回路とファジィ制御システ
ムの概念(第1図,第2図) (1.4)学習機能を備えたファジィ・システムの概念
(第3図) (2)発明の概要 (2.1)発明の目的 (2.2)発明の構成と効果 (3)実施例の説明 (3.1)種々のタイプのメンバーシップ関数とそれらの
定義(第4図) (3.2)Z関数回路(第5,6,7,8図) (3.3)S関数回路(第9,10,11,12図) (3.4)使用時における勾配の任意設定(第14,15図) (3.5)勾配の切替制御(第15,16,17,18図) (3.6)プログラマブル・マルチ・メンバーシップ関数
回路(第19,20,21図) (3.7)MIN回路とMAX回路(第22,23,24,25,26,27,28
図) (3.8)簡略化されたプログラマブル・マルチ・メンバ
ーシップ関数回路(第29,30図) (3.9)拡張されたプログラマブル・マルチ・メンバー
シップ関数回路(第31,32,33図) (3.10)クリスプ集合に適用可能なS関数回路(第34,3
5図) (3.11)クリスプ集合に適用可能な上り勾配関数回路
(第36,37図) (3.12)クリスブ集合に適用可能なプログラマブル・マ
ルチ・メンバーシップ関数回路(第38図) (1)発明の背景 (1.1)技術分野 この発明は,新しいファジィ制御システムの構築のため
に不可欠なメンバーシップ関数回路,とくにクリスプ集
合に適用可能なファジィ・メンバーシップ関数回路に関
す。Contents (1) Background of the invention (1.1) Technical field (1.2) New fuzzy logic circuit that operates in the limit and current mode of digital computer (1.3) Concept of membership function circuit and fuzzy control system (Fig. 1, Fig. 1) (Fig. 2) (1.4) Concept of fuzzy system with learning function (Fig. 3) (2) Outline of invention (2.1) Purpose of invention (2.2) Structure and effect of invention (3) Description of embodiments (3.1) ) Membership functions of various types and their definitions (Fig. 4) (3.2) Z-function circuit (Figs. 5, 6, 7, 8) (3.3) S-function circuit (Figs. 9, 10, 11, 12) ) (3.4) Arbitrary setting of gradient during use (Figs. 14, 15) (3.5) Gradient switching control (Figs. 15, 16, 17, 18) (3.6) Programmable multi-membership function circuit (Fig. 19) , 20,21) (3.7) MIN circuit and MAX circuit (22,23,24,25,26,27,28
(Fig.) (3.8) Simplified programmable multi-membership function circuit (Fig. 29, 30) (3.9) Expanded programmable multi-membership function circuit (Fig. 31, 32, 33) (3.10) S-function circuit applicable to crisp sets (34th, 3rd
(Fig. 5) (3.11) Upslope function circuit applicable to crisp sets (Figs. 36, 37) (3.12) Programmable multi-membership function circuit applicable to crisp sets (Fig. 38) (1) BACKGROUND (1.1) Technical field The present invention relates to a membership function circuit that is indispensable for constructing a new fuzzy control system, and more particularly to a fuzzy membership function circuit applicable to a crisp set.
(1.2)ディジタル・コンピュータの限界と電流モード
で動作する新しいファジィ論理回路 ファジィ論理はファジネスすなわち「あいまいさ」を取
扱う論理である。人間の思考や行動にはあいまいさがつ
きまとっている。そこで,このようなあいまいさを数量
化したり理論化できれば,交通管制,緊急,応用医療体
制等の社会システム,人間を模倣してつくられるロボッ
ト等の設計に応用できる筈である。1965年にL.A.Zadeh
によってファジィ集合の概念が提唱されて以来,このよ
うな観点から「あいまいさ」を取扱う一つの手段として
ファジィ論理の研究が行なわれてきた。しかしながらこ
のようか研究の多くがディジタル計算機を用いたソフト
ウェア・システムへの応用に向けられているのが現状で
ある。ディジタル計算機は0と1とからなる2値論理に
基づく演算を行なうものであり,その演算処理はきわめ
て厳密であるが,アナログ量の入力にはA/D変換回路を
付加する必要があり,このために膨大な情報を処理させ
ようとすると最終結果が得られるまでに長い時間を要す
るという問題がある。また,ファジィ論理の応用のため
のプログラムはきわめて複雑にならざるを得ず,複雑な
処理のためには大型ディジタル計算機が必要となり経済
的でない。(1.2) New fuzzy logic circuit that operates in the limit and current mode of digital computer Fuzzy logic is a logic that deals with fuzzyness or "ambiguity". There is ambiguity in human thoughts and actions. Therefore, if such ambiguity can be quantified or theorized, it should be applicable to the design of traffic control, emergency, social systems such as applied medical systems, robots imitating human beings, and the like. LA Zadeh in 1965
Since the concept of fuzzy sets was proposed by, fuzzy logic has been studied as one means to deal with "ambiguity" from this point of view. However, most of this research is currently applied to software systems using digital computers. A digital computer performs an operation based on a binary logic consisting of 0 and 1, and its operation processing is extremely strict, but it is necessary to add an A / D conversion circuit to the input of an analog quantity. Therefore, when trying to process a huge amount of information, there is a problem that it takes a long time to obtain a final result. In addition, the program for applying fuzzy logic must be extremely complicated, and a large-scale digital computer is required for complicated processing, which is not economical.
そもそもファジィ論理は0から1までの区間の連続的な
値(0,1)を扱う論理であるから,2値論理を基礎とする
ディジタル計算機にはなじまないという面をもってい
る。またファジィ論理は巾のあるあいまいな量を取扱う
ものであるから,ディジタル計算機による演算ほどの厳
密性は要求されない。ファジィ論理を取扱うのに適した
新しい回路の実現が望まれる理由がここにある。In the first place, fuzzy logic is a logic that handles continuous values (0,1) in the interval from 0 to 1, so it has the aspect that it does not fit into a digital computer based on binary logic. Fuzzy logic handles a wide range of ambiguous quantities, so it is not required to be as rigorous as a digital computer. This is why it is desirable to realize a new circuit suitable for dealing with fuzzy logic.
このような要請にこたえるために,発明者は既に,電流
モードで動作する数多くのファジィ論理回路を提案して
いる(たとえば,特願昭59−57121など)。発明者が提
案したファジイ論理回路には,限界差回路,論理補回
路,限界和回路,限界積回路,論理和(MAX)回路,論
理積(MIN)回路,絶対差回路,含意回路,対等回路等
があり,これらの回路はいずれも電流モードで動作す
る。上記のすべてのファジィ論理回路は,1または複数の
限界差回路と加算(減算)回路の組合せによって構成さ
れるという特徴をもつ。電流モードにおいては加,減算
は単なる結線によって実現できるので(ワイヤード・サ
ムまたはワイヤード・サブトラクト),上記のすべての
ファジィ論理回路は基本的にはファジィ限界差回路をそ
の唯一の構成単位とするということができる。したがっ
て,電流モードで動作するファジィ論理回路は,その回
路設計においても,ICの作製においても,多くの点で有
利である。In order to meet such a demand, the inventor has already proposed a number of fuzzy logic circuits which operate in a current mode (for example, Japanese Patent Application No. 59-57121). The fuzzy logic circuit proposed by the inventor includes a limit difference circuit, a logical complement circuit, a limit sum circuit, a limit product circuit, a logical sum (MAX) circuit, a logical product (MIN) circuit, an absolute difference circuit, an implication circuit, a peer circuit. Etc., and all of these circuits operate in current mode. All of the above fuzzy logic circuits are characterized by being composed of a combination of one or more limit difference circuits and addition (subtraction) circuits. In current mode, since addition and subtraction can be realized by simple wiring (wired sum or wired subtract), all the above fuzzy logic circuits basically have a fuzzy limit difference circuit as their only unit. You can Therefore, a fuzzy logic circuit that operates in current mode is advantageous in many respects both in its circuit design and in the manufacture of ICs.
(1.3)メンバーシップ関数回路とファジィ制御システ
ムの概念(第1図,第2図) ファジィ集合Aはメンバーシップ関数μA(x)によっ
て特性づけられる。メンバーシップ関数μA(x)とは
その変数xがファジィ集合Aに属している度合を表わす
ものであり,この度合は0から1までの区間の連続的な
値[0,1]によって表わされる。メンバーシップ関数μ
A(x)の一例が第1図(A)に示されている。(1.3) Concept of membership function circuit and fuzzy control system (Figs. 1 and 2) The fuzzy set A is characterized by the membership function µ A (x). The membership function μ A (x) represents the degree to which the variable x belongs to the fuzzy set A. This degree is represented by continuous values [0,1] in the interval from 0 to 1. . Membership function μ
An example of A (x) is shown in FIG.
メンバーシップ関数回路は,ある値の変数xが入力とし
て与えられたときに、そのxがファジィ集合Aに属する
度合いを表わす値μA(x)を出力する回路である。The membership function circuit is a circuit that outputs a value μ A (x) representing the degree to which x belongs to the fuzzy set A when a variable x having a certain value is given as an input.
上述のようなファジィ論理回路およびメンバーシップ関
数回路を用いたファジィ制御システムの概念の一例が第
2図に示されている。An example of the concept of the fuzzy control system using the fuzzy logic circuit and the membership function circuit as described above is shown in FIG.
ファジィ制御の応用の一例として,従来から人間が豊富
な経験と感とに基づいて操作ないしは制御していた系の
制御を自動化することが考えられている。人間の行なっ
てきた制御の大系はきわめて複雑であるが,それを単純
化していくと,いくつかのまたは数多くの経験則の組合
せとして把握することができる。この経験則は,「○○
(の状態等)」が××であるならば,△△(の状態等)
を□□せよ」と端的に表現することができる。この経験
則をもう少し複雑にして,「○○が××で,かつ(また
は)○×が×○であるならば,△△を□□せよ」と発展
させるとより一般的となる。この一般的な経験則の命題
形式をファジィ制御システムでは制御則と呼ぶ。As an example of the application of fuzzy control, it has been considered to automate the control of a system that has been operated or controlled by humans based on a wealth of experience and feelings. The system of human control is extremely complicated, but if it is simplified, it can be understood as a combination of some or many empirical rules. This rule of thumb is "○○
(State, etc.) ”is XX, then △△ (state, etc.)
Can be expressed in a straightforward way. It becomes more general if this rule of thumb is made a little more complicated and is expanded to “If XX is XX and (or) XX is XX, then △△ is □□”. The propositional form of this general rule of thumb is called control law in fuzzy control systems.
フィードバック制御システムの用法にしたがって,被制
御系の出力eおよびその偏差Δeを制御入力とし,被制
御系に与える制御出力をΔuとする。According to the usage of the feedback control system, the output e of the controlled system and its deviation Δe are used as control inputs, and the control output given to the controlled system is Δu.
第2図において,制御則の一例として,制御則1「eが
負の小さな値で,かつΔeが正の小さな値ならば,Δu
を正の小さな値にせよ」が与えられている。この制御則
1を, e=NSandΔe=PS→ΔuPS と表現する。ここでNSは負の小さな値(negative smal
l)を,PSは正の小さな値(positive small)を,andは
「かつ」をそれぞれ意味している。In FIG. 2, as an example of the control law, if control law 1 "e is a small negative value and Δe is a small positive value, then Δu
Be a small positive value. " This control rule 1 is expressed as e = NSandΔe = PS → ΔuPS. Here, NS is a negative small value.
l), PS means a positive small value, and and means “and”.
制御則2として「eが正の小さな値で,かつΔeが負の
小さな値ならば,Δuを負の小さな値にせよ」が与えら
れている。これは次のように表現される。As the control law 2, “if e is a small positive value and Δe is a small negative value, let Δu be a small negative value”. This is expressed as follows.
e=PSandΔe=NS→ΔuNS その他にもいくつかの,ないしは多数の制御則が設定さ
れている。e = PSandΔe = NS → ΔuNS In addition, some or many control rules are set.
制御則1における「eが負の小さな値」を判断する上
で,与えられた制御入力e=e0がどの程度の度合で負の
小さな値であるといえるのか,という設問に対する答が
メンバーシップ関数1A<MS関数1A>によって与えられ
る。メンバーシップ関数1Aはメンバーシップ関数回路
(図示略)がら得られ,制御入力eが「負の小さな値の
集合」に属する度合を表わしている。第2図にはメンバ
ーシップ関数1Aとして,eが負のある値でピークをもつ三
角形状の関数が与えられており,この関数1Aによると,
ある制御入力e=e0=−0.2がこの集合に属する度合は
0.8である。Membership is the answer to the question of how much the given control input e = e 0 can be said to be a small negative value in judging "e is a small negative value" in Control Law 1. Function 1 A <MS function 1 A > The membership function 1 A is obtained from a membership function circuit (not shown), and represents the degree to which the control input e belongs to “a set of small negative values”. In Fig. 2, a triangular function having a peak at a certain negative value of e is given as the membership function 1 A. According to this function 1 A ,
The degree to which a control input e = e 0 = -0.2 belongs to this set
0.8.
同じように,制御入力Δe「正の小さな値の集合」に属
する度合を表わすメンバーシップ関数1B<MS関数1B>が
第2図に示されている。この関数1BもまたΔeがある正
の値のときにピークとなる三角形状のものである。図示
しないメンバーシップ関数回路から出力されるこのメン
バーシップ関数1Bによると,ある制御入力Δe=Δe0=
+0.1がこの集合に属する度合は0.6である。Similarly, FIG. 2 shows the membership function 1 B <MS function 1 B > which represents the degree of belonging to the control input Δe “set of small positive values”. This function 1 B also has a triangular shape that peaks when Δe has a positive value. According to this membership function 1 B output from a membership function circuit (not shown), a certain control input Δe = Δe 0 =
The degree to which +0.1 belongs to this set is 0.6.
制御則1における「eが負の小さな値でかつΔeが正の
小さな値」の「かつ」の条件は一般にはファジィ論理積
(MIN)で演算される。この演算MINは,具体的には,そ
の2つの変数のうちの小さい方を選択するものである。
したがって,上述のメンバーシップ関数1Aの値0.8と同1
Bの値0.6とから,MINの演算結果を表わすものとして0.6
が得られる。The condition "and" of "e is a small negative value and Δe is a small positive value" in the control rule 1 is generally calculated by fuzzy logical product (MIN). This operation MIN specifically selects the smaller of the two variables.
Therefore, the value of membership function 1 A above is 0.8
From the value of B of 0.6, the value 0.6
Is obtained.
制御則1における「Δuを正の小さな値にせよ」という
指令もまたメンバーシップ関数<原指令1>で与えられ
る。この原指令1で表わす関数もまた,Δuがある正の
値のときにピーク値1となる三角形状のものが一例とし
て示されている。原指令1を表わす関数は,メンバーシ
ップ関数発生回路(図示略)から発生する。The command "Set Δu to a small positive value" in Control Law 1 is also given by the membership function <original command 1>. The function represented by the original command 1 is also shown as an example of a triangular shape having a peak value of 1 when Δu has a certain positive value. The function representing the original command 1 is generated from a membership function generating circuit (not shown).
制御則1における「ならば」,たとえば乗算によって実
行される。上述のMIN演算によって値0.6が得られてい
る。原指令1の関数にこの0.6を乗じると,ピーク値が
0.6の三角形状の関数<指令1>がつくられる。It is executed by "if" in the control law 1, for example, multiplication. A value of 0.6 is obtained by the MIN operation described above. Multiplying the function of original command 1 by 0.6, the peak value is
A triangular function <command 1> of 0.6 is created.
「ならば」の演算をMINによって行なうようにしてもよ
い。この場合には,破線で示すような台形状の関数が指
令1として得られるであろう。The calculation of “if” may be performed by MIN. In this case, a trapezoidal function as shown by the broken line will be obtained as the command 1.
制御則2においても同じように,与えられた制御入力e
およびΔeにこの制御則2を適用することにより,<指
令2>が作成される。他の制御則の適用によって同じよ
うに他の指令も作成されよう。Similarly in the control law 2, the applied control input e
By applying this control law 2 to and Δe, <command 2> is created. The application of other control laws could create other directives as well.
1つの被制御系に対して上述のように複数の制御則が設
定されるのが一般的である。これらの制御則から導かれ
たそれぞれの指令が,制御出力Δuを最終的に得るため
に利用される。そこで,各制御則から導かれた指令につ
いてファジィ論理和(MAX)の演算が行なわれる。第2
図に示された<推論結果>のグラフは,<指令1>と<
指令2>のMAX演算結果を示している。そのうち実線の
グラフは,各制御則の「ならば」の条件として乗算が用
いられたもの,破線のグラフは「ならば」の条件として
MINの演算が行なわれたものをそれぞれ示している。Generally, a plurality of control rules are set for one controlled system as described above. The respective commands derived from these control laws are used to finally obtain the control output Δu. Therefore, the fuzzy logical sum (MAX) operation is performed on the commands derived from each control law. Second
The graph of <inference result> shown in the figure shows <command 1> and <command 1>.
The MAX calculation result of command 2> is shown. Among them, the solid line graph shows that multiplication was used as the “if” condition of each control law, and the broken line graph shows the “if” condition.
Each shows the result of MIN calculation.
このような推論結果を用いて,最後に制御出力Δuが決
定される。これをデファジフィケーション(defuzzific
ation)という。メンバーシップ関数の生成を含めて上
述の各演算は,ファジィ論理にしたがって「あいまい
さ」を包含した状態で行なわれているが,この段階にお
いては確定した1つの値をもつ制御出力Δuを決定しな
ければならない。Finally, the control output Δu is determined using such inference result. This is the defuzzific
ation). The above-mentioned operations including the generation of the membership function are performed in a state in which "ambiguity" is included according to the fuzzy logic, but at this stage, the control output Δu having one fixed value is determined. There must be.
デファジフィケーションは,たとえば<推論結果>を示
す関数の重み付き平均をとることによって,すなわち重
心の位置を求めることによって行なうことができる。こ
の実施例では,最終的に制御出力Δu=Δu0=+0.1に
決定されている。「ならば」の演算としてMINが行なわ
れた場合にも,ほぼ同じ結果が得られるであろう。The defuzzification can be performed, for example, by taking the weighted average of the function indicating the <inference result>, that is, by obtaining the position of the center of gravity. In this embodiment, the control output is finally determined as Δu = Δu 0 = + 0.1. Almost the same result will be obtained when MIN is performed as an operation of “if”.
<指令1>の重心の位置と<指令2>の重心の位置とを
先に求め,これら2つの位置のさらに重みつき平均をと
ることによってデファジフィケーションを行なってもよ
い。The position of the center of gravity of <command 1> and the position of the center of gravity of <command 2> may be obtained first, and the weighted average of these two positions may be taken to perform the defuzzification.
メンバーシップ関数1A,1B等は可変であることが好まし
い。すなわち,上述のようにして決定された制御出力Δ
uによって被制御系の制御を継続する過程において,制
御が適確に行なわれているかどうかを監視する。もし最
適な制御が行なわれていなければ,メンバーシップ関数
(その値またはグラフの形)を変更して,最適な制御を
可能とするメンバーシップ関数を追求していく。これを
一般に「学習機能」という。Membership functions 1 A , 1 B, etc. are preferably variable. That is, the control output Δ determined as described above
In the process of continuing the control of the controlled system by u, it is monitored whether the control is properly performed. If the optimal control is not performed, the membership function (its value or the shape of the graph) is changed to pursue the membership function that enables the optimal control. This is generally called "learning function".
(1.4)学習機能を備えたファジィ・システムの概念
(第3図) 第3図は,上述したような学習機能を備えたファジィ・
システムの一例を概略的に示している。(1.4) Concept of fuzzy system with learning function (Fig. 3) Fig. 3 shows fuzzy system with learning function as described above.
1 schematically shows an example of a system.
何らかの物理的入力,たとえば上述の制御入力やキー入
力されたデータ等が,入力変換回路11によって必要に応
じて正規化され,または適当な形態の信号に変換され
る。この変換回路11は場合によっては不要となろう。Any physical input, such as the above-mentioned control input or key-in data, is normalized by the input conversion circuit 11 as necessary, or converted into a signal of an appropriate form. This conversion circuit 11 may be unnecessary in some cases.
メンバーシップ関数回路群12には,パラメータ可変のメ
ンバーシップ関数回路が多数設けられており,変換回路
11からの入力信号に応じて所定のものが1または複数個
選択され,かつ入力信号に応じたメンバーシップ関数を
表わす信号が出力される。The membership function circuit group 12 is provided with many membership function circuits with variable parameters.
One or more predetermined ones are selected according to the input signal from 11, and a signal representing the membership function according to the input signal is output.
他方,1または複数のメンバーシップ関数を発生する回路
15が設けられている。これらの回路12および15からのメ
ンバーシップ関数出力はファジィ論理回路網13に入力
し,ここで所定のファジィ論理にしたがった演算が行な
われ,その演算結果が出力される。この回路網13の論理
およびメンバーシップ関数関数発生回路15のパラメータ
も必要に応じて変更できるものであることが好ましい。On the other hand, circuits that generate one or more membership functions
15 are provided. Membership function outputs from these circuits 12 and 15 are input to a fuzzy logic network 13, where an operation according to a predetermined fuzzy logic is performed and the operation result is output. The logic of this network 13 and the parameters of the membership function function generating circuit 15 are also preferably changeable as required.
ファジイ論理回路網13から出力されるファジィ情報はそ
のまま出力となることもあるが,場合によっては上述の
デファジフィケーション回路14によって何らかの決定が
行なわれ,これが出力となる。The fuzzy information output from the fuzzy logic circuit network 13 may be output as it is, but in some cases, the defuzzification circuit 14 makes some decision and outputs it.
この出力は,表示されたり,上述の制御出力Δuとなっ
たり,種々の用途に用いられよう。This output may be displayed, used as the control output Δu described above, or used for various purposes.
ファジィ論理回路網13またはデファジフィケーション回
路14の出力は,参照(基準,標準)入力と比較される。
この参照入力は,学習の正解を表わすものであり,たと
えば熟練したエキスパート,ディジタル・コンピュータ
によるシミレーション等によって与えられるであろう。The output of the fuzzy logic network 13 or the defuzzification circuit 14 is compared to the reference (standard, standard) input.
This reference input represents the correct answer for learning, and may be given by, for example, a skilled expert, digital computer simulation, or the like.
制御,記憶回路16は,上記比較結果に応じて,その偏差
が零になるように,メンバーシップ関数回路群12および
メンバーシップ関数発生回路15の各メンバーシップ関数
の形状やパラメータ等を変えたり,ファジィ論理回路網
13内の論理関数の種類や接続を変更したりする。The control / memory circuit 16 changes the shape and parameters of each membership function of the membership function circuit group 12 and the membership function generation circuit 15 so that the deviation becomes zero according to the comparison result, Fuzzy logic network
Change the type and connection of the logical function in 13.
このようにして,このファジィ・システムは学習するこ
とによって,常に正しい出力(正解)を発生するように
調整,変更されていく。In this way, this fuzzy system is adjusted and modified so that the correct output (correct answer) is always generated by learning.
(2)発明の概要 (2.1)発明の目的 この発明の目的は,上記(1,3),(1,4)で述べたシス
テムにおいて用いられるメンバーシップ関数を得るため
の回路であって,とくにクリスプ集合に適用可能なファ
ジィ・メンバーシップ関数回路を提供することにある。(2) Outline of the invention (2.1) Object of the invention The object of the invention is to obtain a membership function used in the system described in (1,3) and (1,4) above. It is to provide a fuzzy membership function circuit applicable to a crisp set.
(2.2)発明の構成と効果 Z関数またはS関数といわれる基本的なファジィ・メン
バーシップ関数を発生する回路の主要部は,入力信号と
ブレーク・ポイントに関する値を表わす基準信号との間
で減算を行なう第1の減算回路と,入力信号が基準信号
よりも大きければ第1の減算回路の減算結果を出力し,
他の場合には零を表わす信号を出力する回路とからなる
限界差回路,および所定のグレードを表わす信号から限
界差回路の出力信号を減算し,正の減算結果を表わす信
号を出力し,減算結果が負の場合に零を表わす信号を出
力する第2の減算回路から構成される。(2.2) Structure and effect of the invention The main part of a circuit that generates a basic fuzzy membership function called a Z-function or S-function performs subtraction between an input signal and a reference signal representing a value related to a breakpoint. The first subtraction circuit to perform, and if the input signal is larger than the reference signal, outputs the subtraction result of the first subtraction circuit,
In other cases, the output signal of the limit difference circuit is subtracted from the signal representing the predetermined grade, and the limit difference circuit consisting of a circuit that outputs a signal representing zero, and the signal representing the positive subtraction result is output and subtracted. It is composed of a second subtraction circuit which outputs a signal representing zero when the result is negative.
この発明によると,このファジィ・メンバーシップ関数
回路がクリスプ集合の論理すなわち1と0の2値論理を
用いた制御系にも適用が可能となるように,このメンバ
ーシップ関数回路に次のような回路素子が付加されてい
る。すなわち,第1の減算回路と第2の減算回路との間
の適所に設けられた第1のスイッチング素子,所定のグ
レードを表わす信号の入力端子と第2の減算回路との間
に設けられた,第1のスイッチング素子と同時にオン,
オフ制御される第2のスイッチング素子,第2のスイッ
チング素子に並列に接続された第3のスイッチング素
子,および入力信号と基準信号とを比較し,この比較結
果に応じて第3のスイッチング素子を制御する比較回路
である。According to the present invention, the fuzzy membership function circuit can be applied to the control system using the logic of the crisp set, that is, the binary logic of 1 and 0. Circuit elements are added. That is, the first switching element is provided at a proper position between the first subtraction circuit and the second subtraction circuit, and is provided between the second subtraction circuit and the input terminal of the signal representing the predetermined grade. , Turn on at the same time as the first switching element,
A second switching element that is controlled to be turned off, a third switching element that is connected in parallel to the second switching element, and an input signal and a reference signal are compared, and the third switching element is switched according to the comparison result. It is a comparison circuit for controlling.
第1および第2スイッチング素子をオンとしておくと0
〜1の連続的な値を取扱うファジィ論理のためのメンバ
ーシップ関数を出力する回路となる。これらのスイッチ
ング素子をオフとすると1および0の2値論理のための
関数を出力する回路となる。0 when the first and second switching elements are turned on
The circuit outputs a membership function for fuzzy logic that handles continuous values of ~ 1. When these switching elements are turned off, the circuit outputs a function for binary logic of 1 and 0.
電流モードで動作するメンバーシップ関数回路において
は,上記限界差回路は,入力電流とブレーク・ポイント
に関する値を表わす基準電流との間で減算を行なう第1
の減算回路と,この減算回路の出力側に接続された電流
ミラーとから構成される。上記第2の減算回路は,所定
のグレードを表わす電流から限界差回路の出力電流を減
算するものであり,その出力側にダイオード作用素子が
接続される。そして,上記比較回路は電流比較回路によ
り構成される。In the membership function circuit operating in the current mode, the limit difference circuit performs the subtraction between the input current and the reference current representing the value relating to the break point.
And a current mirror connected to the output side of this subtraction circuit. The second subtraction circuit subtracts the output current of the limit difference circuit from the current representing the predetermined grade, and the diode acting element is connected to the output side thereof. The comparison circuit is composed of a current comparison circuit.
上記限界差回路の電流ミラーを,複数の出力線が並列に
接続された多出力電流ミラーと,複数の出力線の少なく
ともいずれか1つに設けられた第4のスイッチング素子
とにより構成すると,勾配の切替可能なファジィ・メン
バーシップ関数を得ることができるようになる。When the current mirror of the limit difference circuit is composed of a multi-output current mirror in which a plurality of output lines are connected in parallel and a fourth switching element provided in at least one of the plurality of output lines, It becomes possible to obtain a fuzzy membership function that can be switched.
この発明によるメンバーシップ関数回路は,実施例の説
明において明らかなように,種々のファジィ・メンバー
シップ関数を生成するための基本となる回路,とくにク
リスプ集合にも適用可能なファジィ・メンバーシップ関
数生成のために基本となる回路であり,きわめて有用性
に富んでいる。As will be apparent from the description of the embodiments, the membership function circuit according to the present invention is a basic circuit for generating various fuzzy membership functions, particularly fuzzy membership function generation applicable to crisp sets. It is a basic circuit for and is extremely useful.
以下に,この発明の実施例について詳細に説明する。Examples of the present invention will be described in detail below.
以下の実施例の説明では,まず種々のタイプのメンバー
シップ関数を明らかにし(第4図),そのうち基本的な
Z関数およびS関数を発生する回路について説明し(第
5〜第12図),Z関数回路およびS関数回路の発展形態お
よびその応用例について展開したのち,この発明の実施
例であるクリスプ集合に適用可能なS関数回路を第34図
および第35図を用いて説明し,さらにその応用例につい
て詳述する(第38図)。In the following description of the embodiments, first, various types of membership functions will be clarified (FIG. 4), and circuits that generate basic Z and S functions will be described (FIGS. 5 to 12). After expanding the developments of the Z-function circuit and the S-function circuit and their applications, the S-function circuit applicable to the crisp set which is an embodiment of the present invention will be described with reference to FIGS. 34 and 35, and further, The application example will be described in detail (Fig. 38).
(3)実施例の説明 (3,1)種々のタイプのメンバーシップ関数とそれらの
定義(第4図) メンバーシップ関数は,一般的には,第1図(A)にそ
の一例が示されているように,曲線で表現されることが
多い。しかし,曲線で表現されるべきかどうかはメンバ
ーシップ関数によって本質点なことではない。メンバー
シップ関数のより重要な特徴は,それが0〜1までの連
続的な値をとるということである。(3) Description of Examples (3, 1) Membership functions of various types and their definitions (Fig. 4) An example of the membership function is generally shown in Fig. 1 (A). It is often expressed as a curve. However, whether or not it should be represented by a curve is not an essential point depending on the membership function. The more important feature of the membership function is that it takes continuous values from 0 to 1.
他方,回路設計上の観点からいうと,第1図(B)に示
されているように,メンバーシップ関数を直線の折線で
表現する方が取扱いが容易であり,少数のパラメータで
メンバーシップ関数を特性づけることができ,さらに設
計も簡単となる。しかも,メンバーシップ関数を折線で
表わしても,上記の特徴が失なわれることはない。On the other hand, from a circuit design point of view, it is easier to handle the membership function with a straight broken line, as shown in FIG. Can be characterized and the design is simple. Moreover, even if the membership function is expressed by a broken line, the above characteristics are not lost.
したがって,以下の説明では,すべてのメンバーシップ
を直線またはその折線で表現することとする。Therefore, in the following description, all memberships will be represented by straight lines or their broken lines.
第1図(B)に示されたメンバーシップ関数は一例にす
ぎない。メンバーシップは他に多くのタイプのものがあ
る。以下にそれらの定義について説明する。The membership function shown in FIG. 1 (B) is only an example. There are many other types of membership. The definitions will be described below.
第4図には,10種類のメンバーシップ関数が示されてい
る。In Figure 4, ten kinds of membership functions are shown.
第1のものは変数xの値に関係なく常に0の値をとる関
数であり,これをφ関数と定義する。The first is a function that always takes a value of 0 regardless of the value of the variable x, and this is defined as the φ function.
第2のものは,常に1の値をとる1関数と定義されるも
のである。The second one is defined as one function that always takes the value of one.
第3のものは,変数xが小さい領域では1の値をとり,
ある値ZBに達すると,一定の勾配で減少し,遂に0に達
し,xがそれよりも大きい領域では常に0の値をとる関数
である。すなわち変数X軸上に1つの下り勾配をもつ。
これはZ関数と名付けられる。x=ZBをブレーク・ポイ
ントと呼ぶ。勾配は任意の値をとりうる。X関数はブレ
ーク・ポイントZBと勾配とによって規定することができ
る。ZB=0,ZB<0であっても,これをZ関数に含ませ
る。The third one takes a value of 1 in the region where the variable x is small,
When it reaches a certain value Z B , it decreases with a constant gradient and finally reaches 0, and it is a function that always takes a value of 0 in the region where x is larger than that. That is, it has one downward slope on the variable X axis.
This is named the Z function. We call x = Z B a breakpoint. The gradient can take any value. The X-function can be defined by the breakpoint Z B and the slope. Even if Z B = 0 and Z B <0, this is included in the Z function.
第4のものは,Z関数を反転した形のものであり,これを
S関数と定義する。すなわち,X軸上に1つの上り勾配を
もつ。S関数もブレーク・ポイントSBと勾配とによって
規定される。The fourth one is an inverted version of the Z function, which is defined as the S function. That is, it has one upward slope on the X axis. The S function is also defined by the breakpoint S B and the slope.
第5のものはπ関数と呼ばれるもので,変数xがある領
域にあるときに1の値をとり,xがブレーク・ポイントS
B2より小さくなるかまたはZB2より大きくなると一定の
勾配で減少し,遂には0の値をとり,それよりもxが小
さいおよび大きい領域では常に0である関数である。台
形状の関数ということもできる。π関数は2つのブレー
ク・ポイントSB2,ZB2と勾配とによって特徴づけられ
る。The fifth one is called the π function, and takes a value of 1 when the variable x is in a certain area, and x is a break point S.
When it is smaller than B2 or larger than ZB2, it decreases with a constant gradient, and finally takes a value of 0, and is a function that is always 0 in a region where x is smaller and larger than that. It can also be called a trapezoidal function. The π function is characterized by two break points S B2 , Z B2 and a gradient.
特殊な場合にはSB2=ZB2となり,鎖線で示すように三角
形状になる。In a special case, S B2 = Z B2 , which is a triangle as shown by the chain line.
第6のものは,π関数を反転したU関数と定義されるも
のである。1つの谷をもつ関数ということもできる。U
関数は,2つのブレーク・ポイントZB1,SB1および勾配に
よって規定される。特殊な場合には鎖線で示す形となる
(ZB1=SB1)。The sixth one is defined as a U function which is the inverted π function. It can be said that it is a function with one valley. U
The function is defined by two breakpoints Z B1 , S B1 and a gradient. In special cases, the shape is indicated by the chain line (Z B1 = S B1 ).
メンバーシップ関数の形はさらに複雑になる。The form of the membership function becomes more complicated.
第7番目のものは,台形関数(π関数)に,それよりも
xの大なる領域において上り勾配の関数(S関数)を組
合せたものであり,N関数と定義される。これはまた見方
をかえて,谷をもつ関数(U関数)に,それよりもxの
小なる領域において上り勾配の関数(S関数)の組合せ
たものということもできる。いずれにしても,このN関
数は3つのブレーク・ポイントSB2,ZB2,SB1および勾配
によって規定される。The seventh one is a combination of a trapezoidal function (π function) and an up-slope function (S function) in a region where x is larger than that, and is defined as an N function. From a different point of view, this can be said to be a combination of a function having a valley (U function) and a function of an upslope (S function) in a region where x is smaller than that. In any case, this N-function is defined by three break points S B2 , Z B2 , S B1 and a slope.
第8番目のものはN関数を反転したものであってИ関数
と定義される。これもまた3つのブレーク・ポイントZ
B1,SB2,ZB2および勾配によって規定される。The eighth one is the inverse of the N function and is defined as the И function. This is also three break points Z
It is defined by B1 , S B2 , Z B2 and the slope.
第9番目のものはW関数と呼ばれ,これは,谷をもつ
(U関数)を2つ組合せたものをいうこともできるし,
台形の関数(π関数)に下り勾配をもつ関数(Z関数)
と上り勾配をもつ関数(S関数)を組合せたものという
こともできるし,さらにN関数にZ関数を組合せたもの
またはИ関数にS関数を組合せたものということも可能
である。いずれにしてもW関数は,4つのブレーク・ポイ
ントZB1,SB2,ZB2,SB1および勾配によって規定される。The ninth one is called the W function, which can be a combination of two valleys (U function),
A trapezoidal function (π function) with a downward slope (Z function)
And a function having an upward slope (S function) can be combined, and further, it can be said that N function is combined with Z function or И function is combined with S function. In any case, the W function is defined by four break points Z B1 , S B2 , Z B2 , S B1 and a gradient.
最後のものはW関数を反転したもので,M関数と定義され
る。これもまた4つのブレーク・ポイントSB1,BB2,SB2,
BB1および勾配によって規定される。The last is the inverse of the W function and is defined as the M function. This is also four break points S B1 , B B2 , S B2 ,
Defined by B B1 and slope.
さらに上記の2以上の関数を適宜組合せることにより,
一層複雑にしたメンバーシップ関数も定義されうること
は容易に理解できよう。Furthermore, by properly combining the above two or more functions,
It will be readily appreciated that more complex membership functions can be defined.
第4図においては,変数xの正の領域のみが図示されて
いるが,xの負の領域にも拡張できることはいうまでもな
い。この場合に,上述のブレーク・ポイントも一般的に
は負の値をとりうる。In FIG. 4, only the positive region of the variable x is shown, but it goes without saying that it can be extended to the negative region of x. In this case, the above-mentioned break point can also generally take a negative value.
上り勾配,下り勾配,台形,谷等の勾配は任意にとるこ
とが可能であるが,回路設計上は勾配を1(また−1)
とすることが最も簡素となる。後述するように勾配が1
であっても,回路を使用するときに縦軸および横軸のレ
ンジを変えることにより任意の勾配を得ることができ
る。勾配をあらかじめ定めておくと,上述の10の関数は
1または複数のブレーク・ポイントのみによって一義的
に定めることが可能となる。It is possible to take any gradient, such as an upslope, a downslope, a trapezoid, or a valley, but in terms of circuit design, the slope is 1 (or -1).
Is the simplest. The slope is 1 as described later
Even when the circuit is used, an arbitrary slope can be obtained by changing the range of the vertical axis and the horizontal axis. If the gradient is defined beforehand, the above-mentioned 10 functions can be uniquely defined by only one or a plurality of break points.
(3,2)Z関数回路(第5図,第6図,第7図,第8
図) 第5図はZ関数を出力するメンバーシップ関数回路の一
例を示している。ここでは入力変数はZ,Z関数はfZで表
わされている。また,この回路は電流モードで動作し,
吸い込み入力,吐き出し出力の回路である。吸い込み入
力とは入力電流が回路に流入する形態であり,吐き出し
出力とは出力電流が回路から流出する形態をいう。電流
モードにおいては,変数および関数の正,負は電流の方
向によって,それらの絶対値は電流値によってそれぞれ
表わされる。(3,2) Z-function circuit (Figs. 5, 6, 7 and 8)
FIG. 5 shows an example of a membership function circuit that outputs a Z function. Here, the input variable is represented by Z, and the Z function is represented by f Z. Also, this circuit operates in current mode,
It is a circuit for suction input and discharge output. Suction input is a form in which the input current flows into the circuit, and discharge output is a form in which the output current flows out from the circuit. In the current mode, the positive and negative of variables and functions are represented by the direction of the current, and their absolute values are represented by the current value.
第5図のメンバーシップZ関数回路は,ブレーク・ポイ
ントZBを表わす電流を与える電流源(回路に吐き出し入
力電流を与える)23と,電流ミラー(CM)25と,1の値の
電流を与える電流源(回路に吸い込み入力電流を与え
る)26と,ダイオード28とから構成されている。電流ミ
ラー25は2個のN−MOS FETにより構成されている。第
5図の回路の各部分を流れる電流を表わすグラフが,電
流の向きを示す矢印に対応して示されている。また,出
力電流fZのグラフは第6図に示されている。The membership Z-function circuit shown in FIG. 5 provides a current source (which gives the input current to the circuit) 23 which gives a current representing the break point Z B , a current mirror (CM) 25, and a current having a value of 1. It is composed of a current source (which applies a sinking input current to the circuit) 26 and a diode 28. The current mirror 25 is composed of two N-MOS FETs. A graph showing the current flowing through each part of the circuit of FIG. 5 is shown corresponding to the arrow indicating the direction of the current. The graph of output current f Z is shown in FIG.
入力端子21には入力変数(Z≧0とする)の値を表わす
電流が流入している。入力端子21と電流ミラー25の入力
側との間にはワイヤードOR24によって電流源23が接続さ
れ,このワイヤードORから値ZB(ZB≧0とする)の電流
が流出する。したがって,ワイヤードOR24から電流ミラ
ー25に向かってZとZBとの差(Z−ZB)を表わす電流が
流れようとするが,実際は電流ミラー25が逆方向電流に
対して電流阻止ダイオードとして働くので,限界差(Z
ZB)の電流が流れることになる(グラフ参照)。ここ
ではファジィ限界差の演算を表わし,限界差は次の内
容をもつ。A current representing the value of an input variable (Z ≧ 0) is flowing into the input terminal 21. A current source 23 is connected by a wired OR 24 between the input terminal 21 and the input side of the current mirror 25, and a current of value Z B (Z B ≧ 0) flows out from this wired OR. Therefore, a current representing the difference (Z−Z B ) between Z and Z B flows from the wired OR 24 toward the current mirror 25, but actually the current mirror 25 acts as a current blocking diode against the reverse current. Therefore, the marginal difference (Z
Z B ) current will flow (see graph). Here, the calculation of the fuzzy marginal difference is represented, and the marginal difference has the following contents.
電流ミラー25の出力側からは同じ値の吸い込み電流が出
力される。電流ミラー25の出力側と出力端子22との間に
は電流源26がワイヤードOR27によって接続されている。
したがって,ワイヤードOR27で1−(ZZB)の演算が
行なわれ,この値の電流が出力端子22から吐き出される
かまたは吸い込まれようとする(グラフ参照)。しかし
ながら,ワイヤードOR27と出力端子22との間には,吐き
出し出力に対して順方向となるダイオード28が接続され
ているので,端子22に現われようとする吸い込み出力電
流は0となる。これは1(ZZB)の演算と等価であ
る。 From the output side of the current mirror 25, a sink current of the same value is output. A current source 26 is connected by a wired OR 27 between the output side of the current mirror 25 and the output terminal 22.
Accordingly, operation of the 1-in wired OR27 (ZZ B) is carried out, about to be or sucked current of this value is discharged from the output terminal 22 (see graph). However, since the diode 28 which is in the forward direction with respect to the discharge output is connected between the wired OR 27 and the output terminal 22, the sink output current which is about to appear at the terminal 22 becomes zero. This is equivalent to the operation of 1 (ZZ B ).
以上の動作をまとめると次にようになる。The above operation is summarized as follows.
この動作をグラフで表わしたのが,第6図である。この
Z関数の下り勾配は−1である。 This operation is graphically represented in FIG. The down slope of this Z-function is -1.
なお,ダイオード28はダイオード接続MOS FETで代える
ことができる。The diode 28 can be replaced with a diode-connected MOS FET.
入力電流Zが負の場合には(ただしZB≧0),電流ミラ
ー25からワイヤードOR24に向かって(Z+ZB)の電流が
流れようとするが,電流ミラー25がこの電流の流出を阻
止するので,電流ミラー25とワイヤードOR24との間に流
れる電流は0である。したがって,電流ミラーの出力電
流も0であり,出力端子22には電流源26の1の値の電流
がそのまま吐き出される。When the input current Z is negative (however, Z B ≧ 0), the current (Z + Z B ) tries to flow from the current mirror 25 toward the wired OR 24, but the current mirror 25 blocks the outflow of this current. Therefore, the current flowing between the current mirror 25 and the wired OR24 is zero. Therefore, the output current of the current mirror is also 0, and the current of the value 1 of the current source 26 is discharged to the output terminal 22 as it is.
ブレーク・ポイントZBが負の場合(ただしZ≧0)に
は,ワイヤードOR24から電流ミラー24に(Z+|ZB|)の
電流が流入するので,電流ミラー25の吐い込み出力電流
も(Z+|ZB|)となる。したがって,出力は次のように
表わされる。When the break point Z B is negative (where Z ≧ 0), the current (Z + | Z B |) flows from the wired OR 24 into the current mirror 24, so the output current of the current mirror 25 is also (Z +). | Z B |). Therefore, the output is represented as:
第(3)式は,ZBが負側にくるように第6図のグラフを
そのまま左シフトした動作を表わしている。 Expression (3) represents an operation in which the graph of FIG. 6 is left-shifted as it is so that Z B is on the negative side.
ブレーク・ポイントZBおよび入力電流Zがともに負の場
合には,ワイヤードOR24から電流ミラー25に向かって
(|ZB||Z|)の電流が流入する。したがって,電流ミ
ラー25の吸い込み出力電流も(|ZB||Z|)で与えら
れ,吐き出し出力電流は次式で表現される。When both the break point Z B and the input current Z are negative, a current of (| Z B || Z |) flows from the wired OR 24 toward the current mirror 25. Therefore, the suction output current of the current mirror 25 is also given by (| Z B || Z |), and the discharge output current is expressed by the following equation.
第(4)式もまた,第6図のグラフを左側にシフトした
状態を表現している。 Expression (4) also expresses the state where the graph of FIG. 6 is shifted to the left.
このようにして,第5図の回路はすべてのZの値および
ZBの値に対して適用可能である。Thus, the circuit of FIG. 5 has all Z values and
Applicable to Z B values.
第7図は,バイポーラ・トランジスタ・アレイ(ROHM社
製TA78)を用いて実現したZ関数回路を示している。第
5図の電流源,電流ミラー等に対応する回路には同一符
号が付けられている。また,第5図の入力端子21に代え
て入力回路21Aが,出力端子22に代えて出力回路22Aが設
けられている。ダイオード28としては,NPNトランジスタ
(TA78中の1個)のベース・エミッタ間のダイオードが
利用されている。FIG. 7 shows a Z-function circuit realized by using a bipolar transistor array (RO78 TA78). Circuits corresponding to the current sources, current mirrors, etc. in FIG. 5 are designated by the same reference numerals. Further, an input circuit 21A is provided in place of the input terminal 21 in FIG. 5, and an output circuit 22A is provided in place of the output terminal 22. As the diode 28, a base-emitter diode of an NPN transistor (one of TA78) is used.
第8図は,第7図の回路を用いて測定した実験結果を示
している。3つの異なるZB(パラメータ)について実験
が行なわれた。入力電流Z,ブレーク・ポイント電流ZB,1
の値の電流および出力電流fZは,それぞれの回路におけ
る抵抗の降下電圧として測定された。fZ=10μAがμ=
1に,fZ=0μAがμ=0にそれぞれ対応している。FIG. 8 shows the experimental results measured using the circuit of FIG. Experiments were performed for three different Z B (parameters). Input current Z, Break point current Z B , 1
The current at the value of and the output current f Z were measured as the voltage drop of the resistor in each circuit. f Z = 10 μA is μ =
1 and f Z = 0 μA correspond to μ = 0.
このグラフから分るように,第7図の回路はきわめてす
ぐれた直線性を有しているとともに,回路構成も簡素で
ある。このようなすぐれた直線性は,電圧モードの簡単
な回路では実現不可能であり,これが,電流モードの回
路でメンバーシップ関数回路を実現した大きな理由でも
ある。また,第7図の回路では電流ミラーが使用されて
いるので温度安定性がよく,電流源を除いて抵抗を使用
していないから集積化に適している等の特徴がある。As can be seen from this graph, the circuit of FIG. 7 has a very good linearity and the circuit configuration is simple. Such excellent linearity cannot be realized by a simple voltage mode circuit, and this is also a major reason why a membership function circuit is realized by a current mode circuit. In addition, the circuit of FIG. 7 has a characteristic that it has good temperature stability because it uses a current mirror and is suitable for integration because it does not use a resistor except for a current source.
また,第7図および第8図からも分るように,Z関数回路
はMOS FETのみならずバイポーラ素子によっても,実用
性のきわめて高いものが実現できる。Further, as can be seen from FIGS. 7 and 8, the Z function circuit can be realized with extremely high practicality not only by the MOS FET but also by the bipolar element.
(3,3)S関数回路(第9図,第10図,第11図,第12
図) メンバーシップS関数回路の一例が第9図に示されてい
る。入力変数(入力電流)はSで,S関数出力(出力電
流)はfSでそれぞれ示されている。ブレーク・ポイント
を表わす電流SBは電流源33によって,値1を表わす電流
は電流源36によってそれぞれ与えられる。(3,3) S-function circuit (Figs. 9, 10, 11 and 12)
FIG. 9 shows an example of the membership S-function circuit. The input variable (input current) is shown by S, and the S function output (output current) is shown by f S. The current S B representing the break point is provided by the current source 33 and the current representing the value 1 is provided by the current source 36.
S関数回路とZ関数回路との基本的な相違は,ワイヤー
ドOR34(第5図のワイヤードOR24に対応)に入力する電
流の向きにある。ワイヤードOR34には,入力電流Sが吐
き出し入力として,またブレーク・ポイント電流SBが吸
い込み入力として与えられている。このために,入力端
子31に与えられる吸い込み入力電流は電流ミラー39によ
ってその向きが反転されている。また,ブレーク・ポイ
ント電流源33は回路に対して吸い込み入力を与えるもの
となっている(第5図の電流源23と比較せよ)。The basic difference between the S-function circuit and the Z-function circuit is the direction of the current input to the wired OR34 (corresponding to the wired OR24 in FIG. 5). The input current S is supplied to the wired OR 34 as a discharge input, and the break point current S B is supplied to the wired OR 34 as a suction input. Therefore, the direction of the sinking input current given to the input terminal 31 is reversed by the current mirror 39. In addition, the break point current source 33 is designed to give a suction input to the circuit (compare the current source 23 in FIG. 5).
ワイヤードOR34と電流ミラー35とによりSBSの演算が
行なわれる。さらに,ワイヤードOR37によって1−(SB
S)の演算が行なわれる。ダイオードとして作用する
ダイオード接続MOS FET38によって吸い込み出力方向の
電流が阻止されるから,結局出力電流としてfS=1
(SBS)を表わす吐き出し出力電流が得られる。この
出力電流のグラフが第10図に示されている。Calculation of S B S is performed by the wired OR34 and current mirror 35. In addition, 1- (S B
S) is calculated. Since the diode-connected MOS FET38 acting as a diode blocks the current in the sink output direction, the output current is f S = 1.
A discharge output current representing (S B S) is obtained. A graph of this output current is shown in FIG.
このS関数回路において,ブレーク・ポイントSBを負の
値に設定することも可能であるが,SB<0の場合には,S
≧0の領域では出力電流fSは常に1の値をとるので,SB
を負に設定することに格別の意味を見い出すことはでき
ない。SB=0とすれば足りる。In this S-function circuit, it is possible to set the break point S B to a negative value, but if S B <0, S
In the region of ≧ 0, the output current f S always takes the value of 1, so S B
No special significance can be found for setting to negative. S B = 0 is sufficient.
バイポーラ・トランジスタを用いて実現したS関数回路
が第11図に示されている。この図においても,第9図に
示すものと同一機能をもつ回路については同一符号が付
けられている。符号31Aは入力端子31に対応する入力回
路であり,符号32Aは出力端子32に対応する出力回路で
ある。第11図の回路の測定された特性(SBをパラメータ
とする)が第12図に示されている。このS関数回路もす
ぐれた直線を有していることが分る。An S-function circuit implemented using bipolar transistors is shown in FIG. In this figure as well, circuits having the same functions as those shown in FIG. 9 are designated by the same reference numerals. Reference numeral 31A is an input circuit corresponding to the input terminal 31, and reference numeral 32A is an output circuit corresponding to the output terminal 32. The measured characteristics (parameterized by S B ) of the circuit of FIG. 11 are shown in FIG. It can be seen that this S-function circuit also has an excellent straight line.
(3,4)使用時における勾配の任意設定(第13図,第14
図) 第3図において変換回路11が示されているように,一般
にメンバーシップ関数の議論においては,物理的量の入
力値をその最大値(または回路の許容値)を用いて正規
化し,その正規化された値が入力値として用いられる。
たとえば,身長Hを取扱う場合には,その最大値(たと
えば2m)Hmaxを用いて,身長入力が,H/Hmaxで正規化さ
れる。(3, 4) Arbitrary setting of slope during use (Figs. 13 and 14)
As shown in the conversion circuit 11 in FIG. 3, generally in the discussion of membership functions, the input value of the physical quantity is normalized using its maximum value (or the allowable value of the circuit), and The normalized value is used as the input value.
For example, when the height H is handled, the maximum value (for example, 2 m) Hmax is used to normalize the height input by H / Hmax.
一例として,集合「背の高い人」のメンバーシップ関数
μSHが第13図(A)にS関数として,集合「背の低い
人」のメンバーシップ関数μZHが第13図(B)にZ関数
としてそれぞれ示されている。これらのメンバーシップ
関数の横軸(変数)はS=H/Hmax,Z=H/Hmaxとして表現
されている。As an example, the membership function μ SH of the set “tall person” is shown in FIG. 13 (A) as the S function, and the membership function μ ZH of the set “short person” is shown in FIG. 13 (B) as Z. Each is shown as a function. The horizontal axis (variable) of these membership functions is expressed as S = H / Hmax and Z = H / Hmax.
したがって,回路上において,最大値Hmaxを何μAに対
応させ,関数のグレード1を何μAに対応させるかによ
って,メンバーシップ関数の実効的な勾配,すなわちS
関数の上り勾配およびZ関数の下り勾配を任意の値に設
定することが可能である。上述した電流ミラーを用いた
Z関数回路およびS関数回路では,(出力電流)/(入
力電流)の勾配は必ず−1または1となっているが,そ
の使い方次第で任意の勾配を得ることができる訳であ
る。Therefore, on the circuit, the effective slope of the membership function, that is, S, depends on how many μA the maximum value Hmax corresponds to and how many μA the grade 1 of the function corresponds.
It is possible to set the upward slope of the function and the downward slope of the Z function to arbitrary values. In the Z function circuit and the S function circuit using the current mirror described above, the gradient of (output current) / (input current) is always -1 or 1, but an arbitrary gradient can be obtained depending on the usage. It is possible.
勾配を実質的に変化させた例がZ関数を用いて第14図に
示されている。第14図(A)は,Hmaxを100μAに,グレ
ード1を10μAにそれぞれ対応させたときの集合「背の
低い人」のメンバーシップ関数を示している。このよう
なメンバーシップ関数に対して勾配をその1/2にしたい
ときには,第14図(B)に示すように,Hmaxを50μAに
対応させればよい。また,勾配を1/4にしたいときに
は,第14図(C)に示すように,Hmaxを25μAに対応さ
せればよい。An example of substantially changing the slope is shown in FIG. 14 using the Z function. FIG. 14 (A) shows the membership function of the set “short person” when Hmax corresponds to 100 μA and Grade 1 corresponds to 10 μA. When it is desired to reduce the slope of the membership function by half, Hmax should be set to 50 μA as shown in FIG. 14 (B). Further, when it is desired to make the gradient 1/4, Hmax should be set to 25 μA as shown in FIG. 14 (C).
以上のようにして,上述したメンバーシップ関数発生回
路の勾配が+1または−1に固定されていたとしても,
その使い方次第で任意の勾配を設定できることが分る。As described above, even if the gradient of the membership function generating circuit is fixed to +1 or -1,
It turns out that an arbitrary gradient can be set depending on how it is used.
(3,5)勾配の切替制御(第15図,第16図,第17図,第1
8図) 回路構成上においてメンバーシップ関数の勾配を変化さ
せることも可能であることを次に説明する。(3,5) Gradient switching control (Figs. 15, 16, 17 and 1)
(Fig. 8) It is possible to change the slope of the membership function on the circuit structure, which will be described below.
第15図は,第5図に示されたZ関数回路における電流源
23,ワイヤードOR24および電流ミラー25を取出し,電流
ミラー25を変形して電流ミラー25Aとした構成を示して
いる。Fig. 15 shows the current source in the Z-function circuit shown in Fig. 5.
23, the wired OR 24 and the current mirror 25 are taken out, and the current mirror 25 is modified to form a current mirror 25A.
電流ミラー25Aは,面積の等しい2つの出力用ドレイン
をもつ電流ミラー41と,これら2つの出力用ドレインの
並列接続をスイッチングするためのN−MOS FET42とか
ら構成されている。FET42は制御端子43に与えられる制
御信号VCによってオン,オフ制御される。The current mirror 25A is composed of a current mirror 41 having two output drains having the same area and an N-MOS FET 42 for switching the parallel connection of these two output drains. The FET 42 is on / off controlled by a control signal V C given to the control terminal 43.
この電流ミラー25Aの出力信号ZZBのグラフが第16図
に示されている。制御信号VCをLレベルにすると,FET42
はオフであるから,電流ミラー25Aの出力電流の勾配は
1である。この場合には,電流ミラー25Aは第5図に示
された電流ミラー25と同じ機能をもつ。制御信号VCをH
レベルにすると,FET42がオンとなり,電流は2つの出力
用ドレインに流れ,結果的に2倍の出力電流が流れるこ
とになるから,その勾配は2となる。A graph of the output signal ZZ B of this current mirror 25A is shown in FIG. When the control signal V C is set to L level, FET42
Is off, the slope of the output current of the current mirror 25A is 1. In this case, the current mirror 25A has the same function as the current mirror 25 shown in FIG. Control signal V C to H
When the level is turned on, the FET 42 is turned on, the current flows through the two output drains, and as a result, the doubled output current flows, so that the gradient becomes 2.
したがって,このような電流ミラー25Aを第5図の電流
ミラー25に代えて用いると,制御信号VCのレベルによっ
て勾配を切替えることのできるZ関数回路が実現する。
勾配が2となったときのZ関数回路の入,出力特性が第
6図の破線で示されている。Therefore, if such a current mirror 25A is used in place of the current mirror 25 shown in FIG. 5, a Z function circuit capable of switching the gradient according to the level of the control signal V C is realized.
The input / output characteristics of the Z-function circuit when the gradient becomes 2 are shown by the broken line in FIG.
2種類の勾配に限られることなく任意の数の勾配を切替
えることが可能である。第17図は,S関数回路の一部を示
すものであり,ここでは第9図の電流ミラー35が電流ミ
ラー35Aで置替えられている。電流ミラー35Aにおいて,
電流ミラー44は3つの出力用ドレインをもち,これらの
出力用ドレインは並列に接続されているとともに,その
うちの2つにスイッチング素子としてのFET45,46が接続
されている。FET45,46はそれらの制御端子47,48に与え
られる制御信号VC1,VC2によってオン・オフ制御され
る。It is possible to switch any number of gradients without being limited to two types of gradients. FIG. 17 shows a part of the S-function circuit, in which the current mirror 35 of FIG. 9 is replaced by a current mirror 35A. In the current mirror 35A,
The current mirror 44 has three output drains, these output drains are connected in parallel, and two of them are connected to FETs 45 and 46 as switching elements. The FETs 45 and 46 are on / off controlled by control signals V C1 and V C2 applied to their control terminals 47 and 48.
第18図に示すように,2つのFET45,46の両方がオフ(VC1
=VC2=L)の場合には出力電流の勾配は−1であり,
いずれか一方がオンとなると(VC1=H,VC2=LまたはV
C1=L,VC2=H)勾配は−2,両方がオンとなると(VC1=
VC2=H)勾配は−3となる。As shown in Figure 18, both FETs 45 and 46 are both off (V C1
= V C2 = L), the output current slope is -1,
When one of them turns on (V C1 = H, V C2 = L or V
C1 = L, V C2 = H) Gradient is -2, when both are on (V C1 =
V C2 = H) The slope will be -3.
(3,6)プログラマブル・マルチ・メンバーシップ関数
回路(第19図,第20図,第21図) 上述した10個のファジィ・メンバーシップ関数のうちM
関数を除く9個の関数を自由にプログラムできる(また
は外部から制御できる)マルチ・メンバーシップ関数回
路が第19図に示されている。この関数回路は,マルチ・
ファンアウト回路50,第1のZ関数回路(No.1)51,第2
のZ関数回路(No.2)52,第1のS関数回路(No.1)53,
第2のS関数回路(No.2)54,MIN(ファジィ論理積)回
路55およびMAX(ファジィ論理和)回路56から構成され
ている。変数(入力)はxで,最終的に得られる関数
(出力)はfXで与えられている。(3,6) Programmable multi-membership function circuit (Figs. 19, 20, and 21) Of the above 10 fuzzy membership functions, M
A multi-membership function circuit in which nine functions, excluding functions, can be freely programmed (or externally controlled) is shown in FIG. This functional circuit is
Fan-out circuit 50, first Z-function circuit (No.1) 51, second
Z function circuit (No. 2) 52, first S function circuit (No. 1) 53,
It comprises a second S-function circuit (No. 2) 54, a MIN (fuzzy logical product) circuit 55 and a MAX (fuzzy logical sum) circuit 56. Variable (input) by x, the finally obtained function (output) is given by f X.
マルチ・ファンアウト回路50は,1つの入力電流xから,
これと同じ値でかつ同じ向きの複数(ここでは4つ)の
電流xを生成するものであり,その具体的構成の一例が
第20図に示されている。この回路は,入力電流の向きを
反転するための電流ミラー58と,この電流ミラー58の出
力側に接続され,入力電流と同じ値でかつ逆向きの複数
(4つ)の出力電流を発生する多出力(マルチ・ドレイ
ン)電流ミラー59とから構成されている。The multi fan-out circuit 50 is
A plurality of (in this case, four) electric currents x having the same value and the same direction are generated, and an example of a concrete configuration thereof is shown in FIG. This circuit is connected to a current mirror 58 for reversing the direction of the input current, and is connected to the output side of this current mirror 58, and generates a plurality (4) of output currents having the same value as the input current but opposite directions. It is composed of a multi-output (multi-drain) current mirror 59.
マルチ・ファンアウト回路50の4つの出力電流xはそれ
ぞれZ関数回路51,52,S関数回路53,54に入力している。
Z関数回路51,52はそれぞれ第5図に示すものと同じで
あり,それらのブレーク・ポイントはZB1,ZB2で,出力
電流はfZX1,fZX2でそれぞれ表わされている。S関数回
路53,54はそれぞれ第9図に示すものと同じであり,そ
れらのブレーク・ポイントはSB1,SB2で,出力電流はf
SX1,fSX2でそれぞれ表現されている。したがって,勾配
はここでは1,−1である。The four output currents x of the multi fan-out circuit 50 are input to Z function circuits 51 and 52 and S function circuits 53 and 54, respectively.
The Z function circuits 51 and 52 are the same as those shown in FIG. 5, their break points are represented by Z B1 and Z B2 , and the output currents are represented by f ZX1 and f ZX2 , respectively. The S function circuits 53 and 54 are the same as those shown in FIG. 9, respectively, and their break points are S B1 and S B2 , and the output current is f
Represented by SX1 and f SX2 respectively. Therefore, the gradient is 1, -1 here.
第2のZ関数回路52の出力fZX2および第2のS関数回路
54の出力fSX2はMIN回路55に与えられる。第21図(A)
に示されているように,これらの回路52,54のブレーク
・ポイントがSB2≦ZB2の条件を満たしたとすると,これ
らの回路52,54の出力のMIN演算結果は台形上の関数すな
わちπ関数となる。このπ関数(MIN回路55の出力)を
fπxで表わす。MIN演算は,複数の入力値(ここでは
2入力値)のうち最も小さい値(小さい方の値)を選択
する演算であるからである。Output f ZX2 of second Z-function circuit 52 and second S-function circuit
The output f SX2 of 54 is given to the MIN circuit 55. Figure 21 (A)
As shown in, if the break points of these circuits 52, 54 satisfy the condition of S B2 ≤ Z B2 , the MIN operation result of the outputs of these circuits 52, 54 is a trapezoidal function, that is, π It becomes a function. This π function (output of the MIN circuit 55) is represented by f π x. This is because the MIN operation is an operation for selecting the smallest value (smaller value) of a plurality of input values (here, two input values).
MIN回路55の出力fπx,ならびに第1のZ関数回路51の
出力fZX1および第1のS関数回路53の出力fSX1はMAX回
路56に与えられる。MAXは複数の入力値の最も大きい値
を選択する演算である。関数のグレード1に対応する電
流値をI0とする。第21図(A)を再び参照して,ZB1+2I
0≦SB2,ZB2≦SB1−2I0の条件を満足するようにこれらの
ブレーク・ポイントを選択すると,MAX回路56の出力はW
関数を表わす。The output f π x of the MIN circuit 55, the output f ZX1 of the first Z-function circuit 51 and the output f SX1 of the first S-function circuit 53 are given to the MAX circuit 56. MAX is an operation for selecting the largest value of a plurality of input values. The current value corresponding to the grade 1 of the function is I 0 . Referring again to FIG. 21 (A), Z B1 + 2I
If these break points are selected so as to satisfy the condition of 0 ≤ S B2 , Z B2 ≤ S B1 -2I 0 , the output of the MAX circuit 56 is W
Represents a function.
これらの関数回路51〜54における電流ミラー(第5図の
符号25,第9図の符号35)を,勾配の切替可能な電流ミ
ラー(第15図の電流ミラー25Aなど)に置き換えること
が可能である。このようにした場合の制御端子に与えら
れる制御信号が第19図にはVZ1,VZ2,VS1,VS2で与えられ
ている。これらの制御信号のレベル設定によって,たと
えば第21図(B)に示すようにW関数の4つの勾配の任
意のものを独立に1以外の値にすることが可能である。
第21図(B)はVZ1=VS2=H,VZ2=VS2=Lに設定した状
態を示している。勾配の切替は以下に述べる任意の関数
においても可能であることはいうまでもない。It is possible to replace the current mirror (reference numeral 25 in FIG. 5 and reference numeral 35 in FIG. 9) in these function circuits 51 to 54 with a current mirror whose gradient can be switched (current mirror 25A in FIG. 15, etc.). is there. The control signals given to the control terminals in this case are given by V Z1 , V Z2 , V S1 , and V S2 in FIG. By setting the levels of these control signals, it is possible to independently set any of the four gradients of the W function to a value other than 1 as shown in FIG. 21 (B).
FIG. 21B shows a state in which V Z1 = V S2 = H and V Z2 = V S2 = L are set. It goes without saying that the gradient can be switched by any function described below.
次に,第19図の回路がブレーク・ポイント値の設定に応
じて9個のファジィ・メンバーシップ関数を実現できる
ことを示す。第4図および第21図(A)を参照して話を
進める。Next, it is shown that the circuit in Fig. 19 can realize nine fuzzy membership functions according to the setting of break point values. The discussion will proceed with reference to FIGS. 4 and 21 (A).
また,以下の説明でHIは入力電流の最大値に上述のI
0(たとえば10μA)を加えた値([最大入力電流値]
+I0)よりも大きな値に設定することを意味し,LIは−I
0以下の値に設定することを意味する。D.C.はドント・
ケア(Don′t Care),すなわちいかなる値でもよいこ
とを示す。In the following explanation, H I is the maximum value of input current
Value obtained by adding 0 (for example, 10 μA) ([maximum input current value]
+ I 0 ), which means that L I is −I
This means that the value is set to 0 or less. DC is not
Indicates that the value is Don't Care, that is, any value.
第19図の回路が9個の関数回路のそれぞれを実現する条
件は次の通りである。The conditions under which the circuit of FIG. 19 realizes each of the nine function circuits are as follows.
φ関数 ZB1=LI,SB1=HI,SB2=HI, ZB2=D.C または, ZB1=LI,SB1=HI,ZB2=HI, SB2=D.C. 1関数 ZB1=HI,他(すなわちZB2,SB1,SB2)はD.C. (ここではZB1は,最大入力電流値よりも大きければよ
いが,制御信号の種類を増大させないようにするために
充分条件としてZB1=HIとした。) または,SB1=LI,他はD.C. (SB1は0A以下であればよいが,制御信号の種類の増大
を抑える意味でSB1=LIとした。) または,SB2=LI,ZB2=HI,他はD.C. (上記と同じように,SB2は0A以下であればよく,ZB2は最
大入力電流以上であればよい。) Z関数 SB1=HI,SB2=HI,ZB2=D.C. (この場合,ZB1がブレーク・ポイントとなる。) または,SB1=HI,ZB2=LI,SB2=D.C. (この場合もZB1がブレーク・ポイントとなる。) または,SB1=HI,SB2=LI,ZB1=LI (この場合,ZB2がブレーク・ポイントとなる。また,SB2
は0A以下であればよい。) S関数 ZB1=LI,ZB2=LI,SB2=D.C. (この場合,SB1がブレーク・ポイントとなる。) または,ZB1=LI,SB2=HI,ZB2=D.C. (この場合もSB1がブレーク・ポイントとなる。) または,ZB1=LI,SB1=HI,ZB2=HI (この場合はSB2がブレーク・ポイントとなる。SB2は最
大入力電流値よりも大きな値であればよい。) π関数 ZB1=LI,SB1=HI,SB2≦ZB2 (ブレーク・ポイントはSB2とZB2である。SB2=ZB2の場
合には,第4図に鎖線で示すように三角形状となる。) U関数 SB2=HI,ZB2=D.C.ZB1+I0≦SB1−I0 (ブレーク・ポイントはZB1とSB1である。ZB1+I0≦SB1
−I0の場合には,第4図に鎖線で示す形となる。) または,ZB2=LI,SB2=D.C.ZB1+I0≦SB1−I0 N関数 ZB2=LI,SB2≦ZB2≦SB1−2I0 (ブレーク・ポイントはSB2,ZB2,SB1である。) И関数 SB1=HI,ZB1+2I0≦SB2≦ZB2 (ブレーク・ポイントはZB1,SB2,ZB2である。) W関数 ZB1+2I0≦SB2≦ZB2≦SB1−2I0 (上述した通りである。) 第19図において,符号55で示された回路をMAX回路に,
同56をMIN回路にそれぞれ置きかえることによって,第
4図の10関数のうちW関数を除く9関数を実現できるこ
とは容易に理解できよう。φ function Z B1 = L I , S B1 = H I , S B2 = H I , Z B2 = DC or Z B1 = L I , S B1 = H I , Z B2 = H I , S B2 = DC 1 function Z B1 = H I, other (i.e. Z B2, S B1, S B2 ) is DC (Z B1 is here, may be greater than the maximum input current value, in order not to increase the types of control signals As a sufficient condition, Z B1 = H I. ) Or S B1 = L I , others DC (S B1 may be 0 A or less, but S B1 = L I in order to suppress increase in control signal types) Or S B2 = L I , Z B2 = H I , others DC (S B2 should be 0A or less, and Z B2 should be more than the maximum input current as above. ) Z function S B1 = H I , S B2 = H I , Z B2 = DC (In this case, Z B1 is the break point.) Or S B1 = H I , Z B2 = L I , S B2 = DC (Again Z B1 becomes breakpoint.) or, S B1 = H I, S B2 = L I, Z B1 = L I ( in this case, Z B2 A break point. In addition, S B2
Should be 0A or less. ) S function Z B1 = L I , Z B2 = L I , S B2 = DC (In this case, S B1 becomes a break point.) Or Z B1 = L I , S B2 = H I , Z B2 = DC (S B1 is also a break point in this case) or Z B1 = L I , S B1 = H I , Z B2 = H I (In this case, S B2 is a break point. S B2 is It should be a value larger than the maximum input current value.) Π function Z B1 = L I , S B1 = H I , S B2 ≤Z B2 (break points are S B2 and Z B2 . S B2 = Z in the case of B2 is a fourth triangular shape as shown by a chain line in FIG.) U function S B2 = H I, and Z B2 = DCZ B1 + I 0 ≦ S B1 -I 0 ( breakpoints Z B1 S B1 Z B1 + I 0 ≦ S B1
In the case of −I 0 , the shape is shown by the chain line in FIG. ) Or Z B2 = L I , S B2 = DCZ B1 + I 0 ≤S B1 -I 0 N function Z B2 = L I , S B2 ≤Z B2 ≤S B1 -2I 0 (break point is S B2 , Z B2 , S B1 .) И function S B1 = H I , Z B1 + 2I 0 ≤S B2 ≤Z B2 (break points are Z B1 , S B2 , Z B2 .) W function Z B1 + 2I 0 ≤ S B2 ≤ Z B2 ≤ S B1 -2I 0 (as described above.) In Fig. 19, the circuit indicated by reference numeral 55 is the MAX circuit,
It can be easily understood that 9 functions except the W function among the 10 functions in FIG. 4 can be realized by replacing the 56 with the MIN circuit.
(3,7)MIN回路とMAX回路(第22図,第23図,第24図,
第25図,第26図,第27図,第28図) 第19図のプログラマブル・マルチ・メンバーシップ関数
回路で用いられているMIN(ファジィ論理積)回路およ
びMAX(ファジィ論理和)回路の詳細は,出願人による
出願(たとえば特願昭59−57121)に記載されている
が,ここに簡単に説明しておく。(3,7) MIN circuit and MAX circuit (Figure 22, Figure 23, Figure 24,
(Figures 25, 26, 27, 28) Details of the MIN (fuzzy AND) circuit and MAX (fuzzy OR) circuit used in the programmable multi-membership function circuit of Figure 19 Is described in the application filed by the applicant (for example, Japanese Patent Application No. 59-57121), which will be briefly described here.
MIN演算は次のように定義される。The MIN operation is defined as follows.
ここでμX,μYはメンバーシップ関数をそれぞれ表わし
ている。 Here, μ X and μ Y represent membership functions, respectively.
MIN回路をMOS FETで実現した回路が第22図に示されてい
る。入力電流は便宜的にμX,μYで表わされ,出力電流
(MIN演算結果)はμZで与えられている。Figure 22 shows a circuit that implements the MIN circuit with a MOS FET. For convenience, the input current is represented by μ X and μ Y , and the output current (result of MIN calculation) is given by μ Z.
入力電流μXは電流ミラー61でその向きが反転される。
入力電流μYは電流ミラー66と67とからなるマルチ・フ
ァンアウト回路に入力し,これによって等しい値の2つ
の電流μYが生成される。The direction of the input current μ X is inverted by the current mirror 61.
The input current μ Y is input to the multi-fanout circuit consisting of the current mirrors 66 and 67, which produces two currents μ Y of equal value.
ワイヤードOR62には吐き出し入力電流μXと吸い込み入
力電流μYとが与えられ,このワイヤードOR62は電流ミ
ラー63に接続されている。電流ミラー63はダイオードと
しても作用し,ワイヤードOR62と電流ミラー63とによっ
てファジィ限界差回路が構成されている。したがって,
電流ミラー63の吸い込み出力電流は次式で与えられる。The wired OR 62 is supplied with a discharge input current μ X and a suction input current μ Y, and this wired OR 62 is connected to the current mirror 63. The current mirror 63 also functions as a diode, and the wired OR 62 and the current mirror 63 form a fuzzy limit difference circuit. Therefore,
The sinking output current of the current mirror 63 is given by the following equation.
同じように,ワイヤードOR64とダイオード65とによって
限界差回路が構成され,このMIN回路の吐き出し出力電
流は次式で与えられる。 Similarly, the wired OR 64 and the diode 65 form a limit difference circuit, and the discharge output current of this MIN circuit is given by the following equation.
第(7)式は第(5)式で同じである。 Expression (7) is the same as Expression (5).
MIN回路をパイポーラ・トランジスタによって構成した
例が第23図に示されている。第22図の回路との対比か
ら,第23図の回路MIN演算を行なうことは容易に理解で
きよう。An example in which the MIN circuit is composed of bipolar transistors is shown in FIG. From the comparison with the circuit of FIG. 22, it can be easily understood that the circuit MIN operation of FIG. 23 is performed.
第24図は第23図の回路の入出力特性の測定結果を示して
いる。一方の入力μYがパラメータとして用いられてい
る。第23図の回路において,PNPトランジスタとしてはTA
57が,NPNトランジスタとしてはTA78がそれぞれ使用され
た。FIG. 24 shows the measurement result of the input / output characteristics of the circuit of FIG. One input μ Y is used as a parameter. In the circuit shown in Fig. 23, TA is used as the PNP transistor.
57 was used, and TA78 was used as the NPN transistor.
第19図において,MAX回路56の入力は3つである。一般に
2入力MAX回路は簡単に構成することができる。3入力
のMAX回路を構成するには,第25図に示されているよう
に,2入力のMAX回路56A,56Bを2段に接続すればよい。In FIG. 19, the MAX circuit 56 has three inputs. Generally, the 2-input MAX circuit can be easily constructed. To construct a 3-input MAX circuit, as shown in FIG. 25, 2-input MAX circuits 56A, 56B may be connected in two stages.
第26図は,2入力のMAX回路(56Aまたは56B)をMOS FETを
用いて構成した例を示している。ファジィMAX演算は次
式で定義される。FIG. 26 shows an example in which a 2-input MAX circuit (56A or 56B) is configured by using a MOS FET. The fuzzy MAX operation is defined by the following equation.
入力電流μYは2出力電力ミラー71に入力し,これによ
って入力電流と方向が逆の2つの電流μYが生成され,
一方はワイヤードOR72に入力し,他方は電流ミラー75で
その向きが再び反転されワイヤードOR74に与えられる。 The input current μ Y is input to the two-output power mirror 71, which produces two currents μ Y whose directions are opposite to those of the input current,
One is input to the wired OR72, and the other is inverted in direction by the current mirror 75 and is given to the wired OR74.
ワイヤードOR72には入力電流μXも入力している。ワイ
ヤードOR72とダイオード73とにより限界差回路が構成さ
れダイオード73からは次式で与えられる電流が出力さ
れ,ワイヤードOR74に流れていく。The input current μ X is also input to the wired OR72. A limit difference circuit is configured by the wired OR 72 and the diode 73, and the current given by the following equation is output from the diode 73 and flows into the wired OR 74.
ワイヤードOR74において,この電流μXμYに電流μ
Yが加算されるから,結局,出力電流μZは次にように
なる。 In wired OR74, this current μ X μ Y
Since Y is added, the output current μ Z is as follows.
第(10)式は第(8)式と同じ内容を表わしている。 Expression (10) represents the same contents as Expression (8).
第27図は,MAX回路をバイポーラ・トランジスタで構成し
た例を示している。第27図において,第26図に示すもの
と対応するものとは同じ符号にAを付けて示してある。
第27図の回路は第26図の回路と全面的には対応していな
い。第26図の2つの電流ミラー71,75が第27図では3つ
の電流ミラー76,77,78によって置換されている。FIG. 27 shows an example in which the MAX circuit is composed of bipolar transistors. In FIG. 27, those corresponding to those shown in FIG. 26 are designated by the same reference numerals with A added.
The circuit of FIG. 27 does not fully correspond to the circuit of FIG. The two current mirrors 71, 75 in FIG. 26 have been replaced in FIG. 27 by three current mirrors 76, 77, 78.
複数のコレクタをもつバイポーラ・トランジスタによっ
て多出力電流ミラーを構成した場合に,いずれか少なく
とも1つの出力用コレクタが開放されるとそのコレクタ
に飽和が生じ,他の出力用コレクタの出力電流に誤差が
生じる。いかなる場合にも多出力電流ミラーのコレクタ
に飽和を生じさせないようにするためには,ある程度の
コレクタ・エミッタ電圧を確保することが必要である。
第27図の回路は,電流ミラー78のような入力抵抗の小さ
い回路を多出力電流ミラー77のコレクタに接続すること
により,コレクタの飽和を防止している。多出力電流ミ
ラーにおけるコレクタの飽和を回避するための対策につ
いては,出願人による特許出願,特願昭59−263386に詳
述されている。When a multi-output current mirror is composed of bipolar transistors with multiple collectors, if at least one of the output collectors is opened, saturation occurs in that collector and the output currents of the other output collectors have an error. Occurs. In order to prevent saturation of the collector of the multi-output current mirror in any case, it is necessary to secure a certain collector-emitter voltage.
The circuit of FIG. 27 prevents the saturation of the collector by connecting a circuit having a small input resistance such as the current mirror 78 to the collector of the multi-output current mirror 77. The measures for avoiding saturation of the collector in the multi-output current mirror are described in detail in the applicant's patent application, Japanese Patent Application No. 59-263386.
第27図のMAX回路のμYをパラメータとする入力特性の
測定結果の一例が第28図に示されている。FIG. 28 shows an example of the measurement result of the input characteristic of the MAX circuit of FIG. 27 with μ Y as a parameter.
(3.8)簡略化されたプログラマブル・マルチ・メンバ
ーシップ関数回路(第29図,第30図) 第29図は,S関数回路を基調として簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路を示してい
る。ここでは,P−MOS FETが使用されている。したがっ
て,第9図に示すS関数回路とは電流の向きが逆になっ
ている。また,入力電流はxi,出力電流はZで示されて
いる。(3.8) Simplified programmable multi-membership function circuit (Figs. 29 and 30) Fig. 29 shows a simplified programmable multi-membership function circuit based on the S function circuit. There is. Here, P-MOS FET is used. Therefore, the direction of current flow is opposite to that of the S-function circuit shown in FIG. The input current is shown by xi and the output current is shown by Z.
多出力電流ミラー81は1つの入力電流xiからこれと同じ
値でかつ向きが逆の3とつの電流xiを生成する。これら
の電流xiは以下に述べる3つの回路の入力電流となる。The multi-output current mirror 81 generates three currents xi having the same value and opposite directions from one input current xi. These currents xi become the input currents of the three circuits described below.
第1のS関数回路は,ワイヤードOR84,電流ミラー85,ワ
イヤードOR87およびダイオード接続MOS FET88から構成
されている。第9図と対比すると,これらの素子はワイ
ヤードOR34,電流ミラー35,ワイヤードOR37およびダイオ
ード接続MOS FET38にそれぞれ対応す。ワイヤードOR84
にはブレーク・ポイントとしてx1+1の値の吐き出し入
力電流が与えられている。第9図との対比から,および
第29図の電流の向きを示す矢印に対応して表わされたグ
ラフから,この第1のS関数回路の動作は容易に理解で
きよう。The first S-function circuit is composed of a wired OR84, a current mirror 85, a wired OR87 and a diode-connected MOS FET88. In comparison with FIG. 9, these elements correspond to the wired OR34, the current mirror 35, the wired OR37 and the diode-connected MOS FET38, respectively. Wired OR84
Is supplied with a x 1 +1 source input current as a break point. The operation of the first S-function circuit can be easily understood from the comparison with FIG. 9 and the graph shown in FIG. 29 corresponding to the arrow indicating the direction of the current.
第2のS関数回路は,ワイヤードOR94,電流ミラー95,ワ
イヤードOR97および電流ミラー98から構成されている。
電流ミラー98はダイオード作用とともに電流の向きを反
転する作用をもつ。ブレーク・ポイントはx2であり,説
明の便宜上,x2−1≧x1+1の条件を満たすものとす
る。The second S-function circuit is composed of a wired OR94, a current mirror 95, a wired OR97 and a current mirror 98.
The current mirror 98 has the function of inverting the direction of the current together with the diode function. The break point is x 2 , and for the convenience of explanation, it is assumed that the condition of x 2 −1 ≧ x 1 +1 is satisfied.
さらに,ブレーク・ポイントx3(x3≧x2)から上り勾配
(勾配は1)の値をもつ関数(以下,これを上り勾配関
数という)を発生する回路が設けられ,この回路は,ワ
イヤードOR92とダイオード接続MOS FET93とから構成さ
れている。ワイヤードOR92に,x3の値の吐き出し入力電
流が与えられている。Further, a circuit for generating a function (hereinafter, referred to as an upslope function) having a value of an upslope (slope is 1) from a break point x 3 (x 3 ≧ x 2 ) is provided. It is composed of an OR92 and a diode-connected MOS FET93. Wired OR92 is being provided with a x 3 value of source input current.
この上り勾配関数回路の出力電流は,ワイヤードOR96に
おいて第2のS関数回路に入力している。このワイヤー
ドOR96では,上り勾配関数回路の出力電流が減算され,
かつ電流ミラー98によって逆方向電流が阻止されるの
で,電流ミラー98の出力電流はπ関数を表わすものとな
る(ブレーク・ポイントx2,x3)。The output current of the up-slope function circuit is input to the second S-function circuit in the wired OR96. In this wired OR96, the output current of the up-slope function circuit is subtracted,
Moreover, since the reverse current is blocked by the current mirror 98, the output current of the current mirror 98 represents a π function (break points x 2 and x 3 ).
このπ関数を表わす電流は,ワイヤードOR86において第
1のS関数回路に入力し,そこを流れる電流から減算さ
れる。したがって,出力電流Zは,あたかもS関数から
π関数が減算された形となり,これはN関数を表わして
いる。The current representing the π function is input to the first S-function circuit in the wired OR86 and subtracted from the current flowing there. Therefore, the output current Z is as if the π function is subtracted from the S function, which represents the N function.
第29図の回路において,ダイオード接続MOS FET99およ
び89が追加されている。これらのFETは次のように働
く。すなわち,電流ミラー81とダイオード接続MOS FET9
3のソース・ドレイン間には,電流ミラー98およびダイ
オード接続MOS FET99のソース・ゲート間のしきい値電
圧が加わり,これらの正常な動作を可能にする。また,
ダイオード接続MOS FET99と電流ミラー98のソース・ド
レイン間には2個のダイオード接続MOS FET88と89のソ
ース・ドレイン間の電圧(すなわち,これらのしきい値
の和)が加わり,正常な動作を可能にしている。In the circuit shown in Fig. 29, diode-connected MOS FETs 99 and 89 are added. These FETs work as follows. That is, the current mirror 81 and the diode-connected MOS FET9
A threshold voltage between the source and gate of the current mirror 98 and the diode-connected MOS FET 99 is added between the source and drain of 3 to enable normal operation of these. Also,
The voltage between the source and drain of two diode-connected MOS FETs 88 and 89 (that is, the sum of these thresholds) is added between the source and drain of the diode-connected MOS FET 99 and the current mirror 98, and normal operation is possible. I have to.
第29図の回路は,上述した10個の関数のうちИ関数,W関
数およびM関数を除く7個の関数を,次のようにして実
現することができる。The circuit shown in FIG. 29 can realize the seven functions except the И function, the W function and the M function among the ten functions described above as follows.
φ関数 x1=HI,x2,x3=D.C. (HIは,[最大入力電流]+I0に設定することを意味す
る。I0はグレード1に対応する電流値である。φ関数の
場合には,x1≧[最大入力電流]であればよい。) または,x2=LI,x3=HI,X1=D.C. (L1は−I0に設定することを意味する。φ関数の場合に
はx2≦0であればよい。またx3≧[最大入力電流]であ
ればよい。) 1関数 x1=LI,x2=HI,x3=D.C. または,x1=LI,x3=LI,x2=D.C. Z関数 x1=LI,x3=HI (x3≧[最大入力電流]であればよい。x2−1がブレー
ク・ポイントとなる。) S関数 x2=HI,x3=D.C. (x1+1がブレーク・ポイントとなる。) または,x1=LI,x2=HI (x2≦0であればよい。x3+1がブレーク・ポイントと
なる。) π関数 x3=HI (x3≧[最大入力電流]であればよい。x1+1,x2−1が
ブレーク・ポイント。) U関数 x1=LI (x2,x3がブレーク・ポイント。) N関数 上述の条件,すなわち x1+2≦x2≦x3+2 第29図の回路はS関数回路を基調としている。Z関数回
路を基調とすることによっても,簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路を実現するこ
とができる。すなわち,第30図(A)に示すような値を
もちかつx1をブレーク・ポイントとするZ関数回路を上
述の第1のS関数回路に代えて設ける。そして,このZ
関数から,第30図(B)に示すようなπ関数を減算すれ
ば,第30図(C)に示すようにИ関数出力が得られる。
ただし,x2≦x3≦x1−1が条件である。φ function x 1 = H I , x 2 , x 3 = DC (H I means setting to [maximum input current] + I 0. I 0 is the current value corresponding to grade 1. φ function in the case of, may be a x 1 ≧ [maximum input current.) or, x 2 = L I, x 3 = H I, X 1 = DC (L 1 has means to set the -I 0 In the case of φ function, x 2 ≦ 0 is required, and x 3 ≧ [maximum input current] is required.) 1 function x 1 = L I , x 2 = H I , x 3 = DC Alternatively, x 1 = L I , x 3 = L I , x 2 = DC Z function x 1 = L I , x 3 = H I (If x 3 ≧ [maximum input current]. X 2 −1 is It becomes a break point.) S function x 2 = H I , x 3 = DC (x 1 +1 becomes a break point) or x 1 = L I , x 2 = H I (when x 2 ≤0 X 3 +1 is the break point.) Π function x 3 = H I (If x 3 ≧ [maximum input current]. X 1 + 1, x 2 -1 is a break point.) U function x 1 = L I (x 2 , x 3 is a break point.) N function The above condition, that is, x 1 +2 ≤x 2 ≤x 3 +2 The circuit of FIG. 29 Is based on the S-function circuit. A simplified programmable multi-membership function circuit can also be realized by using the Z function circuit as the keynote. That is, a Z function circuit having a value as shown in FIG. 30A and having a break point at x 1 is provided in place of the first S function circuit described above. And this Z
If the π function as shown in FIG. 30 (B) is subtracted from the function, the И function output is obtained as shown in FIG. 30 (C).
However, the condition is x 2 ≤x 3 ≤x 1 -1.
このような回路においては,x1,x2,x3の条件を変えるこ
とにより,上記10関数のうちN関数,W関数およびM関数
を除く7種類の関数が実現できるのは容易に理解できよ
う。In such a circuit, it is easy to understand that by changing the conditions of x 1 , x 2 and x 3 , 7 kinds of functions except the N function, W function and M function of the above 10 functions can be realized. See.
(3.9)拡張されたプログラマブル・マルチ・メンバー
シップ関数回路(第31図,第32図,第33図) 第31図は,第29図のメンバーシップ関数回路を拡張した
ものである。拡張には2の意味がある。その1つは,2種
類のグレードα,βを設けた点である。上述のすべての
回路においては,最大グレードは常に1に固定されてい
たが,1〜0の間で可変な値α,βが新たなグレード・パ
ラメータとして用意されている。もう1つは,第31図の
出力電流Zのグラフからも分るように,新たなグレード
・パラメータの導入にともなってM型の変形ともいうべ
き新しいメンバーシップ関数形態を創設した点にある。(3.9) Expanded programmable multi-membership function circuit (Figs. 31, 32, and 33) Fig. 31 is an expansion of the membership function circuit of Fig. 29. Expansion has two meanings. One of them is the provision of two types of grades α and β. In all the circuits described above, the maximum grade was always fixed at 1, but variable values α and β between 1 and 0 are prepared as new grade parameters. The other is that, as can be seen from the graph of the output current Z in FIG. 31, with the introduction of new grade parameters, a new membership function form called M-type deformation was created.
第31図において,第29図に示すものと同一素子には同一
符号にAに添えて示してある。以下,第29図に示すもの
と異なる点についてのみ説明する。In FIG. 31, the same elements as those shown in FIG. 29 are designated by the same reference numerals with A added. Only the points different from those shown in FIG. 29 will be described below.
多出力電流ミラー81Aは4つの入力電流xiを生成するも
のとなっている。The multi-output current mirror 81A is designed to generate four input currents xi.
第1のS関数回路において,ワイヤードOR84Aには値x1
の吐き出し入力電流が与えられている。ワイヤードOR87
Aにはαの値の吐き出し入力電流が与えられている。In the first S-function circuit, the wired OR84A has a value x 1
The discharge input current of is supplied. Wired OR87
The discharge input current with the value of α is given to A.
第1のS関数回路の2つのワイヤードOR87Aと86Aとの間
に,新たにワイヤードOR89が設けられここに,新たに設
けられた上り勾配関数回路(第1の上り勾配関数回路)
の出力電流が流入している。この第1の上り勾配関数回
路は,ワイヤードOR82とダイオード接続MOS FET83とか
らなり,そのブレーク・ポイントはx4である。A wired OR89 is newly provided between the two wired OR87A and 86A of the first S function circuit, and a newly provided upslope function circuit (first upslope function circuit) is provided there.
The output current of is flowing in. This first up-slope function circuit consists of a wired OR 82 and a diode-connected MOS FET 83, and its break point is x 4 .
したがって,第1のS関数回路と第1の上り勾配関数回
路とによって,第1のπ関数(ブレーク・ポイントx1,x
4,グレードはα)が生成される。Therefore, by the first S-function circuit and the first up-slope function circuit, the first π-function (break points x 1 , x
4 , grade α) is generated.
第2のS関数回路において,そのワイヤードOR94Aにはx
2+βの吐き出し入力電流が与えられ,ワイヤードOR97A
にはβの吐き出し入力電流が与えられている。In the second S-function circuit, the wired OR94A has x
2 + β discharge input current is applied, and wired OR97A
Is supplied with a β discharge current.
このS関数回路に付属した上り勾配関数回路(第2の上
り勾配関数回路)のワイヤードOR92Aにはx3−βの吐き
出し入力電流が与えられている。電流ミラー99はβの吐
き出し入力を吸い込み入力反転するためのものである。The wired input OR92A of the up-slope function circuit (second up-slope function circuit) attached to this S-function circuit is supplied with a discharge input current of x 3 -β. The current mirror 99 is for sucking in the discharge input of β and inverting the input.
ワイヤードOR94A,97Aおよび92Aに与えられるβの値の3
つの入力電流は,多出力電流ミラー(図示略)によって
生成することができるのはいうまでもない。3 of β value given to wired OR94A, 97A and 92A
It goes without saying that one input current can be generated by a multi-output current mirror (not shown).
第2のS関数回路および第2の上り勾配回路によって,x
2+βおよびx3−βにブレーク・ポイントをもちかつグ
レードがβの第2のπ関数が発生する。By the second S-function circuit and the second up-slope circuit, x
A second π-function with break points at 2 + β and x 3 -β and grade β is generated.
上述の第1のπ関数から第2のπ関数がワイヤードOR86
Aで減算される結果,最大グレードがαで中央部にβの
へこみをもつM関数が得られる。ただし,α≧β,x1≦x
2,x2+2β≦x3≦x4の条件が必要である。The above-mentioned first π function to the second π function is wired OR86.
As a result of subtraction at A, an M function with a maximum grade of α and a dent of β at the center is obtained. Where α ≧ β, x 1 ≦ x
The condition of 2 , x 2 + 2β ≦ x 3 ≦ x 4 is required.
第31図の回路は,上述の10関数のうちW関数を除く9関
数を生成するように制御することが可能であることに加
えて,αとβの設定によってそれらの変形をつくことも
できる。The circuit shown in FIG. 31 can be controlled so as to generate 9 functions excluding the W function out of the 10 functions described above, and also can be modified by setting α and β. .
念のために,9関数からφ関数と1関数を除く6つの関数
を発生させる充分条件について示しておく。As a reminder, I will show enough conditions for generating 6 functions except φ function and 1 function from 9 functions.
Z関数 x1=x2=x3=LI,α=1,β=D.C. (x4がブレーク・ポイントとなる。) または,x1=LI,α=1,β=1,x3=x4=HI (x2がブレーク・ポイントとなる。) S関数 x2=x3=x4=HI,α=1,β=D.C. (x1がブレーク・ポイントとなる。) または,x1=x2=LI,α=β=1,x4=HI (x3がブレーク・ポイントとなる。) π関数 α=1,α=0,x2,x3=D.C. (x1,x4がブレーク・ポイントとなる。) または,x3=x4=HI,α=β=1 (x1,x2がブレーク・ポイントとなる。) またはx1=x2=LI,α=β=1 (x3,x4がブレーク・ポイントとなる。) U関数 x1=LI,x4=HI,α=β=1 (x2,x3がブレーク・ポイントとなる。) N関数 x4=HI,α=β=1 (x1,x2,x3がブレーク・ポイントとなる。) И関数 x1=LI,α=β=1 (x2,x3,x4がブレーク・ポイントとなる。) M関数 α≦x1≦x2,x2+2β≦x3≦x4,α=β=1 (x1,x2,x3,x4がブレーク・ポイントとなる。) 第31図の回路もまたS関数を基調としているが,Z関数を
基調とすることによっても,拡張されたプログラマブル
・マルチ・メンバーシップ関数回路を実現できるのはい
うまでもない。Z function x 1 = x 2 = x 3 = L I , α = 1, β = DC (x 4 is a break point) or x 1 = L I , α = 1, β = 1, x 3 = X 4 = H I (x 2 becomes a break point) S function x 2 = x 3 = x 4 = H I , α = 1, β = DC (x 1 becomes a break point) or , x 1 = x 2 = L I , α = β = 1, x 4 = H I (x 3 becomes a break point) π function α = 1, α = 0, x 2 , x 3 = DC ( x 1, x 4 is the breakpoint.) or, x 3 = x 4 = H I, α = β = 1 (x 1, x 2 is the breakpoint.) or x 1 = x 2 = L I , α = β = 1 (x 3 , x 4 are break points.) U function x 1 = L I , x 4 = H I , α = β = 1 (x 2 , x 3 are break points the point.) N function x 4 = H I, α = β = 1 (x 1, x 2, x 3 is the breakpoint.) И function x 1 = L I, α = β = 1 (x 2 , x 3 , x 4 is the break point M function α ≦ x 1 ≦ x 2 , x 2 +2 β ≦ x 3 ≦ x 4 , α = β = 1 (x 1 , x 2 , x 3 , x 4 are break points.) 31st Although the circuit in the figure is also based on the S function, it goes without saying that an extended programmable multi-membership function circuit can also be realized by using the Z function as the basis.
第32図は,第31図の回路を変形し,勾配を1と2との間
で切換えることができるようにしたものである。第31図
の電流ミラー85A,95Aは勾配切替可能な電流ミラー85B,9
5Bでそれぞれ置換されている。これらの電流ミラー85B,
95Bは第15図の電流ミラー25A,第17図の電流ミラー35Aと
同じものである。FIG. 32 shows a modification of the circuit shown in FIG. 31 so that the gradient can be switched between 1 and 2. The current mirrors 85A and 95A shown in Fig. 31 are slope-switchable current mirrors 85B and 9A.
Replaced by 5B respectively. These current mirrors 85B,
95B is the same as the current mirror 25A in FIG. 15 and the current mirror 35A in FIG.
ダイオード接続FET83,93Aもまた,勾配切替可能な電流
ミラー83B,93Bで置きかえられかつ電流を向きを修正す
るためにそれらの前段に電流ミラー83C,93Cがそれぞれ
設けられている。The diode-connected FETs 83, 93A are also replaced by gradient-switchable current mirrors 83B, 93B and current mirrors 83C, 93C are provided in front of them to correct the direction of the current.
ワイヤードOR94A,92Aには簡略化のためにそれぞれ電流x
2,x3が与えられている。For wired OR94A and 92A, current x
2 and x 3 are given.
電流ミラー85B,83B,95B,93BはP−MOS FETで構成されて
いるから,それらの制御電圧信号VC1〜VC4がLレベルに
なるとスイッチング用FETがオンとなり,勾配が2また
−2となり,出力電流Zは第33図に破線で示す形とな
る。もちろん,制御電圧VC1〜VC4は相互に独立に調整で
きるのはいうまでもない。Since the current mirrors 85B, 83B, 95B, 93B are composed of P-MOS FETs, when their control voltage signals V C1 to V C4 become L level, the switching FET turns on and the slope becomes 2 or -2. The output current Z has the form shown by the broken line in FIG. Of course, it goes without saying that the control voltages V C1 to V C4 can be adjusted independently of each other.
(3.10)クリスプ集合に適用可能なS関数回路(第34,3
5図) 第34図の回路は,S関数回路(第9図または第32図)をク
リスプ集合にも適用できるように改良したものである。
またここでは,勾配の切替回路が設けられている。第9
図(または第32図)との対比において,ワイヤードOR10
4が同34(または84A)に,切替可能な電流ミラー105が
電流ミラー35(または85B)に,ワイヤードOR107が同37
(または87A)に,ダイオード108がダイオード接続FET3
8(または88)にそれぞれ対応している。勾配の切替は
制御信号VC1によって行なわれる。(3.10) S-function circuit applicable to crisp sets (34th, 3rd
(Figure 5) The circuit in Figure 34 is an improvement of the S-function circuit (Figure 9 or Figure 32) so that it can be applied to crisp sets.
Further, here, a gradient switching circuit is provided. 9th
In comparison with Figure (or Figure 32), wired OR10
4 to 34 (or 84A), switchable current mirror 105 to current mirror 35 (or 85B), wired OR107 to 37.
(Or 87A), diode 108 is diode-connected FET3
It corresponds to 8 (or 88) respectively. The gradient is switched by the control signal V C1 .
したがって,ワイヤードOR104と電流ミラー105との間に
接続されたスイッチング素子としてのP−MOS FET106,
およびワイヤードOR107と値αの電流源(図示略)との
間に並列に接続されたスイッチング素子としてのN−MO
S FET101,P−MOS FET102が新たに設けられている。FET1
02,106は制御信号VC2によってオン,オフ制御される。F
ET101は,結節点109の電位によって制御される。この結
節点109はワイヤードOR104と値x1の電流源(図示略)と
の間に設けられ,ここに流入,流出する電流の大小によ
ってそのレベルがHまたはLレベルに変化する。Therefore, the P-MOS FET 106 as a switching element connected between the wired OR 104 and the current mirror 105,
And N-MO as a switching element connected in parallel between the wired OR107 and a current source (not shown) of value α
S FET 101 and P-MOS FET 102 are newly provided. FET1
02 and 106 are on / off controlled by a control signal V C2 . F
The ET 101 is controlled by the potential of the node 109. The node 109 is provided between the wired OR 104 and a current source (not shown) having a value x 1 , and its level changes to H or L level depending on the magnitude of the current flowing in or out of the node.
ファジィ集合においては,あるものがファジィ集合に属
するかどうかは,属する度合いですなわち1〜0の連続
的な値で表わされる。したがって、この度合いを表わす
メンバーシップ関数は,上述してきたように勾配のある
部分をもっている。これに対して,クリスプ集合では,
あるものがクリスプ集合に属するかどうかは1または0
で明解に表わされる。クリスプ集合のメンバーシップ関
数は1から0または0から1に不連続に変化する部分
(無限大の勾配の部分)をもつ。In a fuzzy set, whether or not something belongs to the fuzzy set is represented by the degree of belonging, that is, a continuous value of 1 to 0. Therefore, the membership function indicating this degree has a sloped portion as described above. On the other hand, in the crisp set,
1 or 0 if something belongs to the crisp set
Is clearly represented by. The membership function of the crisp set has a portion that changes discontinuously from 1 to 0 or 0 to 1 (a portion having an infinite gradient).
さて,第34図において,制御電圧VC2がLレベルの場合
には,2つのFET102,106がオンである。FET101はFET102に
並列に接続されているからそれらがオンであってもオフ
であっても,第34図の回路はファジィ集合メンバーシッ
プS関数回路として働く。そして,制御電圧VC1がHで
あれば勾配は1で,Lのときには勾配が2となる。このと
きの入出力特性が第35図に実線と破線でそれぞれ示され
ている。Now, in FIG. 34, when the control voltage V C2 is at L level, the two FETs 102 and 106 are on. Since FET 101 is connected in parallel to FET 102, whether they are on or off, the circuit of Figure 34 acts as a fuzzy set membership S-function circuit. When the control voltage V C1 is H, the gradient is 1, and when it is L, the gradient is 2. The input / output characteristics at this time are shown in FIG. 35 by a solid line and a broken line, respectively.
制御電圧VC2がHレベルになると,FET106,102はともにオ
フとなる。したがって,FET106がオフであると,入力電
流xiは電流ミラー105には流入せず,ワイヤードOR104か
ら結節点109に向って流れることになる。FET102がオフ
であると,ワイヤードOR107に吐き出し入力電流αが与
えられるかどうかはFET101の状態に依存する。When the control voltage V C2 becomes H level, both FETs 106 and 102 are turned off. Therefore, when the FET 106 is off, the input current xi does not flow into the current mirror 105 but flows from the wired OR 104 toward the node 109. When the FET 102 is off, whether or not the discharge input current α is given to the wired OR 107 depends on the state of the FET 101.
xi<x1のときには,結節点109の電位はLレベルであっ
て,FET101はオフである。したがって,出力電流ZはO
である。xi≧x1になると,結節点109がHレベルになり,
FET101がオンとなる。電流αはワイヤードOR107からFET
101を通って流れる。電流ミラー105の出力電流は0であ
るから,結局,出力電流Zはαに等しくなる。このよう
にして,第5図に鎖線で示すように,xi=x1において0
から1に反転する出力Zが得られる。制御電圧VC2がH
レベルのときは,制御電圧VC1のレベルはH,Lどちらでも
よい。When xi <x 1 , the potential of the node 109 is at L level and the FET 101 is off. Therefore, the output current Z is O
Is. When xi ≧ x 1 , the node 109 becomes H level,
FET101 turns on. Current α is from wired OR107 to FET
Flowing through 101. Since the output current of the current mirror 105 is 0, the output current Z eventually becomes equal to α. Thus, as shown by the chain line in Fig. 5, 0 at xi = x 1
An output Z that is inverted from 1 to 1 is obtained. Control voltage V C2 is H
At the level, the level of the control voltage V C1 may be H or L.
S関数回路とZ関数回路の相違は,上述したようにブレ
ーク・ポイントを定める電流の向きが異なるのみであ
る。したがって,第34図の回路の考え方をそのまま適用
し,構成要素としてのMOS FETをPタイプまたはNタイ
プに適宜選択することにより,クリスプ集合に適用可能
なZ関数回路も同じように構成することができる。The difference between the S-function circuit and the Z-function circuit is that the direction of the current that defines the break point is different as described above. Therefore, the Z-function circuit applicable to the crisp set can be similarly configured by applying the concept of the circuit of FIG. 34 as it is and appropriately selecting the MOS FET as the constituent element to the P type or the N type. it can.
ダイオード108を除く鎖線で示す回路100は,後に第40図
において用いられるので,ここで便宜的にS関数回路の
主要部と呼ぶことにする。Since the circuit 100 shown by the chain line excluding the diode 108 is used later in FIG. 40, it will be referred to as a main part of the S-function circuit for convenience sake.
(3.11)クリスプ集合に適用可能な上り勾配関数回路
(第36図,第37図) 第36図の回路は,第32図に示されている勾配切替機能を
もつ上り勾配関数回路(ワイヤードOR82,電流ミラー83C
および勾配切替可能な電流ミラー83Bからなる回路,ま
たはワイヤードOR92A,電流ミラー93Cおよび勾配切替可
能な電流ミラー93Bからなる回路)を,クリスプ集合に
適用できるように改良したものである。(3.11) Up-slope function circuit applicable to crisp sets (Figs. 36 and 37) The circuit in Fig. 36 is an up-slope function circuit (wired OR82, with a slope switching function shown in Fig. 32). Current mirror 83C
And a circuit including a gradient-switchable current mirror 83B, or a wired OR 92A, a current mirror 93C, and a gradient-switchable current mirror 93B) are improved to be applicable to a crisp set.
第32図との対比において,ワイヤードOR102は同82(ま
たは92A)に,電流ミラー103Cが同83C(または93C)
に,勾配切替可能な電流ミラー103Bが同83B(または93
B)にそれぞれ対応している。ただ,電流ミラー103Cと
勾配切替可能な電流ミラー103Bの接続順序は,電流ミラ
ー83C(または93C)と勾配切替可能な電流ミラー83B
(または93B)の接続順序と前後が逆になっている。ま
たこれらの電流ミラーを構成するFETのPタイプとNタ
イプとが入れかえられている。そうして,勾配切替可能
な電流ミラー103Bは2つの出力用ドレインをもつ電流ミ
ラー108とその出力用ドレインのうちの1つをスイッチ
ングするFET109とから構成されている。FET109は制御信
号VC3によってオン,オフ制御される。また,電流ミラ
ー108のゲート接続ドレインを開放するためのN−MOS F
ET107が新たに加えられている。このFET107は制御信号V
C4によって制御される。In comparison with FIG. 32, the wired OR102 has the same 82 (or 92A) and the current mirror 103C has the same 83C (or 93C).
In addition, the gradient switchable current mirror 103B is connected to the same 83B (or 93B).
It corresponds to B) respectively. However, the connection order of the current mirror 103C and the gradient-switchable current mirror 103B is as follows: the current mirror 83C (or 93C) and the gradient-switchable current mirror 83B.
(Or 93B) connection order is reversed. Further, the P type and N type of the FETs forming these current mirrors are exchanged. Then, the gradient switchable current mirror 103B is composed of a current mirror 108 having two output drains and a FET 109 for switching one of the output drains. The FET 109 is on / off controlled by the control signal V C3 . In addition, an N-MOS F for opening the gate connection drain of the current mirror 108
ET107 is newly added. This FET 107 has a control signal V
Controlled by C4 .
第36図の回路は,第15図と対比するとその構成がよく分
る。第15図に示された回路に,FET107および電流ミラー1
03Cが追加されているだけである。The structure of the circuit in FIG. 36 is clearly understood when compared with that in FIG. In the circuit shown in Fig. 15, the FET 107 and current mirror 1
Only 03C is added.
制御信号VC4がHレベルの場合には,この回路は第32図
のファジィ集合のための上り勾配回路と同じ働きをす
る。すなわち,VC4がHであれば,FET107がオンとなる。
このときには,出力電流Zの傾きは制御信号VC3によっ
て定まり,出力電流Zは第37図に実線および破線で示す
入出力特性を示す。When the control signal V C4 is at the H level, this circuit functions the same as the upslope circuit for the fuzzy set shown in FIG. That is, when V C4 is H, the FET 107 is turned on.
At this time, the slope of the output current Z is determined by the control signal V C3 , and the output current Z exhibits the input / output characteristics shown by the solid line and the broken line in FIG.
制御電圧VC4がLレベルになるとFET107はオフとなる。F
ET107がオフとなることによって,FET108はもはや電流ミ
ラーとして働くことはなく,単なる増幅器となる。When the control voltage V C4 becomes L level, the FET 107 is turned off. F
With the ET107 turned off, the FET 108 no longer acts as a current mirror, but just an amplifier.
xi<x1の場合には,FET108のゲートに流入する電流は0
であるから,出力電流Zは当然に0である。When xi <x 1 , the current flowing into the gate of FET 108 is 0
Therefore, the output current Z is naturally 0.
xi≧x1になり,わずかの値でもFET108に流入しようとす
る電流があると,これがFET108によって増幅され,その
出力側には急峻に増大する電流が流れる。したがって,
第37図に鎖線で示すように,xi=x1でほぼ垂直に立上る
出力電流Zの入出力特性が得られる。If xi ≧ x 1 , and there is a current that is about to flow into the FET 108 even with a small value, this is amplified by the FET 108, and a sharply increasing current flows on the output side thereof. Therefore,
As shown by the chain line in Fig. 37, the input / output characteristic of the output current Z rising almost vertically at xi = x 1 is obtained.
第36図の回路は,第38図において用いられるので,特に
符号110が付けられている。Since the circuit of FIG. 36 is used in FIG. 38, it is specifically labeled 110.
(3.12)クリスプ集合に適用可能なプログラマブル・マ
ルチ・メンバーシップ関数回路(第38図) 第38図は,第34図に示されたクリスプ集合に適用可能な
S関数回路の主要部100および第36図に示されたクリス
プ集合に適用可能な上り勾配関数回路110を,第32図に
示された拡張されたプログラマブル・マルチ・メンバー
シップ関数回路に適用してこれを改良することにより得
られるクリスプ集合に適用可能なプログラマブル・マル
チ・メンバーシップ関数回路を示している。(3.12) Programmable multi-membership function circuit applicable to crisp sets (Fig. 38) Fig. 38 shows main parts 100 and 36 of the S function circuit applicable to crisp sets shown in Fig. 34. A crisp set obtained by applying the up-gradient function circuit 110 applicable to the crisp set shown in the figure to the extended programmable multi-membership function circuit shown in FIG. 32 and improving it. 2 shows a programmable multi-membership function circuit applicable to.
第38図において,第32図に示すものと同一物には同一符
号が付けられている。また,第34図の回路100は2つ用
いられているのでこれらを100A,100Bで示し,同様に第3
6図の回路110もまた2つ用いられているのでこれが110
A,110Bで示されている。38, the same parts as those shown in FIG. 32 are designated by the same reference numerals. Also, since two circuits 100 in FIG. 34 are used, these are indicated by 100A and 100B, and similarly, the third circuit is shown.
Two of the circuits 110 shown in Fig. 6 are also used, so this is 110
A, shown at 110B.
回路に流れる電流を示す矢印に対応して示されたグラフ
から,第38図の回路においては,パラメータx1〜x4,
α,βを変えることによりM関数をはじめとして多くの
タイプのファジィ・メンバーシップ関数を表わす出力電
流Zが得られることは容易に理解できよう。また,制御
電圧VC11〜VC14,VC21〜VC24のレベルを切替えることに
より,勾配を変えることもできるし,多くのタイプのク
リスプ・メンバーシップ関数を発生させることも可能で
ある。From the graphs corresponding to the arrows indicating the current flowing in the circuit, the parameters x 1 to x 4 ,
It can be easily understood that the output current Z representing many types of fuzzy membership functions including the M function can be obtained by changing α and β. The gradient can be changed by switching the levels of the control voltages V C11 to V C14 and V C21 to V C24 , and many types of crisp membership functions can be generated.
第1図(A)は一般的なメンバーシップ関数を示し,第
1図(B)は直線で近似された実際的なメンバーシップ
関数を示している。 第2図はファジィ制御システムの概念を示すものであ
る。 第3図は,学習機能を備えたファジィ・システムの概念
を示すブロック図である。 第4図は,種々のタイプのメンバーシップ関数を示すグ
ラフである。 第5図は,MOS FETを用いて構成されたZ関数回路を示す
回路図であり,第6図はその入出力特性を示すグラフで
ある。 第7図は,入出力特性の測定のためにバイポーラ・トラ
ンジスタを用いて構成されたZ関数回路を示す回路図で
あり,第8図は,測定された入出力特性を示すグラフで
ある。 第9図はMOS FETを用いて構成されたS関数回路を示す
回路図であり,第10図はその入出力特性を示すグラフで
ある。 第11図は,入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたS関数回路を示し,第12図は
測定された入出力特性を示すグラフである。 第13図は,メンバーシップ関数の実際的な一例を示すグ
ラフである。 第14図は,メンバーシップ関数およびその変数と回路の
入出力電流との対応のさせ方によって勾配が任意に設定
できる様子を示すグラフである。 第15図は,勾配を2つに切替えることのできるZ関数回
路の一部を示す回路図であり,第16図はその入出力特性
を示すグラフである。 第17図は,勾配を3つに切替えることのできるS関数回
路の一部を示す回路図であり,第18図はその入出力特性
を示すグラフである。 第19図は,プログラマブル・マルチ・メンバーシップ関
数回路の一例を示すブロック図である。 第20図はマルチ・ファンアウト回路の一例を示す回路図
である。 第21図(A)は,Z関数とS関数のファジィMIN演算およ
びファジィMAX演算によってW関数が生成される様子を
示すものであり,同図(B)は勾配の切替えられたW関
数を示すグラフである。 第22図は、MOS FETを用いて構成されたMIN回路を示す回
路図である。 第23図は,入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMIN回路を示すものであり,
第24図は測定されたその入出力特性を示すグラフであ
る。 第25図は,2つの2入力MAX回路を組合せることにより構
成された3入力MAX回路を示すブロック図である。 第26図は,MOS FETを用いて構成されたMAX回路を示す回
路図である。 第27図は,入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMAX回路を示すものであり,
第28図は測定されたその入出力特性を示すグラフであ
る。 第29図は,S関数回路を基調とした簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路の一例を示す
回路図である。 第30図は,Z関数を基調として同様に簡略化されたプログ
ラマブル・マルチ・メンバーシップ関数回路をつくるこ
とができることをグラフによって示すものである。 第31図は拡張されたプログラマブル・マルチ・メンバー
シップ関数回路を示す回路図である。 第32図は,勾配切替機能をもつ拡張されたプログラマブ
ル・マルチ・メンバーシップ関数回路を示す回路図であ
り,第33図はその入出力特性を示すグラフである。 第34図は,クリスプ集合に適用可能なS関数回路を示す
回路図であり,第35図はその入出力特性を示すグラフで
ある。 第36図は,クリスプ集合に適用可能な上り勾配関数回路
を示す回路図であり,第37図はその入出力特性を示すグ
ラフである。 第38図は,クリスプ集合に適用可能なプログラマブル・
マルチ・メンバーシップ関数回路を示す回路図である。 101……MOS FET(第3のスイッチング素子), 102……MOS FET(第2のスイッチング素子), 104……ワイヤードOR(第1の減算回路), 105……電流ミラー, 106……MOS FET(第1のスイッチング素子), 107……ワイヤードOR(第2の減算回路), 109……ワイヤードOR(電流比較回路)。FIG. 1 (A) shows a general membership function, and FIG. 1 (B) shows a practical membership function approximated by a straight line. FIG. 2 shows the concept of the fuzzy control system. FIG. 3 is a block diagram showing the concept of a fuzzy system having a learning function. FIG. 4 is a graph showing various types of membership functions. FIG. 5 is a circuit diagram showing a Z-function circuit constructed using MOS FETs, and FIG. 6 is a graph showing its input / output characteristics. FIG. 7 is a circuit diagram showing a Z-function circuit configured by using bipolar transistors for measuring the input / output characteristics, and FIG. 8 is a graph showing the measured input / output characteristics. FIG. 9 is a circuit diagram showing an S-function circuit constructed using MOS FETs, and FIG. 10 is a graph showing its input / output characteristics. FIG. 11 shows an S-function circuit constructed by using bipolar transistors for measuring the input / output characteristics, and FIG. 12 is a graph showing the measured input / output characteristics. FIG. 13 is a graph showing a practical example of the membership function. FIG. 14 is a graph showing how the slope can be arbitrarily set by the correspondence between the membership function and its variable and the input / output current of the circuit. FIG. 15 is a circuit diagram showing a part of a Z-function circuit capable of switching the gradient to two, and FIG. 16 is a graph showing its input / output characteristics. FIG. 17 is a circuit diagram showing a part of an S-function circuit capable of switching the gradient to three, and FIG. 18 is a graph showing its input / output characteristics. FIG. 19 is a block diagram showing an example of a programmable multi-membership function circuit. FIG. 20 is a circuit diagram showing an example of a multi-fanout circuit. FIG. 21 (A) shows how the W function is generated by the fuzzy MIN operation and fuzzy MAX operation of the Z function and the S function, and FIG. 21 (B) shows the W function with the gradient switched. It is a graph. FIG. 22 is a circuit diagram showing a MIN circuit configured using MOS FETs. FIG. 23 shows a MIN circuit composed of bipolar transistors for measuring input / output characteristics.
FIG. 24 is a graph showing the measured input / output characteristics. FIG. 25 is a block diagram showing a 3-input MAX circuit configured by combining two 2-input MAX circuits. FIG. 26 is a circuit diagram showing a MAX circuit configured using MOS FETs. FIG. 27 shows a MAX circuit configured by using bipolar transistors for measuring the input / output characteristics.
FIG. 28 is a graph showing the measured input / output characteristics. FIG. 29 is a circuit diagram showing an example of a simplified programmable multi-membership function circuit based on the S function circuit. FIG. 30 is a graph showing that a similarly simplified programmable multi-membership function circuit can be created based on the Z function. FIG. 31 is a circuit diagram showing an extended programmable multi-membership function circuit. FIG. 32 is a circuit diagram showing an extended programmable multi-membership function circuit having a gradient switching function, and FIG. 33 is a graph showing its input / output characteristics. FIG. 34 is a circuit diagram showing an S-function circuit applicable to the crisp set, and FIG. 35 is a graph showing its input / output characteristics. FIG. 36 is a circuit diagram showing an upslope function circuit applicable to the crisp set, and FIG. 37 is a graph showing its input / output characteristics. Figure 38 shows a programmable program applicable to crisp sets.
It is a circuit diagram which shows a multi-membership function circuit. 101 ... MOS FET (third switching element), 102 ... MOS FET (second switching element), 104 ... Wired OR (first subtraction circuit), 105 ... current mirror, 106 ... MOS FET (First switching element), 107 ... Wired OR (second subtraction circuit), 109 ... Wired OR (current comparison circuit).
Claims (3)
を表わす基準信号との間で減算を行なう第1の減算回路
と,入力信号が基準信号よりも大きければ第1の減算回
路の減算結果を出力し,他の場合には零を表わす信号を
出力する回路とからなる限界差回路, 所定のグレードを表わす信号から限界差回路の出力信号
を減算し,正の減算結果を表わす信号を出力し,減算結
果が負の場合には零を表わす信号を出力する第2の減算
回路, 第1の減算回路と第2の減算回路との間の適所に設けら
れた第1のスイッチング素子, 所定のグレードを表わす信号の入力端子と第2の減算回
路との間に設けられ,第1のスイッチング素子と同時に
オン,オフ制御される第2のスイッチング素子, 第2のスイッチング素子に並列に接続された第3のスイ
ッチング素子,および 入力信号と基準信号とを比較し,この比較結果に応じて
第3のスイッチング素子を制御する比較回路, から構成されるクリスプ集合に適用可能なファジィ・メ
ンバーシップ関数回路。1. A first subtraction circuit for performing a subtraction between an input signal and a reference signal representing a value relating to a breakpoint, and a subtraction result of the first subtraction circuit if the input signal is larger than the reference signal. In other cases, a limit difference circuit consisting of a circuit that outputs a signal that represents zero, subtracts the output signal of the limit difference circuit from a signal that represents a predetermined grade, and outputs a signal that represents the positive subtraction result. A second subtraction circuit that outputs a signal representing zero when the subtraction result is negative, a first switching element provided at a proper position between the first subtraction circuit and the second subtraction circuit, and a predetermined grade A second switching element, which is provided between the input terminal of the signal representing the signal and the second subtraction circuit and is controlled to be turned on and off at the same time as the first switching element; Switch of 3 A fuzzy membership function circuit applicable to a crisp set consisting of a ching element and a comparison circuit that compares an input signal with a reference signal and controls the third switching element according to the comparison result.
ポイントに関する値を表わす基準電流との間で減算を行
なう第1の減算回路と,この減算回路の出力側に接続さ
れた電流ミラーとから構成され, 上記第2の減算回路が,所定のグレードを表わす電流か
ら限界差回路の出力電流を減算し,かつその出力側にダ
イオード作用素子が接続されているものであり, 上記比較回路が電流比較回路である, 特許請求の範囲第(1)項に記載の電流モードで動作す
るクリスプ集合に適用可能なファジィ・メンバーシップ
関数回路。2. The limit difference circuit comprises an input current and a break circuit.
The second subtraction circuit is composed of a first subtraction circuit for performing subtraction with a reference current representing a value related to a point, and a current mirror connected to the output side of the subtraction circuit. The output current of the limit difference circuit is subtracted from the represented current, and the diode action element is connected to the output side, and the comparison circuit is a current comparison circuit. A fuzzy membership function circuit applicable to a crisp set operating in the described current mode.
が並列に接続された多出力電流ミラーと,複数の出力線
の少なくともいずれか1つに設けられた第4のスイッチ
ング素子とからなる,特許請求の範囲第(2)項に記載
のクリスプ集合に適用可能なファジィ・メンバーシップ
関数回路。3. A current mirror of a limit difference circuit comprises a multi-output current mirror in which a plurality of output lines are connected in parallel, and a fourth switching element provided in at least one of the plurality of output lines. A fuzzy membership function circuit applicable to the crisp set according to claim (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234645A JPH0682397B2 (en) | 1985-10-22 | 1985-10-22 | Fuzzy member-ship function circuits applicable to crisp sets |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234645A JPH0682397B2 (en) | 1985-10-22 | 1985-10-22 | Fuzzy member-ship function circuits applicable to crisp sets |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6295678A JPS6295678A (en) | 1987-05-02 |
| JPH0682397B2 true JPH0682397B2 (en) | 1994-10-19 |
Family
ID=16974268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60234645A Expired - Lifetime JPH0682397B2 (en) | 1985-10-22 | 1985-10-22 | Fuzzy member-ship function circuits applicable to crisp sets |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682397B2 (en) |
-
1985
- 1985-10-22 JP JP60234645A patent/JPH0682397B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6295678A (en) | 1987-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682396B2 (en) | Membership function synthesizer and fuzzy system | |
| Yamakawa | High-speed fuzzy controller hardware system: The mega-FIPS machine | |
| Baturone et al. | Implementation of CMOS fuzzy controllers as mixed-signal integrated circuits | |
| Bai et al. | Fundamentals of fuzzy logic control—fuzzy sets, fuzzy rules and defuzzifications | |
| Miki et al. | Silicon implementation for a novel high-speed fuzzy inference engine: Mega-flips analog fuzzy processor | |
| Wilamowski et al. | Neuro-fuzzy architecture for CMOS implementation | |
| Amirkhanzadeh et al. | A mixed-signal current-mode fuzzy logic controller | |
| JPH02276310A (en) | Logic circuit | |
| JPH061498B2 (en) | Programmable multi-member ship function circuit | |
| JPH0682397B2 (en) | Fuzzy member-ship function circuits applicable to crisp sets | |
| JPH061496B2 (en) | Fuzzy member-ship Z-function circuit | |
| JPH061497B2 (en) | Fuzzy member-ship S function circuit | |
| JPH05159085A (en) | Programmable membership function device and fuzzy inference method and device using the same | |
| JPH0535470B2 (en) | ||
| Soleimani et al. | Design of current-mode modular programmable analog CMOS FLC | |
| Zrilic et al. | Hardware implementations of fuzzy membership functions, operations, and inference | |
| JP2769163B2 (en) | Center of gravity determination circuit | |
| JPS6295679A (en) | Fuzzy membership function circuit applicable to crisp set | |
| Azeem et al. | Design and fabrication of basic building blocks for analog implementation of programmable fuzzy logic controller | |
| Dinavari et al. | Design of a current-mode analog CMOS fuzzy logic controller | |
| JPS6295680A (en) | Programmable multi-membership function circuit | |
| Rojas et al. | Compact CMOS fuzzy controllers using the normalised product of adaptive membership functions | |
| Varshavsky et al. | Summing Amplifier as a Multi-Valued Logical Element for Fuzzy Control | |
| Amirkhanzadeh et al. | Design and Implementation of a new fuzzy logic controller | |
| JP2735618B2 (en) | Fuzzy processor and MAX circuit assembling apparatus |