JPH0682665B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0682665B2 JPH0682665B2 JP18442185A JP18442185A JPH0682665B2 JP H0682665 B2 JPH0682665 B2 JP H0682665B2 JP 18442185 A JP18442185 A JP 18442185A JP 18442185 A JP18442185 A JP 18442185A JP H0682665 B2 JPH0682665 B2 JP H0682665B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- semiconductor device
- wiring layer
- film
- aluminum alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置の製造方法に関し、特に、アル
ミニウムあるいはアルミニウム合金からなる配線層を有
する半導体装置の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a wiring layer made of aluminum or aluminum alloy.
[従来の技術] 第6図は従来の半導体装置の一例の断面構造を示す図で
ある。図において、シリコン基板1の上には、PSG(リ
ンガラス)膜2が形成される。このPSG膜2の上には、
アルミニウムあるいはアルミニウム合金からなる配線層
3が形成される。配線層3の上には、最終保護膜4が形
成される。この最終保護膜4は、たとえばリンガラスや
窒化シリコンや酸化シリコン等が用いられる。[Prior Art] FIG. 6 is a view showing a cross-sectional structure of an example of a conventional semiconductor device. In the figure, a PSG (phosphorus glass) film 2 is formed on a silicon substrate 1. On this PSG film 2,
The wiring layer 3 made of aluminum or aluminum alloy is formed. A final protective film 4 is formed on the wiring layer 3. For the final protective film 4, for example, phosphorus glass, silicon nitride, silicon oxide or the like is used.
第7図は従来の半導体装置の他の例の積層構造を示す図
である。図において、シリコン基板1の上には、PSG膜
2が形成される。このPSG膜2の上には、アルミニウム
あるいはアルミニウム合金からなる第1の配線層5が形
成される。この第1の配線層5の上には、層間絶縁膜6
が形成される。層間絶縁膜6の上には、アルミニウムあ
るいはアルミニウム合金からなる第2の配線層7が形成
される。第2の配線層7の上には、最終保護膜4が形成
される。FIG. 7 is a diagram showing a laminated structure of another example of the conventional semiconductor device. In the figure, a PSG film 2 is formed on a silicon substrate 1. A first wiring layer 5 made of aluminum or an aluminum alloy is formed on the PSG film 2. An interlayer insulating film 6 is formed on the first wiring layer 5.
Is formed. A second wiring layer 7 made of aluminum or an aluminum alloy is formed on the interlayer insulating film 6. The final protective film 4 is formed on the second wiring layer 7.
次に、第6図に示す従来の半導体装置の製造方法につい
て説明する。不純物拡散層の形成されたシリコン基板1,
その上のPSG膜2上に、スパッタ法あるいは真空蒸着法
によりアルミニウムあるいはアルミニウム合金膜3を全
面に成膜する。Next, a method of manufacturing the conventional semiconductor device shown in FIG. 6 will be described. Silicon substrate with an impurity diffusion layer 1,
An aluminum or aluminum alloy film 3 is formed on the entire surface of the PSG film 2 by sputtering or vacuum deposition.
次に、写真製版技術を用い、レジストによるパターニン
グを行ない、不要な部分のアルミニウムあるいはアルミ
ニウム合金膜をエッチングにより除去することにより、
所望の形状の配線層3を形成する。Next, by using photolithography technology, patterning with a resist is performed, and an unnecessary portion of the aluminum or aluminum alloy film is removed by etching.
The wiring layer 3 having a desired shape is formed.
その後、配線層3とシリコン基板1との電気的コンタク
トをとるために、400〜500℃程度の熱処理を加え、最後
に、最終保護膜4を形成する。Then, in order to establish electrical contact between the wiring layer 3 and the silicon substrate 1, heat treatment at about 400 to 500 ° C. is applied, and finally, the final protective film 4 is formed.
[発明が解決しようとする問題点] 従来の半導体装置は以上のように構成されているので、
配線層3の形成時および形成後の熱処理、あるいは最終
保護膜4の成膜時の温度により、配線層3上にHillock
と呼ばれるアルミニウムの異常突起が生じ、これが最終
保護膜4のピンホールの原因となり、半導体装置の耐湿
性を劣化させるという問題があった。また、第7図に示
す多層配線構造の半導体装置においては、第1の配線層
5上に生じるHillockが、しばしば層間絶縁不良を引き
起こし、歩留りを低下させるという問題があった。[Problems to be Solved by the Invention] Since the conventional semiconductor device is configured as described above,
Hillocks are formed on the wiring layer 3 depending on the temperature during the formation of the wiring layer 3 and the heat treatment after the formation, or the temperature during the formation of the final protective film 4.
There is a problem in that abnormal protrusions of aluminum, which are referred to as "," cause pinholes in the final protective film 4 and deteriorate the moisture resistance of the semiconductor device. Further, in the semiconductor device having the multilayer wiring structure shown in FIG. 7, there is a problem that Hilllock generated on the first wiring layer 5 often causes interlayer insulation failure and reduces the yield.
上記のHillockの発生を抑える方法として、例えば特開
昭59-43549号公報や特開昭59-99741号公報のように、ア
ルミニウム配線のパターニング後に、アルミニウム配線
全面をプラズマ陽極酸化法や温水処理でアルミニウム配
線表面に酸化アルミニウムを形成することが考えられる
が、パターニング工程で形成されるアルミニウム自然酸
化膜やフォトレジスト除去工程でのO2プラズマにさらさ
れることにより形成される100Å程度の緻密な酸化アル
ミニウムのために、上記方法による酸化アルミニウム形
成が抑制され、Hillock抑止に必要な1000Å以上の酸化
アルミニウム膜を配線層全面にわたって均一に形成する
ことは困難であった。As a method of suppressing the above-mentioned Hilllock, for example, as disclosed in JP-A-59-43549 or JP-A-59-99741, after patterning the aluminum wiring, the entire surface of the aluminum wiring is subjected to a plasma anodic oxidation method or hot water treatment. It is possible to form aluminum oxide on the surface of the aluminum wiring, but the aluminum natural oxide film formed in the patterning process and the dense aluminum oxide of about 100 Å formed by being exposed to O 2 plasma in the photoresist removal process. Therefore, the formation of aluminum oxide by the above method is suppressed, and it is difficult to uniformly form an aluminum oxide film having a thickness of 1000 Å or more, which is necessary for suppressing Hillock, over the entire wiring layer.
この発明は、上記のような問題点を解消するためになさ
れたもので、アルミニウムあるいはアルミニウム合金か
らなる配線層上にHillockが発生せず、耐湿性の良好な
かつ層間絶縁特性の良好な半導体装置の製造方法を提供
することを目的とする。The present invention has been made in order to solve the above problems, in which a Hilllock does not occur on a wiring layer made of aluminum or an aluminum alloy, and a semiconductor device having good moisture resistance and good interlayer insulation characteristics is provided. It is intended to provide a manufacturing method.
[問題点を解決するための手段] この発明に係る半導体装置の製造方法は、配線層となる
べきアルミニウムあるいはアルミニウム合金膜の成膜直
後に所定温度以上に加熱した純水あるいは水蒸気中にて
表面処理し、当該アルミニウムあるいはアルミニウム合
金膜の表面にアルミニウム水和酸化物層を形成するよう
にしたものである。[Means for Solving Problems] A method of manufacturing a semiconductor device according to the present invention is a method for producing a surface in pure water or steam heated to a predetermined temperature or more immediately after forming an aluminum or aluminum alloy film to be a wiring layer. The aluminum or aluminum alloy film is treated to form an aluminum hydrate oxide layer on the surface of the aluminum or aluminum alloy film.
[作用] アルミニウムあるいはアルミニウム合金からなる配線層
の上に形成されるアルミニウム水和酸化物層は、非常に
硬いので、配線層を構成するアルミニウムまたはアルミ
ニウム合金膜の異常突起の成長を妨げる作用をする。[Operation] Since the aluminum hydrated oxide layer formed on the wiring layer made of aluminum or aluminum alloy is extremely hard, it acts to prevent the growth of abnormal projections of the aluminum or aluminum alloy film forming the wiring layer. .
[実施例] 第1図はこの発明の一実施例の半導体装置の積層構造を
示す図である。図において、シリコン基板1の上には、
PSG膜2が形成される。このPSG膜2の上にはアルミニウ
ムあるいはアルミニウム合金からなる配線層3が形成さ
れる。配線層3の上には、アルミニウム水和酸化物層8
が形成される。PSG膜2,配線層3およびアルミニウム水
和酸化物層8を覆うように、最終保護膜4が形成され
る。[Embodiment] FIG. 1 is a view showing a laminated structure of a semiconductor device according to an embodiment of the present invention. In the figure, on the silicon substrate 1,
The PSG film 2 is formed. A wiring layer 3 made of aluminum or an aluminum alloy is formed on the PSG film 2. An aluminum hydrated oxide layer 8 is formed on the wiring layer 3.
Is formed. A final protective film 4 is formed so as to cover the PSG film 2, the wiring layer 3 and the aluminum hydrated oxide layer 8.
第2図は第1図に示す実施例の製造工程を示す図であ
る。以下、この第2図を参照して、第1図に示す実施例
の製造方法を説明する。FIG. 2 is a diagram showing a manufacturing process of the embodiment shown in FIG. The manufacturing method of the embodiment shown in FIG. 1 will be described below with reference to FIG.
第2図[I] 不純物拡散層の形成されたシリコン基板1,その上のPSG
膜2上にスパッタ法あるいは真空蒸着法により、アルミ
ニウムあるいはアルミニウム合金の膜3を全面に成膜す
る。Fig. 2 [I] Silicon substrate with impurity diffusion layer 1, PSG on it
A film 3 of aluminum or aluminum alloy is formed on the entire surface of the film 2 by sputtering or vacuum evaporation.
第2図[II] 成膜直後のアルミニウムあるいはアルミニウム合金膜3
の表面を、たとえば40℃以上に加熱した純水あるいは水
蒸気中にて表面処理し、表面にアルミニウム水和酸化物
層8を形成する。成膜直後のアルミニウムあるいはアル
ミニウム合金膜3の表面は、安定なアルミナ層で十分に
覆われておらず、比較的活性であるため、上記方法によ
り、1000Å以上のアルミニウム水和酸化物層8が容易に
得られる。このアルミニウム水和酸化物層8はアルミナ
の一種であり、非常に硬くアルミニウムあるいはアルミ
ニウム合金膜3における異常突起の成長を妨げる。Fig. 2 [II] Aluminum or aluminum alloy film 3 immediately after film formation
The surface is treated with pure water or steam heated to 40 ° C. or higher to form an aluminum hydrated oxide layer 8 on the surface. The surface of the aluminum or aluminum alloy film 3 immediately after film formation is not sufficiently covered with a stable alumina layer and is relatively active. Therefore, an aluminum hydrated oxide layer 8 of 1000 Å or more can be easily formed by the above method. Can be obtained. This aluminum hydrated oxide layer 8 is a kind of alumina and is very hard and prevents the growth of abnormal projections in the aluminum or aluminum alloy film 3.
第3図に80℃の純水中に浸漬した場合のアルミニウム水
和酸化物層8の厚みと浸漬時間の関係を示す。FIG. 3 shows the relationship between the thickness of the hydrated aluminum oxide layer 8 and the immersion time when immersed in pure water at 80 ° C.
第2図[III] 次に、写真製版技術を用い、レジスト9によるパターニ
ングを行ない、不要な部分のアルミニウム水和酸化物層
8とアルミニウムあるいはアルミニウム合金膜3をエッ
チングにより除去し、所望の形状を有する配線層3を形
成する。FIG. 2 [III] Next, using a photomechanical technique, patterning with a resist 9 is performed to remove unnecessary portions of the aluminum hydrate oxide layer 8 and the aluminum or aluminum alloy film 3 by etching to obtain a desired shape. The wiring layer 3 having is formed.
第2図[IV] その後、配線層3とシリコン基板1との電気的コンタク
トをとるために、400〜500℃程度の熱処理を加え、最後
に最終保護膜4を形成する。2 [IV] After that, in order to establish electrical contact between the wiring layer 3 and the silicon substrate 1, heat treatment at about 400 to 500 ° C. is applied, and finally the final protective film 4 is formed.
以上の方法によって製造された半導体装置(第1図参
照)は、アルミニウム水和酸化物層8によって配線層3
上のHillockの発生が防止できるので、最終保護膜4に
ピンホールが生じることがなく、耐湿性の良好な半導体
装置が得られる。The semiconductor device manufactured by the above method (see FIG. 1) has the aluminum hydrated oxide layer 8 and the wiring layer 3
Since the occurrence of the above-mentioned hilllock can be prevented, a pinhole is not formed in the final protective film 4, and a semiconductor device having good moisture resistance can be obtained.
なお、上述の実施例では、単層配線構造の半導体装置に
ついて述べたが、多層配線構造の半導体装置にもこの発
明を適用することができる。第4図は2層配線構造の半
導体装置にこの発明を適用した例を示す図である。図に
おいて、この実施例の構造は以下の点を除いて第7図の
従来例と同様であり、相当する部分には同一の参照番号
を付しその説明を省略する。この実施例の特徴は、第1
配線層5の上に前述の方法でアルミニウム水和酸化物層
8を形成したことである。Although the semiconductor device having the single-layer wiring structure has been described in the above embodiments, the present invention can be applied to the semiconductor device having the multilayer wiring structure. FIG. 4 is a diagram showing an example in which the present invention is applied to a semiconductor device having a two-layer wiring structure. In the figure, the structure of this embodiment is the same as that of the conventional example of FIG. 7 except for the following points. The feature of this embodiment is that the first
That is, the aluminum hydrated oxide layer 8 was formed on the wiring layer 5 by the method described above.
また、第5図に示すように、第1配線層5の上のみなら
ず第2配線層7の上にもアルミニウム水和酸化物層8を
形成するようにしてもよい。Further, as shown in FIG. 5, the aluminum hydrated oxide layer 8 may be formed not only on the first wiring layer 5 but also on the second wiring layer 7.
第4図および第5図の実施例のように、多層配線構造の
半導体装置にこの発明を適用した場合は、最終保護膜4
のピンホールの発生を防止できるのみならず、Hillock
による層間絶縁不良も防止でき、歩留りを著しく向上す
ることができる。When the present invention is applied to a semiconductor device having a multilayer wiring structure as in the embodiment shown in FIGS. 4 and 5, the final protective film 4 is formed.
Not only can you prevent the occurrence of pinholes in the
It is also possible to prevent interlayer insulation failure due to, and it is possible to significantly improve the yield.
[発明の効果] 以上のように、この発明によれば、配線層となるべきア
ルミニウムあるいはアルミニウム合金膜を成膜直後に加
熱純水あるいは水蒸気中で表面処理することにより、配
線層上にアルミニウム水和酸化物層を形成し、それによ
って配線層上のHillockの発生を防止するようにしたの
で、最終保護膜にピンホールの生じることがない耐湿性
の良好な半導体装置を得ることができる。[Effects of the Invention] As described above, according to the present invention, the aluminum or aluminum alloy film to be the wiring layer is surface-treated immediately after the film formation in heated pure water or steam to form an aluminum solution on the wiring layer. Since the hydrated oxide layer is formed to prevent the occurrence of Hilllock on the wiring layer, it is possible to obtain a semiconductor device having good moisture resistance without pinholes in the final protective film.
第1図はこの発明の一実施例の半導体装置の積層構造を
示す図である。第2図は第1図に示す半導体装置の製造
方法を示す図である。第3図はアルミニウム水和酸化物
層形成の様子を示す実験データである。第4図および第
5図はこの発明の他の実施例の半導体装置の積層構造を
示す図である。第6図は従来の半導体装置の一例の断面
構造を示す図である。第7図は従来の半導体装置の他の
例の積層構造を示す図である。 図において、1はシリコン基板、2はPSG膜、3はアル
ミニウムあるいはアルミニウム合金からなる配線層、4
は最終保護膜、5は第1の配線層、6は層間絶縁膜、7
は第2の配線層、8はアルミニウム水和酸化物層、9は
レジストを示す。 なお、図中同一符号は同一または相当部分を示す。FIG. 1 is a diagram showing a laminated structure of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a diagram showing a method of manufacturing the semiconductor device shown in FIG. FIG. 3 is experimental data showing the formation of a hydrated aluminum oxide layer. FIG. 4 and FIG. 5 are views showing a laminated structure of a semiconductor device according to another embodiment of the present invention. FIG. 6 is a diagram showing a cross-sectional structure of an example of a conventional semiconductor device. FIG. 7 is a diagram showing a laminated structure of another example of the conventional semiconductor device. In the figure, 1 is a silicon substrate, 2 is a PSG film, 3 is a wiring layer made of aluminum or an aluminum alloy, 4
Is a final protective film, 5 is a first wiring layer, 6 is an interlayer insulating film, 7
Is a second wiring layer, 8 is a hydrated aluminum oxide layer, and 9 is a resist. The same reference numerals in the drawings indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 玉城 礼二 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 野口 武志 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 有馬 純一 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内 (56)参考文献 特開 昭52−61964(JP,A) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Reiji Tamaki Reiji Tamaki 4-1-1 Mizuhara, Itami-shi, Hyogo Mitsubishi Electric Corporation Kita-Itami Works (72) Takeshi Noguchi 4-1-1 Mizuhara, Itami-shi, Hyogo Mitsubishi Electric Corporation In the company Kita Itami Works (72) Inventor Junichi Arima 4-1-1 Mizuhara, Itami City, Hyogo Prefecture Mitsubishi Electric Co., Ltd. Kita Itami Works (56) Reference JP-A-52-61964 (JP, A)
Claims (2)
らなる配線層を有する半導体装置の製造方法であって、 前記配線層となるべきアルミニウムあるいはアルミニウ
ム合金膜の成膜直後に、所定温度以上に加熱した純水あ
るいは水蒸気中にて表面処理し、当該アルミニウムある
いはアルミニウム合金膜の表面にアルミニウム水和酸化
物層を形成する工程を備える、半導体装置の製造方法。1. A method of manufacturing a semiconductor device having a wiring layer made of aluminum or an aluminum alloy, wherein pure water heated to a predetermined temperature or higher immediately after the formation of the aluminum or aluminum alloy film to be the wiring layer. A method of manufacturing a semiconductor device, comprising a step of performing a surface treatment in water vapor to form an aluminum hydrate oxide layer on the surface of the aluminum or aluminum alloy film.
の範囲第1項記載の半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the predetermined temperature is approximately 40 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442185A JPH0682665B2 (en) | 1985-08-20 | 1985-08-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442185A JPH0682665B2 (en) | 1985-08-20 | 1985-08-20 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6243151A JPS6243151A (en) | 1987-02-25 |
| JPH0682665B2 true JPH0682665B2 (en) | 1994-10-19 |
Family
ID=16152866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18442185A Expired - Lifetime JPH0682665B2 (en) | 1985-08-20 | 1985-08-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682665B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005078154A1 (en) * | 2004-02-16 | 2007-10-18 | 株式会社カネカ | Method for producing transparent conductive film and method for producing tandem-type thin film photoelectric conversion device |
-
1985
- 1985-08-20 JP JP18442185A patent/JPH0682665B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005078154A1 (en) * | 2004-02-16 | 2007-10-18 | 株式会社カネカ | Method for producing transparent conductive film and method for producing tandem-type thin film photoelectric conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243151A (en) | 1987-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417439B2 (en) | Semiconductor device structure and method using etching stop layer | |
| JPH0611076B2 (en) | Method for manufacturing semiconductor device | |
| JPH07297185A (en) | Metal wiring, thin film transistor using the same, TFT liquid crystal display device, and method for forming metal wiring | |
| JPH0682665B2 (en) | Method for manufacturing semiconductor device | |
| JPH04127454A (en) | Semiconductor device | |
| KR100256271B1 (en) | Metal wiring formation method of semiconductor device | |
| JP3323264B2 (en) | Method for manufacturing semiconductor device | |
| KR0152919B1 (en) | Semiconductor device manufacturing method | |
| JPH0573059B2 (en) | ||
| JPS62137853A (en) | Formation of multilayer interconnection | |
| JPS6350042A (en) | Multilayer interconnection and electrode film structure | |
| JPS62296443A (en) | Semiconductor device and manufacture thereof | |
| JPH02156537A (en) | Manufacture of semiconductor device | |
| KR100240268B1 (en) | Method for forming metal wiring in semiconductor device | |
| JPS62260320A (en) | Manufacture of semiconductor device | |
| JP3329148B2 (en) | Wiring formation method | |
| JPS6027187B2 (en) | Manufacturing method of semiconductor device | |
| JPS60154539A (en) | Forming process of aluminium wiring | |
| JPH05152444A (en) | Manufacture of semiconductor device | |
| KR100487476B1 (en) | Method of forming semiconductor devices and semiconductor devices formed thereby | |
| JPS61113259A (en) | Manufacture of semiconductor device | |
| JPH0367351B2 (en) | ||
| JPH0383340A (en) | Al multilayer interconnection structure of semiconductor element | |
| JPS60105254A (en) | Formation of planar element | |
| JPS63142834A (en) | Semiconductor device |