JPH0682815B2 - Optical integrated circuit - Google Patents
Optical integrated circuitInfo
- Publication number
- JPH0682815B2 JPH0682815B2 JP61230368A JP23036886A JPH0682815B2 JP H0682815 B2 JPH0682815 B2 JP H0682815B2 JP 61230368 A JP61230368 A JP 61230368A JP 23036886 A JP23036886 A JP 23036886A JP H0682815 B2 JPH0682815 B2 JP H0682815B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- photodiode
- integrated circuit
- hbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はホトダイオードとヘテロ接合バイポーラトラン
ジスタ(HBT)を同一チップ内に集積化した光集積回路
の構造に関するものである。TECHNICAL FIELD The present invention relates to a structure of an optical integrated circuit in which a photodiode and a heterojunction bipolar transistor (HBT) are integrated in the same chip.
従来の技術 本発明の光集積回路はホトダイオードとHBTを個別の素
子として同一チップ内に集積化しようとするものである
が、ホトダイオードとHBTの機能を併せ持つ単体素子と
して従来よりヘテロ接合ホトトランジスタ(HPT)が知
られている。HPTの従来構造としては、例えばJ.C.Campb
ell他,“InP/InGaAs Heterojunction Phototransistor
s,"アイ・イー・イー・イー ジャーナル・オブ・カン
タム・エレクトロニクス(IEEE J.Quantum Electro
n.),vol.QE−17,P.264(1981)に示されている第3図
のようなものがある。本構造は、n型InP基板1をエミ
ッタとし、その上にp型InGaAsベース2、n型InGaAsコ
レクタ3を積層してHPTを構成している。InP基板(エミ
ッタ)1およびコレクタ3にはAu−Sn電極4が蒸着され
ており、この間にバイアス電圧を印加しておくと基板側
からの入射光5によって光電流が流れる。2. Description of the Related Art The optical integrated circuit of the present invention intends to integrate a photodiode and an HBT as separate elements on the same chip. However, a heterojunction phototransistor (HPT) has been used as a single element having both the functions of the photodiode and the HBT. )It has been known. As the conventional structure of HPT, for example, JC Campb
ell et al., “InP / InGaAs Heterojunction Phototransistor
s, "IEE Journal of Quantum Electronics (IEEE J.Quantum Electro
n.), vol.QE-17, P.264 (1981). In this structure, an n-type InP substrate 1 is used as an emitter, and a p-type InGaAs base 2 and an n-type InGaAs collector 3 are stacked on it to form an HPT. An Au—Sn electrode 4 is vapor-deposited on the InP substrate (emitter) 1 and collector 3, and if a bias voltage is applied between them, a photocurrent flows by incident light 5 from the substrate side.
発明が解決しようとする問題点 HPTは増幅機能のある受光素子であり、1000倍以上の利
得を持つものも報告されているが、応答速度が遅いとい
う欠点を有している。これは、第1には受光面積とトラ
ンジスタの面積が等しいということによるものである。
すなわち、受光効率を低下させないためにはある程度の
受光面積が必要であり、この結果トランジスタの面積も
大きくなるので接合容量が増大し速度が遅くなる。第2
の理由としては、通常のHPTにはベース電極が設けられ
ておらず、ベースの過剰キャリアの蓄積効果によって速
度が遅くなるという点が挙げられる。これら2つの点を
解決するためには、受光機能と増幅機能を別々の素子
(ホトダイオードとHBT)で分担し、それぞれの構造を
最適化した上で同一ICチップ内に集積化すればよい。本
発明は、ホトダイオードとHBTを単に集積化するための
構造を提供するのみならず、ホトダイオードとHBTがそ
れぞれ高速動作に適した構造を有する集積構造を提供し
ようとするものであり、これによって受光増幅機能を有
しかつ高速な光集積回路を実現することができる。Problems to be Solved by the Invention The HPT is a light-receiving element having an amplifying function, and it has been reported that it has a gain of 1000 times or more, but it has a drawback of slow response speed. The first reason is that the light receiving area and the area of the transistor are equal.
That is, a certain amount of light receiving area is required in order not to reduce the light receiving efficiency, and as a result, the area of the transistor also becomes large, so that the junction capacitance increases and the speed becomes slow. Second
The reason for this is that the normal HPT is not provided with a base electrode, and the speed becomes slow due to the effect of accumulating excess carriers in the base. In order to solve these two points, the light receiving function and the amplifying function may be shared by different elements (photodiode and HBT), and the respective structures may be optimized and then integrated in the same IC chip. The present invention not only provides a structure for simply integrating a photodiode and an HBT, but also provides an integrated structure in which the photodiode and the HBT have a structure suitable for high-speed operation. An optical integrated circuit having a function and high speed can be realized.
問題点を解決するための手段 本発明は上記問題点を解決するために、半導体基板と、
前記半導体基板上に順次積層された光吸収層及び光透過
層と、前記光吸収層および前記光透過層の一部領域内に
形成された拡散領域と、前記光透過層の前記拡散領域以
外の一部領域上に順次積層されたベースおよびエミッタ
(もしくはコレクタ)と、前記拡散領域にある前記光吸
収層および前記光透過層によって形成されたホトダイオ
ードと、前記エミッタ(もしくはコレクタ)と前記ベー
スと前記ベース直下の前記光透過層とによって形成され
たヘテト接合バイポーラトランジスタとを含むような構
造で光集積回路を構成するというものである。Means for Solving the Problems In order to solve the above problems, the present invention provides a semiconductor substrate,
A light absorbing layer and a light transmitting layer sequentially stacked on the semiconductor substrate, a diffusion region formed in a partial region of the light absorbing layer and the light transmitting layer, and a region other than the diffusion region of the light transmitting layer. A base and an emitter (or a collector) sequentially laminated on a partial region; a photodiode formed by the light absorption layer and the light transmission layer in the diffusion region; the emitter (or collector), the base and the An optical integrated circuit is configured with a structure including a hetto-junction bipolar transistor formed by the light transmitting layer immediately below the base.
作用 本発明の光集積回路がHPTに比べて高速で動作可能とな
るのは、受光機能と増幅機能を分離し、積層構造および
デバイス面積の2点についてホトダイオードとHBTの構
造を最適化したことによるものである。すなわち、積層
構造については、ホトダイオードの光吸収層とHBTのベ
ースが独立の半導体層よりなっており、それぞれのデバ
イスを高速化するように厚さおよびキャリア濃度を最適
化できる。デバイス面積については、ホトダイオードの
面積は受光に必要なだけの大きさを確保した上で、HBT
は微細化することで高速化を図ることができる。また、
集積化するHBTは1個に限定されるものではないので、
複数のHBTで構成された増幅回路とホトダイオードを集
積化することも可能になる。そして、ホトダイオードと
接続される初段のHBTにも当然ベース電極が設けられて
いるので、ホトダイオードからの光電流の他の適正なベ
ースバイアス電流を流すことができる。これによっても
高速化が促進される。Action The optical integrated circuit of the present invention can operate at a higher speed than the HPT because the light receiving function and the amplifying function are separated and the structure of the photodiode and the HBT is optimized with respect to two points of the laminated structure and the device area. It is a thing. That is, in the laminated structure, the light absorption layer of the photodiode and the base of the HBT are independent semiconductor layers, and the thickness and the carrier concentration can be optimized so as to speed up each device. Regarding the device area, make sure that the photodiode area is large enough to receive light, and then
Can be speeded up by miniaturization. Also,
Since the number of integrated HBTs is not limited to one,
It also becomes possible to integrate a photodiode and an amplifier circuit composed of multiple HBTs. Since the base electrode is naturally provided also in the first stage HBT connected to the photodiode, another appropriate base bias current of the photocurrent from the photodiode can flow. This also accelerates the speed.
実施例 第1図は本発明の光集積回路の一実施例を示す断面図で
ある。半絶縁性InP基板6上にn-型InGaAs光吸収層7と
n型InP光透過層8が積層されており、Znの気相拡散等
によって形成されたp型拡散領域9とともにpinホトダ
イオード10を構成している。ホトダイオード10にはリン
グ状のP側電極11およびn型電極12が蒸着されており、
P側電極11の内側の領域が受光面となる。P側電極とし
ては例えばCr/Pt/Auを用い、n側電極としては例えばAu
−Snを用いる。一方、ホトダイオード10が形成された領
域以外にある光透過層8はコレクタ13となっており、そ
の上にp型InGaAsPベース14、n型InPエミッタ15が積層
されてHBT16が構成されている。HBT16には、コレクタ電
極17、エミッタ電極18の他に、グラフトベース19を介し
たベース電極20が蒸着されている。グラフトベース19
は、Znの気相拡散等によってエミッタ15の一部分をp型
に反転した領域である。Embodiment FIG. 1 is a sectional view showing an embodiment of the optical integrated circuit of the present invention. An n − type InGaAs light absorption layer 7 and an n type InP light transmission layer 8 are stacked on a semi-insulating InP substrate 6, and a pin photodiode 10 is formed together with a p type diffusion region 9 formed by Zn vapor phase diffusion or the like. I am configuring. A ring-shaped P-side electrode 11 and an n-type electrode 12 are vapor-deposited on the photodiode 10,
A region inside the P-side electrode 11 serves as a light receiving surface. For example, Cr / Pt / Au is used as the P-side electrode, and Au is used as the n-side electrode.
Use -Sn. On the other hand, the light transmission layer 8 other than the region where the photodiode 10 is formed serves as a collector 13, on which a p-type InGaAsP base 14 and an n-type InP emitter 15 are laminated to form an HBT 16. In addition to the collector electrode 17 and the emitter electrode 18, a base electrode 20 via a graft base 19 is vapor-deposited on the HBT 16. Graft base 19
Is a region in which a part of the emitter 15 is inverted to p-type by vapor phase diffusion of Zn or the like.
ホトダイオード10とHBT16は光透過層8と光吸収層7の
一部領域をp型に反転した分離拡散領域21によって電気
的に分離されている。また、第1図には示していない
が、ホトダイオードとHBTの電極間は、配線金属による
配線が施されている。配線金属には例えばTi/Auを用
い、基板表面を被うSiN膜等の絶縁膜22上に配線する。
なお、第1図には1個のHBTしか示していないが、2個
以上のHBTを集積化してもよく、複数のHBTを配線した増
幅回路とホトダイオードの集積回路とすることもでき
る。さらに、HBTの一部もしくは全部を逆トランジスタ
として用いてもよい。逆トランジスタとは第1図のHBT
のコレクタをエミッタとし、エミッタをコレクタとする
ものである。The photodiode 10 and the HBT 16 are electrically separated by a separation diffusion region 21 in which a partial region of the light transmission layer 8 and the light absorption layer 7 is inverted to p-type. Although not shown in FIG. 1, a wiring made of wiring metal is provided between the photodiode and the HBT electrode. For example, Ti / Au is used as the wiring metal, and wiring is performed on the insulating film 22 such as the SiN film that covers the substrate surface.
Although only one HBT is shown in FIG. 1, two or more HBTs may be integrated, or an integrated circuit of an amplifier circuit and a photodiode in which a plurality of HBTs are wired. Further, part or all of the HBT may be used as the reverse transistor. The reverse transistor is the HBT in Fig. 1.
The collector is used as the emitter and the emitter is used as the collector.
本光集積回路のホトダイオードは、いわゆるウインドウ
付き構造となっており、入射光は光透過層では吸収され
ずに光吸収層で吸収される。従って、上記のように光透
過層をInP、光吸収層をInGaAsとした場合、入射光の波
長0.9〜1.6μmの範囲で感度がある。逆に、例えば波長
1.3μmの光を受光するのが目的であれば、光透過層を
バンドギャップ波長λg>1.3μmのInGaAsPとし、光吸
収層をλg≦1.3μmのInGaAsPとしてもよい。また、光
透過層と光吸収層の間にその中間のバンドギャップを有
する材料をはさんでもよく、例えばInP光透過層とInGaA
s光吸収層の間にλg=1.3μmのInGaAsP層を設けても
よい。この中間層は、ホトダイオードの応答速度を改善
するとともに、液相エピタキシャル(LPE)法で結晶成
長する場合にはアンチメルトバック層としても機能す
る。。ウインドウ付きホトダイオードはウインドウ無し
の場合に比べて量子効果が高くなるという利点がある他
に、p−n接合が結晶表面に露出する部分が光透過層内
にあるプレーナ型の場合には暗電流が小さくなるという
効果もある。これは、例えばInGaAs表面にp−n接合が
露出しているとその部分を通じてのリーク電流が非常に
大きくかつ不安定になるのに対し、InP表面ではこのよ
うなことが生じないためである。The photodiode of the present optical integrated circuit has a so-called windowed structure, and incident light is absorbed by the light absorption layer without being absorbed by the light transmission layer. Therefore, when the light transmitting layer is InP and the light absorbing layer is InGaAs as described above, there is sensitivity in the wavelength range of incident light of 0.9 to 1.6 μm. Conversely, for example, the wavelength
For the purpose of receiving light of 1.3 μm, the light transmission layer may be InGaAsP having a bandgap wavelength λg> 1.3 μm, and the light absorption layer may be InGaAsP having λg ≦ 1.3 μm. Further, a material having a band gap in the middle between the light transmitting layer and the light absorbing layer may be sandwiched between, for example, the InP light transmitting layer and the InGaA layer.
s An InGaAsP layer of λg = 1.3 μm may be provided between the light absorption layers. This intermediate layer not only improves the response speed of the photodiode, but also functions as an anti-meltback layer when crystal growth is performed by the liquid phase epitaxial (LPE) method. . The photodiode with a window has an advantage that the quantum effect is higher than that without a window, and in the case of a planar type in which a portion where the pn junction is exposed on the crystal surface is in the light transmission layer, a dark current is generated. There is also the effect of becoming smaller. This is because, for example, if the pn junction is exposed on the InGaAs surface, the leakage current through that portion becomes very large and unstable, whereas this does not occur on the InP surface.
本光集積回路の光透過層は、製造上においても大きな役
割を有している。すなわち、第1図の構造において光透
過層がないとすると、HBTのエミッタおよびベースを残
してメサエッチングをする際に選択エッチングをするこ
とができない。なぜなら、現在知られているエッチング
液でInGaAsよりもInGaAsPを十分速くエッチングするも
のはないからである。これに対して、InPよりもInGaAsP
を十分速くエッチングするものとしてはH2SO4系のエッ
チング液があるので、光透過層があれば選択エッチング
が可能になる。さらに、本光集積回路の製造上の利点と
しては、全体がほぼプレーナ構造となっているという点
が挙げられる。The light transmitting layer of the present optical integrated circuit also plays a large role in manufacturing. That is, if there is no light transmission layer in the structure of FIG. 1, selective etching cannot be performed when performing mesa etching while leaving the emitter and base of the HBT. This is because there is no known etching solution that etches InGaAsP sufficiently faster than InGaAs. On the other hand, InGaAsP rather than InP
Since a H 2 SO 4 -based etchant is used to etch satisfactorily, selective etching is possible if there is a light-transmitting layer. Further, as an advantage in manufacturing the present optical integrated circuit, there is a point that the entire structure has a substantially planar structure.
以上述べてきたように、本光集積回路はホトダイオード
とHBTの個別素子を集積化することで高速化が可能にな
るという利点の他に、ホトダイオードは高量子効率、低
暗電流のウインドウ付きであり、さらにその製造も容易
であるという利点を有している。As described above, this optical integrated circuit has the advantage that high speed can be achieved by integrating the photodiode and HBT individual elements, and the photodiode has a window with high quantum efficiency and low dark current. Further, it has an advantage that its manufacture is easy.
第2図は本発明の光集積回路の第2の実施例を示す断面
図である。基本的には第1図に示したものと同じであ
り、同一部分には同一番号を付している。本実施例が第
1図のものと異なる点は、ホトダイオードのn層の直列
抵抗およびHBTのコレクタ抵抗と低減するためにn+埋込
み層23を設けたことと素子分離を誘電体24によって行な
っていることである。n+埋込み層23の材料はInP,InGaA
s,InGaAsPのいずれであってもよい。また、誘電体24と
しては、SiN,ポリイミド,シリカガラス等を用いる。誘
電体分離を用いると寄生容量を低減化できる他に拡散分
離の場合に生じるn+埋込み層と分離拡散領域間の耐圧不
良を回避できる。FIG. 2 is a sectional view showing a second embodiment of the optical integrated circuit of the present invention. Basically, it is the same as that shown in FIG. 1, and the same parts are given the same numbers. This embodiment is different from that shown in FIG. 1 in that the n + buried layer 23 is provided to reduce the series resistance of the n layer of the photodiode and the collector resistance of the HBT and the element isolation is performed by the dielectric 24. It is that you are. The material of the n + buried layer 23 is InP, InGaA
It may be either s or InGaAsP. As the dielectric 24, SiN, polyimide, silica glass, or the like is used. By using dielectric isolation, it is possible to reduce the parasitic capacitance, and it is possible to avoid the breakdown voltage failure between the n + buried layer and the isolation diffusion region which occurs in the case of diffusion isolation.
なお、以上の実施例の説明においては、半導体材料をIn
P系としてきたが、他の半導体材料を用いてもよい。ま
た、pinホトダイオードをアバランシェホトダイオード
とすることも可能である。In the description of the above examples, the semiconductor material is In
Although the P-based material has been used, other semiconductor materials may be used. It is also possible to use a pin photodiode as an avalanche photodiode.
発明の効果 以上述べてきたように、本発明によればホトダイオード
とHBTを集積し、積層構造およびデバイス面積の2点に
ついてホトダイオードとHBTの構造を最適化したことで
高速動作が可能な光集積回路を構成できる。また、集積
化されたホトダイオードは高量子効率、低暗電流のウイ
ンドウ付きプレーナ型であり、光集積回路そのものもほ
ぼプレーナ構造で製造が容易である。EFFECTS OF THE INVENTION As described above, according to the present invention, an optical integrated circuit capable of high-speed operation is obtained by integrating a photodiode and an HBT and optimizing the structure of the photodiode and the HBT with respect to two points of a laminated structure and a device area. Can be configured. Further, the integrated photodiode is a planar type with a window having high quantum efficiency and low dark current, and the optical integrated circuit itself has a substantially planar structure and is easy to manufacture.
第1図は本発明の一実施例の光集積回路の断面図、第2
図は本発明の第2の実施例の光集積回路の断面図、第3
図は従来のヘテロ接合ホトトランジスタの断面図であ
る。 6……基板、7……光吸収層、8……光透過層、10……
ホトダイオード、13……コレクタ、14……ベース、15…
…エミッタ、16……ヘテロ接合バイポーラトランジスタ
(HBT)。FIG. 1 is a sectional view of an optical integrated circuit according to an embodiment of the present invention, and FIG.
FIG. 3 is a sectional view of an optical integrated circuit according to a second embodiment of the present invention, and FIG.
The figure is a cross-sectional view of a conventional heterojunction phototransistor. 6 ... Substrate, 7 ... Light absorbing layer, 8 ... Light transmitting layer, 10 ...
Photodiode, 13 ... Collector, 14 ... Base, 15 ...
… Emitter, 16 …… Heterojunction bipolar transistor (HBT).
Claims (1)
層された光吸収層および光透過層と、前記光吸収層およ
び前記光透過層の一部領域内に形成された拡散領域と、
前記光透過層の前記拡散領域以外の一部領域上に順次積
層されたベースおよびエミッタ(もしくはコレクタ)と
を備え、 前記拡散領域にある前記光吸収層および前記光透過層に
よって形成されたホトダイオードと、前記エミッタ(も
しくはコレクタ)と前記ベースと前記ベース直下の前記
光透過層とによって形成されたヘテロ接合バイポーラト
ランジスタとを含むことを特徴とする光集積回路。1. A semiconductor substrate, a light absorbing layer and a light transmitting layer sequentially stacked on the semiconductor substrate, and a diffusion region formed in a partial region of the light absorbing layer and the light transmitting layer.
A photodiode formed by the light absorption layer and the light transmission layer in the diffusion region, the base and the emitter (or the collector) sequentially stacked on a part of the light transmission layer other than the diffusion region; An optical integrated circuit comprising: a heterojunction bipolar transistor formed by the emitter (or collector), the base, and the light transmission layer immediately below the base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230368A JPH0682815B2 (en) | 1986-09-29 | 1986-09-29 | Optical integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61230368A JPH0682815B2 (en) | 1986-09-29 | 1986-09-29 | Optical integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384150A JPS6384150A (en) | 1988-04-14 |
| JPH0682815B2 true JPH0682815B2 (en) | 1994-10-19 |
Family
ID=16906761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61230368A Expired - Lifetime JPH0682815B2 (en) | 1986-09-29 | 1986-09-29 | Optical integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682815B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689122A (en) * | 1995-08-14 | 1997-11-18 | Lucent Technologies Inc. | InP/InGaAs monolithic integrated demultiplexer, photodetector, and heterojunction bipolar transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61189663A (en) * | 1985-02-19 | 1986-08-23 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit and its manufacturing method |
-
1986
- 1986-09-29 JP JP61230368A patent/JPH0682815B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6384150A (en) | 1988-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636829A (en) | Photodetector integrated circuit | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| JP2942285B2 (en) | Semiconductor light receiving element | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JP4084958B2 (en) | Manufacturing method of semiconductor light receiving device | |
| US4740823A (en) | Photo-detectors | |
| JPS62501883A (en) | Integrated photodetector-amplifier device | |
| JPH0669532A (en) | Semiconductor integrated device | |
| JP4861388B2 (en) | Avalanche photodiode | |
| JP4109159B2 (en) | Semiconductor photo detector | |
| JPH0682815B2 (en) | Optical integrated circuit | |
| JPS5996781A (en) | Photo diode | |
| JPS6222473B2 (en) | ||
| JP2670553B2 (en) | Semiconductor light receiving / amplifying device | |
| JP2957837B2 (en) | Photo detector and photo detector with built-in circuit | |
| JP2570424B2 (en) | Semiconductor light receiving element | |
| JP2712208B2 (en) | Light receiving element | |
| JP4459472B2 (en) | Photodetector | |
| JPH01196182A (en) | Photodiode | |
| JPH04312986A (en) | Semiconductor device | |
| JPS63233563A (en) | Photoelectronic integrated circuit | |
| JPH0529642A (en) | Semiconductor photo detector | |
| JPS63181371A (en) | Optoelectronic integrated circuit | |
| JPS6064464A (en) | Semiconductor device and manufacture thereof | |
| KR940006713B1 (en) | Schottky barrier light absorption device |