JPH0687843B2 - 磁気共鳴画像シーケンサゲート - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は核磁気共鳴（NMR）技術、特に磁気共鳴画像に
関する。特に、本発明はMRI装置用のパルスシーケンス
発生器（いわゆる“シーケンサ”または“パルスプログ
ラマー”）に関する。詳細に述べるならば、本発明は外
部で発生された信号と共にMRIパルスシーケンス発生器
によって生成された一連のパルスのゲートに関する。

［従来技術］ MRI検査の原理は良く知られている。簡単に（希望的に
は簡単になり過ぎないように）述べると、典型的なMRI
システムにおいて画像化されるべき対象10（第２図参
照）（例えば人体の一部）は外部静止磁界勾配に位置さ
れる。対象内の陽子は、磁界方向にしたがってそれらの
スピンを整列する傾向がある。対象は適切な周波数、タ
イミングおよび期間の１つ以上のRF励起パルスによって
活性化される（例えば、いわゆる“スピンエコー”タイ
プのパルスシーケンスが使用されてもよい）。ラーマー
周波数で発生されたRF活性化パルスは陽子にそれらのス
ピンを才差運動させる。各RFパルスがオフに切替えられ
たとき、核はその平衡位置に才差運動しながら戻り、こ
の緩和過程においてRF受信機により検出されることがで
きるNMR応答を放出する。

良く知られているように、異なるパルスシーケンスは異
なる結果を得るためには使用されることができる。NMR
システムのパルスシーケンス発生器（以後“シーケン
サ”と呼ぶ）部分（ビットスライスプロセッサ構造に基
づくハードウェアの高速部分が多い）は、RF送信機、RF
受信機および勾配磁石の動作を制御する制御信号のシー
ケンスを提供する。シーケンサは十分な時間分解能およ
びその他の重要な特徴だけでなく、高度のフレキシビリ
ティを高い信頼度で提供する（例えば異なる所望のパル
スシーケンスを発生するように）。

簡単に述べると、シーケンサは典型的に連続状態マシン
を含み、各異なる状態はNMR装置の異なる部分（RF送信
機および受信機、勾配コイル等）を制御するように異な
る出力制御信号を供給する。シーケンサが変化する“次
の状態”は、典型的にシーケンサの前の状態によって決
定される。変化が発生する時間は一般に可変的であり
（これは異なるNMR装置の“状態”が典型的なNMRパルス
シーケンス内の異なる期間中継続するためである）、ま
た前の状態によって決定される。

以下、NMRシーケンサに関連したいくつかの代表的な特
許および文献のリストを示す： Hoenninger氏の特許明細書には、オプコードおよび関連
した分枝アドレス、時間期間および種々の制御フィール
ドを含む96ビットマイクロコードフォーマットを有する
マイクロコード化されたシーケンサが記載されている。
Sidky氏他、Caron氏他、Wachter氏他およびDart氏他に
よる上記文献を参照。

一般に、外部トリガー信号上のNMRシーケンサ変化をゲ
ートすることが知られている。このようなゲートは、シ
ーケンサのタイミングを変えるために（例えば、ある事
象が発生するまでNMRパルスシーケンサにおける特定の
点でそれに“待機”させるように）使用されてもよい。

例えば、Dick氏による文献には、“連続したパルストレ
ーンだけを始めるために順々に使用されてもよい“外部
トリガーパルス入力が記載されている。

第２図においてシーケンサのクロック発生器および出力
レジスタの“スタート”入力に対してワンショットおよ
びアンドゲートを通して供給された“外部トリガー”信
号を示唆するDart氏他による文献も参照される。Dart氏
他による装置において、ビット15＝“0"の命令は次のパ
ルスエネーブルパルスまで命令補捉を停止させ、したが
って外部トリガー入力が正になるまでパルスの出力を遅
延する。Dart氏の説明によると、このような命令は通常
パルスシーケンスが反復される速度を設定するために使
用される。

［発明が解決すべき課題］ ダイアソニックスMRIディビジョン社により販売された
（および現在アメリカMRIの東芝によって販売されてい
る）従来技術のMRI装置は、外部ゲート信号を許容する
書込み可能な制御蓄積マイクロプログラム可能なシーケ
ンサを含む。プログラム可能な速度のクロックは、対応
したマイクロ命令フィールドに応答して各状態の時間期
間を制御する。このプログラム可能な速度クロック内の
ゲート回路は、シーケンサのタイミングが“外部ゲー
ト”入力に供給された入来したパルスの発生（変化）に
依存するようにプログラム可能な速度のクロックの通常
の動作を正確に変化する。

この外部ゲート信号は、任意の所望の装置（例えば動作
される患者の“呼吸スイッチ”、心臓サイクル検出マン
セッテ、“バックアップ”押ボタンスイッチ等）によっ
て供給される。待機ビットフィールドは制御フィールド
としてマイクロ命令内に設けられる。この待機ビットは
現在の状態が負方向外部ゲートパルスエッジを受信した
ときにゲートされるかを定める。待機ビットが主張され
た場合、プログラム可能な速度のクロックの通常の出力
は無効にされ、現在の状態は有効な外部ゲートパルスが
受信されるまで持続する。マイクロ命令の命令フィール
ド部分の内容に応じて、パルスシーケンス中の早期の点
への“バックアップ”への分枝は外部ゲートパルスの受
信時に行われるか、或は別の所望の動作（例えば継続）
が取られる。

第２図は、外部からゲートされたプログラム可能な速度
クロックに関連した従来技術のダイアソニックス（東芝
アメリカ）MRIシーケンサ内の回路網の詳細な概略図で
ある。遅延ブロック164が負荷制御信号“CNTLD"を出力
したとき、プログラム可能なカウンタ170は書込み可能
制御蓄積装置（“WCS"）150（WCSのこの出力はカウンタ
170に負荷される前に最初に一時的に保持する同期ラッ
チにおいてラッチされる）によって出力されたマイクロ
命令“クロック時間”フィールド152bから負荷される。

WCS150からマイクロコード命令クロック時間フィールド
152bと共に出力された待機ビットフィールド152dが主張
されない場合（論理レベル0;命令は外部ゲートパルスエ
ッジが受信されるまで“待機”することではないことを
示す）、インバータ181はオアゲート180の入力に論理レ
ベル１を与える（したがって、“/EXT.GATE"ライン176
によってこのオアゲートの別の入力に与えられる任意の
変化を阻止し、オアゲート180の出力を論理レベル１に
固定させておく）。したがって、外部ゲートラッチのＱ
出力は論理レベル１であり、プログラム可能なカウンタ
170がアクチブローパルスを発生するまでアンドゲート1
84の出力は論理レベル１のままである。

同様にして待機ビットラッチ172のＱ出力は論理レベル
０のままであり、したがってそれが発生したときオアゲ
ート174がプログラム可能なカウンタ170のアクチブロー
／ゼロカウント出力を通す。アクチブロー／ゼロカウン
ト信号はアンドゲート184の入力に供給され、/INC（ア
クチブロー）信号を主張させる。／ゼロカウント信号の
ゼロから１の変化の際に/INC信号は同様にゼロから１の
変化を経験し、クロック遅延ブロック186（効果的に下
降エッジ感応性のワンショント）にアクチブロー/CNTLD
信号を生成させる。この/CNTLD信号は、書込み可能な制
御蓄積装置からのマイクロ命令フィールド152bを負荷
し、次の状態の期間をタイミングし始めるようにプログ
ラム可能なカウンタ170を制御する。/CNTLDはまた待機
ビットフィールドにより待機ビットラッチ172を負荷す
る。

WCS150からマイクロ命令クロック時間フィーイルド152b
と共に出力された待機ビットフィールド152dは、外部ゲ
ートパルスエッジが受信されるまで命令が待機すること
を示すために（論理レベル１で）主張される。したがっ
て、待機ビットラッチ172はクロックCNTLDによって設定
され（すなわちＱ出力は論理レベル１で生じ）、それに
よってオアゲート174に論理レベル１の入力を持たせ
る。この論理レベル１入力がオアゲート174に供給され
ると、オアゲートはプログラム可能なカウンタ170のオ
クチブロー／ゼロカウント出力を遮断する。カウンタ17
0は、予め設定された値から（現在の状態の時間期間ま
で）カウントダウンをし始め、それがゼロまでカウント
ダウンしたときに／ゼロカウント出力を生成する（それ
によって、前にそれに負荷されたクロック時間フィール
ド152bによって特定された遅延のタイミングを計る）。
この／ゼロカウント信号は、カウンタ170によってオア
ゲート174の別の入力に供給される。しかしながら、待
機ビットラッチ172が設定されるため、／ゼロカウント
信号はオアゲート174の出力に影響を与えない。

したがって、マイクロ命令クロック時間フィールド152b
によって特定された時間が経過したとき、待機ビットラ
ッチＱの出力はカウンタ170の／ゼロカウント出力の状
態にかかわらずオアゲート174の出力を高く保持する
（アンドゲート184の対応した入力もまた高いままであ
る）。ゲート184の出力は、以下説明するようにシーケ
ンサシステムクロック周期（例えば0.5マイクロ秒）よ
り長い期間を有する外部アクチブローゲートパルスが受
信されるまでこれらの環境の下で状態を変化しない。

外部ゲートコネクタライン176（“/EXTゲート”と示さ
れた）は、通常論理レベル１にプルアップ抵抗178によ
って引上げられる。待機ビット上の論理レベル１は、イ
ンバータ181に論理レベル０の信号レベルを生成させ、
したがってオアゲート180が/EXTゲートライン上にある
信号を通すことを可能にする。

変化（例えば、コネクタ177に接続されたスイッチを開
閉することによって引起こされる）が/EXTゲートライン
176に与えられ、一方待機ビットがオンである（カウン
タ170がカウントダウンした前または後のいずれか）場
合、オアゲート180の出力は/EXTゲート信号に従う。オ
アゲート180のアクチブロー出力は、外部ゲートラッチ1
82のＱ出力上に論理レベル０のアクチブレベルを提供す
るようにシステムクロック信号CLK1の次の正方向エッジ
の発生時に外部ゲートラッチ182（好ましい実施例にお
いて同期Ｄフリップフロップ）によって同期される。外
部ゲートラッチ182のＱ出力の結果的なアクチブロー出
力はアンドゲート184の出力を低くさせ、したがって
（アクチブロー）インクレメント信号/INCを発生させ
る。この/INC信号は、/EXTゲート信号が論理レベル１に
戻るまで論理レベル０のままである。/INCは次のマイク
ロ命令状態に対する変化を発生させる。クロック遅延回
路164は、カウンタ170に負荷させて、待機ビットラッチ
172を負荷する（およびそれが負荷された場合、オアゲ
ート175にプログラム可能なカウンタ160の／ゼロカウン
ト出力を遮断させる）ようにショート/CNTLDアクチブロ
ーパルスを生成する。したがって、次の／ゼロCNT主張
に関するシーケンサ状態変化は、/EXTゲート信号が／ゼ
ロCNTが主張される前に上昇エッジ変化を示さない場合
は発生しない。

［発明が解決しなければならない課題］ 第２図に示された外部ゲート構造は、MRI画像内におい
て運動物質を減少することにかなり成功している。しか
しながら、別の改善が可能である。

第２図のゲート構造は、あるマイクロプログラムのゲー
トされたおよびゲートされない形態を提供する概念から
設計されたものである。しかしながら、正確に同じパル
スシーケンスはゲートされたおよびゲートされないモー
ドで動作されることが多い。従来技術（第２図）のゲー
ト構造が設計された場合、外部からゲートされた動作が
所望された場合に特定のマイクロプログラムのゲートさ
れた形態（すなわち主張された待機ビット）はランし、
外部ゲートが所望されなければ、ゲートされない（すな
わち主張されない待機ビット）形態が遂行されると考え
られていた。

しかしながら、外部ゲート信号に基づいてゲートされる
いくつかのルーチンを書込み、ゲートされない別のルー
チンを書込むのではなく、ゲートされたおよびゲートさ
れない両動作に対して同じマイクロプログラムを正確に
使用し、マイクロプログラムによって特定されたパルス
シーケンスが外部からゲートされるか否かを特定する
か、或はそれを遂行するときに制御する外部ゲートシス
テム自身に関連したメカニズムを設けることが望ましい
ことが認められている。

したがって、マイクロプログラムは外部ゲート能力によ
り書込まれることが可能であるが、ゲート機能は選択的
にのみエネーブルされる（例えば、マイクロプログラム
が遂行されたときに外部ゲート装置が接続されるか否か
に基づいて）。外部ゲート動作を含むように最初にマイ
クロプログラムを書込み、ゲートが遂行時に選択的にエ
ネーブルまたはディスエーブルされる手段を設けること
によって、書込まれ保守されるコード量は著しく減少さ
れる。これは、同じプログラムのゲートおよび非ゲート
される形態を提供することが不要になるためである。さ
らに、ほとんど外部からゲートされないマイクロプログ
ラムでも外部ゲートを行うように書込まれることができ
る（また外部からゲートされたマイクロプログラムが遂
行時におけるゲート状態に依存する）ため、全体的なフ
レキシビリティおよび機能性は著しく増大する。

第２図の外部ゲート装置は、特にゲートモードまたは非
ゲートモードのいずれかで遂行されるべき所定のマイク
ロシーケンスを提供するのに適していないことは当業者
に明らかであろう。上記のように、第２図の回路は/EXT
ゲート信号の上昇エッジ変化に敏感である。/EXTゲート
信号が全ての時間に主張される場合、このような変化は
発生しない。待機ビットが一度書込み可能な制御蓄積装
置によってHIGHに主張されると、外部ゲートラッチ182
のＱ出力はクロック信号CLK1の後続するエッジで状態を
変化する。LOWに保持された/INCにより、/EXTゲート信
号で変化が生じなければ、他の/CNTLD信号は発生されな
い。

したがって、待機ビットが一度HIGHに主張されると、シ
ーケンサは次の状態が完了させられる前に外部ゲート信
号の上昇エッジ変化を待つ。外部ゲート信号変化が発生
しい場合、シーケンサは“ハング”するだけであり、オ
ペレータが外部ゲートを有効にしようとしなければ非常
に悪い動作状態である。

外部ゲートパルス発生器はしばしばこのような問題を避
けるために第２図に示された変化感応外部ゲート回路装
置を使用するシステムにより使用される。適切な周波数
の周期的なクロックパルス信号を生成するクロックパル
ス発生器を外部ゲート入力に接続することによってシー
ケンサが“ハング”することを阻止することができる。
このようなクロックパルス発生器は外部ゲートパルスが
プログラム可能なカウン170がゼロまでカウントし、INC
信号がLOWに保持された後、簡単に供給されることを有
効に保証する。システムは外部ゲート信号変化に応答し
て連続的にゲートするが、外部クロック発生器はシーケ
ンサがある程度の時間待機する前に外部ゲート信号変化
が発生することを保証するだけである。

残念ながら、ゲートが所望されないときはいつでもオペ
レータがゲート入力に外部クロック発生器を接続しなけ
ればならないことは非常に不便である。このような外部
クロック発生器は故障が発生し得る別の点を提供し、故
障モードが示された時間を検査することを思い出すよう
にオペレータに別のものを与える。

オペレータエラーのこの余計な原因および故障の可能な
原因を回避することが非常に望ましい。外部ゲート装置
が外部ゲート入力に結合されるか否かだけにしたがっ
て、システムがゲートモードまたは非ゲートモードのい
ずれかでゲートするためにプログラムされたマイクロ命
令を遂行することとを可能にすることも非常に望まし
い。

本発明は、外部ゲート信号のレベル（変化でなく）に感
応するマイクロコード化されたNMRシーケンスのために
改善された外部ゲート技術を提供するものである。

［課題解決のための手段］ 本発明の１つの観点によると、シーケンサは外部ゲート
上での待機を特定した命令を最初に遂行し始めた直後に
外部ゲート信号のレベルを検出する。外部ゲート信号レ
ベルが一度主張された待機を持つ命令または待機命令が
無効であることを特定し、別の外部ゲート信号レベルは
外部ゲート事象の待機が発生することを定める。外部ゲ
ート信号のレベルが主張された待機ビットが無効である
レベルならば、シーケンサ状態変化は外部ゲート事象に
対して待機することなく直ぐに発生する。“クロック時
間”フィールドは無効である。マイクロ命令ルーチン
は、短い遅延がNMR検査に悪影響を与えないように構成
され（すなわち待機命令の適切な配置によって）、した
がって検査は本質的に連続的に進行する。

他方、待機命令が出されて、外部ゲート信号が外部ゲー
トがアクチブであることを示すレベルである場合、シー
ケンサは次の状態に進む前に外部ゲート信号のレベルが
変化するまで待機する。

したがって、全く同じ待機命令は外部ゲート信号のレベ
ルにしたがって好ましい実施例のシーケンサによって２
つの異なる方法で処理され、外部ゲートが望まれない場
合、外部ゲート信号レベルは待機命令状態を効果的にデ
ィスエーブルする。このようにして、待機命令を含むマ
イクロ命令シーケンスは、シーケンサが命令を遂行する
ときに存在する外部ゲート入力のレベルに応じてゲート
されたまたはゲートされないいずれかのモードで動作さ
れる。

［実施例］ 第１図のブロック図は、外部ゲート能力を持つマイクロ
コードシーケンサが使用されるタイプのNMR画像システ
ム100の一例の一般的な構造を示す。

典型的に、人間または動物体（または画像化されるべき
その他の対象）10は静止磁界内に位置される。例えば、
主体は重要な対象10の部分内でｚ軸に沿って導かれる実
質的に均一な磁界を形成する静止磁石108のＺ軸に沿っ
て位置してもよい。例えば、隣接した平行なスライス体
積p,q…ｚは画像化されるべき体積内に位置されてもよ
い。勾配（例えば、固定された弱いｚ勾配）は、一般に
オフに切替えられた勾配により読取られる結果的なNMR
応答信号を位相符号化するように１組のx,y,z勾配増幅
器およびコイル114によって互いに直交するx,y,z軸に沿
ってこのｚ軸方向の磁界内に与えられる。NMR RF信号
は対象10に送信され、NMR RF応答は通常の送信／受信
スイッチ118によってRF送信器120およびRF受信器122に
接続されたRFコイル116を介して対称から受信される。
当業者によって理解されるように、分離した送信および
受信コイルが使用されてもよく、その場合にはT/Rスイ
ッチ118は不要である。

上述の素子は、全て例えばデータ獲得および表示コンピ
ュータ126と通信する制御シーケンサ140によって制御さ
れることができる。後者のコンピュータ126はまたアナ
ログデジタル変換器128を介してNMR応答を受信する。CR
Tディスプレイおよびキーボードユニット130はまた典型
的にデータ獲得および表示コンピュータ126と関連して
いる。

当業者によって理解されるように、このような装置は磁
気勾配パルスおよびNMR RFパルスの所望のシーケンス
を発生し、蓄積されたコンピュータプログラムにしたが
って所望のNMR RF応答を測定するように使用されるこ
とができる。

第３図は、本発明による第１の実施例に対する第１図に
示されるシーケンサ140の構造の高レベルのブロック図
である。第３図の設計は通常のビットスライスCPUに基
づいているが、NMRバルスシーケンス用の構造を最適化
するいくつかの重要な向上部分を含む。

第３図に示されたシーケンサ140（状態装置として特徴
付けられる）は書込み可能な制御蓄積装置（“WCS"）15
0、制御セクション156、システム制御マルチプレクサ15
7およびびプログラム可能な速度クロック160を含む。制
御蓄積装置150はマイクロ命令のシーケンスを蓄積し、
各マイクロ命令は状態のシーケンスおよび関連したシス
テム制御出力を特定する。制御セクション156は、次の
シーケンサ状態に対応したマイクロ命令を得るために制
御蓄積装置150をアドレスする。

WCS150はまたデータ獲得コンピュータ126に書込まれ、
それから読取られ、このコンピュータ126が適切な時間
にWCSをアドレスしそれにアクセスすることを可能にす
る適切なメカニズムが設けられる。したがって、好まし
い実施例のWCS150は内容が所望のマイクロプログラムを
含むように下流負荷されることができるランダムアクセ
スメモリ（RAM）を含む。

例示的なマイクロ命令はそれぞれ対応したアドレスでWC
S150の幅全体を占有する。マイクロ命令（152で示され
た例示的な省略されたフォーマット）はそれぞれ命令フ
ィールド152a、クロック時間フィールド152b、システム
制御フィールド152cおよび待機フィールド152dを含む。

命令フィールド152aは、シーケンサによる状態分枝を制
御する動作コードまたはそれと等価なものを含むことが
好ましい。例えば、命令フィールド152aは分枝“オプコ
ード”（例えば“連続”、無条件ジャンプまたは条件ジ
ャンプ）および分枝すべきWCS150の分枝位置を限定する
関連した相対的または絶対的アドレス情報を含む。

この命令フィールド152aは、通常のビットスライスプロ
セッサ構造に見られるパイプラインレジスタに代る命令
ラッチ154によってラッチされる。このようなに通常の
パイプラインレジスタは一般に現在の（Ｎ番目）命令お
よび関連した制御フィールドを含む命令レジスタを含
む。しかしながら、第３図のシーケンサ構造において命
令レジスタ154は現在の（Ｎ番目）命令フィールドでは
なく最後の（Ｎ−１番目）命令からの命令フィールドを
含む。したがって、このレジスタ154は“パイプライン
レジスタ”ではなく、（Ｎ−１番目）のマイクロ命令を
含む（（Ｎ−１番目）の状態情報が状態レジスタ158に
蓄積される）。シーケンサ140の比較的低速度の動作
（すなわち、ハードウェアは事象がNMRシステムにおい
て発生するよりもかなり速く動作する）のために、制御
セクション156により現在のマイクロアドレスを直接選
択し、書込み可能な制御蓄積装置からシステム制御フィ
ールド152cを直接出力することができる。

好ましい実施例のシーケンサ140において、状態変化は
制御セクション156にWCS150内に蓄積された次のマイク
ロ命令をアドレスさせるために始められる。これは、命
令レジスタ154に現在の命令フィールド152aを負荷する
ことによって行われる。制御セクション156は直ぐにレ
ジスタ154内に含まれる命令をデコードし、捕捉される
べき次のマイクロ命令のアドレス（Ｎ）を発生する。制
御セクション156は、次のマイクロ命令を直ぐに捕捉す
るようにWCS150にアドレス（Ｎ）を供給する。したがっ
て、次のマイクロ命令はWCS150の出力で利用可能であ
り、現在の命令フィールドがラッチされた後ほぼ250ns
以内でラッチされる準備ができる。異なるフィールド15
2a乃至ｄはシーケンサ140の異なる部分に与えられる。
例えば、システム制御フィールド152cは画像システム11
6乃至122の種々の部分を制御するようにシステム制御マ
ルチプレクサ157に与えられる。クロック時間フィール
ド152bはプログラム可能な速度クロック160にラッチさ
れ、待機フィールド152dは制御セクション156にラッチ
される。

マイクロ命令フォーマット152のシステム制御フィール
ド152cはNMRシステム100の種々のアスペクトを制御する
ために制御情報を含む。システム制御マルチプレクサ15
7は非アクチブ期間中にシステムへの損傷を避けるため
にNMRシステム不履行信号を選択し、またそうでない期
間中には現在のマイクロ命令によって供給された出力信
号を選択する。選択された出力信号は、NMRシステムの
種々のアスペクト（例えば、RFパルスオン／オフ状態お
よびRF周波数、Ｘ、ＹおよびＺ磁界勾配の大きさ等）を
制御するように（オプト分離装置162を介して）供給さ
れる。

NMRパルスシーケンスを行うときに、CPUにおいて必要な
程度の速度はほとんど得られない。しかしながら、シー
ケンサ140は非常に正確なタイミングで非常に多数の多
ビット制御フィールドの高度に反復可能で同時的なシー
ケンスを生成することができなければならない。タイミ
ング分解能は特に重要であり（例えば、250ns程度の分
解能が望ましい）、タイミングはまた広い範囲（例え
ば、250ns乃至８秒）にわたって調節できなければなら
ない。第３図に示された設計において、これらのタイミ
ング要求は単一ビットスケーラ選択と共に各命令に15ビ
ットのクロック時間を蓄積することによって（フィール
ド152b内で）満足される。クロック時間フィールド152b
の内容はプログラム可能な速度クロックブロック160を
制御するように与えられ、次に制御セクション156およ
びシーケンサ140の別の部分のタイミングを制御するよ
うにタイミング信号を供給する。プログラム可能な速度
クロックブロック160はクロック時間フィールド152bの
内容に応答した期間を有する遅延を非常に正確に時間を
定め、この時間遅延は現在の状態（現在のすなわちＮ番
目の命令に対応した）の期間を制御する。

マイクロ命令クロック時間フィールド152bがフィールド
が現れる（現在の）命令の遂行に関連したタイミング情
報を含むことを可能にするために、制御セクション156
がマイクロアドレスＮを発生した後、短い時間遅延時間
で命令Ｎに対してプログラム可能なクロックブロック16
0を負荷することが必要である。レジスタ154、156は、
プログラム可能な速度クロックブロック160が現在の命
令に対してクロック時間フィールド152bを処理するまで
現在の（Ｎ番目）の命令に対して命令フィールド152aお
よび状態情報を遅延する。遅延ブロック164は、プログ
ラム可能な速度クロック160が現在のマイクロアドレス
（Ｎ）が制御セクション156により発生された後短い遅
延時間で負荷されることを保証するようにクロック時間
フィールド152bの内容によりプログラム可能な速度クロ
ック160を負荷するために適切な遅延を導入する。

好ましい実施例において（後の説明で理解できるよう
に）、マイクロ命令シーケンスは典型的に種々の異なる
タイプの命令を含む。ほとんどの命令は“連続”に対応
した命令フィールドを有し、NMRシステムの種々の部分
（例えば、RF送信器のオン／オフ、勾配の磁気強度等）
の制御状態を限定するシステム制御フィールド152c、お
よびシーケンサ状態の期間（すなわち、どのくらいの間
NMRシステムは制御フィールド152cによって限定された
特定の制御設定を維持するか）を限定するクロック時間
フィールド152bを含む。いくつかのマイクロ命令は別の
マイクロ命令に対する条件または無条件的な分枝を定め
る。また、好ましい実施例においていくつかのマイクロ
命令は待機フィールドを所望する。

待機を定めたマイクロ命令は、主張された待機ビットフ
ィールド152dを有する。好ましい実施例におけるこのよ
うな待機命令は典型的に、維持される一方で比較的長い
時間発生すべき外部ゲート信号を待機する状態にNMRシ
ステム制御パラメータを設定する限定されたシステム制
御フィールド152cを有する。クロック時間フィールド15
2bは、外部ゲート信号が発生するときに命令の期間が依
存しているため待機命令において限定されていない。し
たがって、好ましい実施例においてクロック時間フィー
ルド152bは現在のシーケンサ状態に対して“最小”期間
等を設定せず、外部ゲート信号が発生すると直ぐにシー
ケンサ状態は変化する。

本発明の１つの観点の重要な特徴によると、外部ゲート
信号のレベルが待機ビットが無効であるものならば、シ
ーケンサ状態変化は直ぐ次のシステムクロックサイクル
で発生し、したがって待機命令の影響は１システムクロ
ックサイクル期間の非常に短い遅延を導く。マイクロ命
令ルーチンは、短い遅延がNMR検査に悪影響を与えない
ように構成されることができ（すなわち待機命令の適切
な位置によって）、したがって検査は本質的に連続して
進行することができる。

他方、待機命令が受取られ、外部ゲート信号が外部ゲー
トがアクチブであることを示すレベルである場合、シー
ケンサは次の状態に進む前に外部ゲート信号のレベルが
変化するまで待機する。したがって、全く同一の待機命
令は外部ゲート信号のレベルに応じて好ましい実施例の
シーケンサ140によって２つの異なる方法で処理され、
外部ゲート信号レベルは外部ゲートが所望されない場合
“待機”を能率的にディスエーブルする。このようにし
て、待機命令を含むマイクロ命令シーケンスはシーケン
サが命令を遂行するときに存在する外部ゲート入力のレ
ベルに応じてゲートまたは非ゲートされたモードのいず
れかで動作される。

第４図は、本発明のディスクリートな論理回路ベースの
好ましい実施例の外部ゲート回路の概略図である。第４
図の回路は、従来の第２図に示されたもの（対応した符
号が対応した構造を示す）に非常に類似していることが
認められるであろう。しかしながら、第２図の回路と異
なり、待機ビットラッチ172の反転されたＱおよび反転
されない/Qの両出力が第４図の回路で使用される。第２
図に示されたインバータ181は除去され、待機ビットラ
ッチの/Q出力が代りにオアゲート180の入力に接続され
る。待機ビットラッチ172のＱ出力はまた/EXTゲートラ
ッチ182の非同期設定入力に接続される。外部ゲートラ
ッチ182の/S入力に供給される論理レベル０入力は外部
ゲートラッチ出力Ｑを論理レベル１に上昇させ、一方こ
の“S"入力に供給される論理レベル１入力は外部ゲート
ラッチが“D"入力でそれに与えられた値を負荷すること
を可能にする。

以下、第４図の回路の動作を説明する。

第２図の回路のように、WCS150によって主張された待機
ビットはシーケンサ140が待機する前に要求される。待
機ビットが主張されない場合、待機ビットラッチ172は
リセットされたままである（すなわち論理レベル０はそ
の反転されない０出力上に存在し、論理レベル１はその
反転された/Q出力上に存在する）。したがって、論理レ
ベル１は待機ビットラッチの反転された/Q出力によって
オアゲート180の入力に供給され、/EXTゲート信号が外
部ゲートラッチ182に達することを効果的に阻止する。
待機ビットラッチ172の出力は待機ビットが主張されな
いとき論理レベル０であるため、外部ゲートラッチ182
は論理レベル１が全ての時間にＱ出力上に存在する状態
に保持される。この論理レベル１信号はアンドゲート18
4の対応した入力に供給される。０である待機ビットの
結果は、プログラム可能なカウンタ170がカウントダウ
ンすると直ぐにアクチブレベル信号がアクチブな“/IN
C"信号を発生するようにアンドゲート184の別の入力に
供給され、したがってシーケンサ状態変化を開始する。

他方、待機ビットが主張された場合、待機ビットラッチ
172は/CNTLDが主張された（論理レベル１がそのＱ出力
上に存在し、論理レベル０がその/Q出力上に存在する）
ときに設定され、それによってオアゲート174にプログ
ラム可能なカウンタ170の／ゼロカウント出力を遮断さ
せる。待機ビットラッチ172の論理レベルの高いＱ出力
はまた外部ゲートラッチ182の/S入力に供給され、外部
ゲートラッチ182がオアゲート180の出力で与えられたレ
ベルを得ることを可能にする。

待機ビットラッチ172のＱ出力は待機ビットが設定され
たとき低レベルのため、論理レベル０信号はオアゲート
180の対応した入力に供給され、オアゲートの出力レベ
ルは外部ゲート入力信号/EXTゲートのレベルによって決
定される。外部ゲートが所望されない場合、ライン176
の“外部ゲートイン”は外部装置によって論理レベル０
に降下される。他方、外部ゲートが所望された場合、外
部ゲート装置はコネクタ177に接続され、この外部ゲー
ト装置はアクチブな高レベルを提供する（外部ゲート信
号レベルが高から低に変化したとき、待機状態の終りが
発生する）。以下説明するように、一定の論理低レベル
が/EXTゲートライン176上に存在する場合、待機は行わ
れない。

所望されるゲートがない場合、論理レベル０信号は待機
ラッチ172が待機命令によって設定されたときにオアゲ
ート180によって外部ゲートラッチ182のＤ入力に送られ
る。この論理レベル０入力信号は外部ゲートラッチ182
のＱ出力を次のシステムクロック変化でレベル０にさ
せ、アンドゲート184の入力に対応した論理レベル０を
供給し、論理レベル０へのINC信号降下を引起こす（ア
ンドゲート184の別の入力は待機ビットラッチ172のＱ出
力によってオアゲート174、175を通じて高く保持され、
したがって外部ゲート信号のレベルは論理レベル０であ
り、したがって効果的にシーケンサ140に待機ビットお
よび次のシーケンサ状態への変化を無効にさせるため、
待機ビットが設定されても発生する待機はない）。

他方、外部ゲート装置が“外部ゲートイン”コネクタ17
7に結合される場合、アクチブな低いゲート信号レベル
が存在するときを除いて“外部ゲートイン”ラインが論
理レベル１に引上げられる。したがって、論理レベル１
信号はオアゲート180の入力に供給され、論理レベル１
信号をこのオアゲートの出力で発生させる（このオアゲ
ートの出力のレベルは外部ゲート信号のレベルに続
く）。この論理レベル１信号は、外部ゲートラッチ182
に待機命令の開始後、次のシステムクロックパルスでそ
のＱ出力上に論理レベル１信号を連続的に供給させ、し
たがってアンドゲート184の対応した入力に論理レベル
１信号を供給する。オアゲート175の出力はまた待機命
令が待機ラッチ172を設定させたときに論理レベル１で
あるため、アンドゲート184の出力は外部ゲート信号が
外部ゲートラッチＱ出力を論理レベル０に変化させるま
で論理レベル１である。

したがって、シーケンサは“外部ゲートイン”信号のレ
ベルが論理レベル０に降下するまでこの待機状態のまま
である。オアゲート180の出力レベルは“外部ゲートイ
ン”信号のレベルにしたがい、したがって外部ゲートラ
ッチ182の“D"入力に論理レベル０信号を与える。その
後、外部ゲートラッチ182は外部ゲートラッチＱ出力を
論理レベル０にするように直ぐにクロックされる（した
がってクロック信号CLK1により、“外部ゲートイン”信
号を同期する）。この論理レベル０信号は外部ゲートラ
ッチ182によってアンドゲート184の入力に供給され、ア
ンドゲート出力は“/INC"信号を発生し、したがって次
の状態変化を発生させるように論理レベル０（アクチ
ブ）にする。次のマイクロ命令が主張されない待機フィ
ールドを有する場合、待機ラッチ172のＱ出力はEXTゲー
トラッチ182の/S入力で低くなる。ラッチ182のＱ出力
は、関連したアンドゲート184の入力と同じように高く
なる。これは/INCを高くさせ、マイクロ命令の正しい遂
行を行う。

第５図は本発明による第１図に示されたシーケンサ140
の別の実施例の構造の高レベルのブロック図である。こ
の第５図の設計は、パイプラインを使用することを除い
て第３図の第１の実施例のブロック図と類似している。
第５図の構造は、第３図の構造より４倍速く動作するよ
うに（1000ナノ秒の代わりに250ナノ秒の状態変化）設
計される。このためにレジスタ154、157および158から
構成されたパイプラインレジスタが現在のシーケンサ状
態Ｎを保持するために使用される。次の状態は状態Ｎへ
の状態変化の後できるだけ直ぐに制御セクション156に
よってアドレスされる。状態Ｎ＋１は250ナノ秒内にお
いて書込み可能な制御蓄積装置150の出力に生じる。状
態Ｎが250ナノ秒の期間だけを有する場合、パイプライ
ンレジスタはプログラム可能な速度クロック160からの
出力のために状態Ｎ＋１により直ぐに負荷される。状態
Ｎが250ナノ秒より長く持続した場合、WCS150からの出
力は直ぐに使用されない。

この第５図の構造は、次の状態が即時の状態変化を示す
パルスを発生するようにプログラム可能な速度クロック
160を待機するのではなく、常に直ぐアドレスされるた
め第３図の構造より速く、これはそれが遅過ぎるために
WCS150からのＮ＋１の状態にアクセスできないためであ
る。待機ビットフィールドおよびその他全てのシステム
機能に関して、第５図の構造は第３図の構造に類似して
いる。

第6A図および第6B図は組合わせて、本発明にしたがって
第５図の好ましい実施例において使用された回路に関連
した別の外部ゲートを詳細に示す。第6A図および第6B図
に示された回路は、第５図に示された論理回路を形成す
るためにプログラム可能な論理回路アレイ（PLA）を使
用する。第6A図を参照すると、WCS150の待機ビット出力
はラッチ200によってラッチされ、信号/LWAITを供給す
るように反転される。この/LWAIT信号は、シーケンスク
ロック論理回路（SEQCLK）を形成するPLA202の入力に供
給される。PLAはまたコネクタ177から外部ゲート信号XW
GATEAを受信する。クロック信号CPH0およびCPH1は別のC
LKGEN PLA204によってPLA202に供給される。PLA204
は、結晶制御クロック発信器206によって発生されたSYS
CLK信号に応答して多重位相クロック信号（CPH0およびC
PH1が４つの異なる位相をエンコードする）を発生す
る。クロック発信器206はまたPLA202に直接SYSCLKを供
給する。

PLA202は、それがプログラムカウンタをインクレメント
するためにプログラムシーケンスカウンタ210のクロッ
ク入力に供給するINC信号を発生する。PLA202によって
発生された信号/ZEROはまたプログラムカウンタをゼロ
にリセットするようにプログラムシーケンスカウンタ21
0の対応した入力に供給される。プログラムシーケンス
カウンタ210は、分枝マイクロ命令が遂行されたときWSC
150から分枝アドレスを負荷し、次にWSCの位置を連続し
てアドレスする。PLA202によって生成された制御信号/I
LEおよび/ZEROに応答して（および反転されたクロック/
CPHO信号に応答して）動作されるシーケンス時間レジス
タ212はマイクロ命令からのクロック時間フィールド内
容を負荷し、現在の状態の期間の時間を定めるようにカ
ウントする。カウンタ212がカウントダウンした場合、
それは次の状態変化を発生させるために使用される制御
信号INCの発生をトリガーするようにPLA202に供給され
る信号/TCを生成する。プログラムシーケンスカウンタ2
10がSEQCLKによってリセットされた場合は、/ZEROはカ
ウンタ212をリセットする。

以下、PLA202によって行われるブーリアン論理機能の関
連した部分を説明する： INC＝RUN＆PH0＆/ZERO または RUN＆PH0＆ENA＆（（NOT TC＆NOT LWAIT） または（XWGATE＆LWAIT）） または RUN＆PH1＆INC ここでPH0およびPH1はクロック位相CPH0およびCPH1であ
る。ENAおよびRUN信号は、シーケンサが進行していると
きに主張される（ENAおよびRUNは別の制御信号に応答し
てPLA202内で発生され、外部ゲート機能に適切でないと
き主張されない）。

上記の式の第１のラインはシーケンスの始めに最初のシ
ーケンサ状態変化を与える。

第２のラインの式は信号RUN、クロック位相CPH0、エネ
ーブル信号ENA、XWAIT信号および外部ゲート信号XWGATE
が適切に主張された場合にINCを発生させる。外部ゲー
ト信号および待機ビットが同時にアクチブであることを
要求する用語“（XWGATE＆LWAIT）”に注意。待機ビッ
トが主張されない場合、次のマイクロ命令への進行は外
部ゲート信号XWGATEと無関係に発生する。これはレベル
依存動作であり、外部ゲート信号の連続した主張は待機
ビットを無効にさせる。別の用語“（NOT TC＆NOT LW
AIT）”は、シーケンスタイマー212がタイムアウトする
（したがって、現在の状態の終りを示す）と直ぐに待機
ビットが設定されない場合にINCに発生させる。

上記の第３のラインの式は、クロックの次の位相PH1に
応答してINC信号を125ナノ秒の間中保持させる（すなわ
ち負荷するためにカウンタ170に時間を与える）。

以下、第6A図、第6B図の回路の動作を説明する。待機ビ
ットフィールドはWCS150に蓄積され、マイクロコード命
令遂行サイクルの始まりにラッチ200にラッチされる。
ラッチされた待機ビットLWATEはPLA202に送られる。外
部ゲート信号XWGATEAは、待機ビットがオンに切替えら
れる待機マイクロ命令を越えて進むべき時を信号で示す
ために使用される。XWGATEA信号を主張した結果、シー
ケンサは次の状態に進行させるINC信号を発生する。

第７図は、第6A図および第6B図に示された回路によって
生成された例示的な信号のタイミングを示す図である。
信号CPH0およびCPH1は４つのクロック位相をエンコード
する。／ゼロは、シーケンスが走行しているときは常に
論理ベル１で主張されない。INC信号は、第４図に示さ
れたプログラム可能なカウンタのようにシーケンスタイ
マー212のタイムアウトに対応した時間間隔で発生さ
れ、マイクロ命令からのクロック時間フィールドを負荷
し、現在の状態の期間の時間を定める。INC信号のタイ
ミングにおける変化はマイクロ命令クロック時間フィー
ルドの内容に依存するが、待機ビットフィールドが設定
された場合には外部ゲートに依存する。

“待機”で示された破線は、待機ビットが設定される
（アクチブローとして主張されている/LWAIT信号によっ
て示されるように）状態の開始を示す。“時間”として
示された破線はシーケンサタイマー212がタイムアウト
し、したがって外部ゲート信号が主張されい（すなわち
論理レベル１に引上げられる）場合、状態変化が発生す
る例示的な瞬間を示す。しかしながら、/LWAITビットは
アクチブローとして主張され、待機ビットもまた主張さ
れるため、PLAは信号INCが以下のようになる（すなわ
ち、XWGATE信号の上昇エッジの後第１のCPH0アクチブク
ロックサイクルが発生する）まで発生されることを可能
にする： PH0＆XWGATE＆LWAIT XWGATEが上昇し、次の位相１クロックが発生した場合、
INCは次の状態変化を生じさせるように発生される（第
７図に示された“ゲート”で）。

XWGATEが主張されない場合（すなわち論理レベル１
で）、PLA202によって生成された式： PH0＆XWGATE＆LWAIT は後続したPH1クロックパルスが発生すると直ぐに真と
なり、シーケンサ140は待機しない。

本発明は現在最も実際的であり好ましい実施例と考えら
れるものに関連して説明されているが、本発明は示され
た実施例に限定されるものではなく、添付された特許請
求の範囲の各請求項の技術的範囲内に含まれる種々の修
正および等価な装置をカバーすることを理解すべきであ
る。

【図面の簡単な説明】

第１図は、本発明によるNMRシステムの現在好ましい実
施例の全体的なブロック図である。 第２図は、外部からゲートされるプログラム可能な速度
クロックに関連した従来技術のダイアソニック（東芝ア
メリカ）MRIシーケンサ内の回路を詳細に示す。 第３図は、本発明による第１の好ましい実施例に対して
第１図に示された制御シーケンサ140のブロック図であ
る。 第４図は、本発明による第１の好ましい実施例によるプ
ログラム可能な速度クロックシーケンサ回路の概略図で
ある。 第５図は、本発明による別の好ましい実施例に対する第
１図の制御シーケンサのブロック図である。 第6A図および第6B図は本発明による別の好ましい実施例
にしたがったプログラム可能な速度クロックおよび関連
した回路の概略図である。 第７図は、第6A図および第６図に示された回路によって
生成された例示的な信号のタイミングを示す。

Claims (13)

【特許請求の範囲】
1. 【請求項１】待機命令およびその他の命令を含む命令シ
   ーケンスを蓄積するように構成された制御蓄積装置と、 外部ゲート入力に動作的に結合され、 （ａ）前記外部ゲート入力が第１のレベルまたは前記第
   １のレベルと異なる第２のレベルであるかを決定するた
   めに前記外部ゲート入力上に存在するレベルを検出し、 （ｂ）前記第１のレベルが検出された場合、前記外部ゲ
   ート入力が前記シーケンス中の次の命令を補捉する前に
   待機命令の受信に応答してレベルを変化するまで待ち、 （ｃ）前記第２のレベルが検出された場合には待たずに
   前記次の命令を補捉する機能を実行するために前記命令
   シーケンスを受信および補捉するように接続された制御
   論理回路手段とを具備している核磁気共鳴画像システム
   用マイクロコードシーケンサ。
2. 【請求項２】待機命令およびその他の命令を含む命令シ
   ーケンスを蓄積するように構成された制御蓄積装置と、
   外部ゲート入力に動作的に結合され、前記命令シーケン
   スを受信および補捉するように接続された制御論理回路
   手段とを含むタイプの核磁気共鳴画像システム用マイク
   ロコードシーケンサにおいて、 （ａ）前記外部ゲート入力が第１のレベルまたは前記第
   １のレベルと異なる第２のレベルであるかを決定するた
   めに前記外部ゲート入力上に存在するレベルを検出し、 （ｂ）前記第１のレベルが検出された場合、前記外部ゲ
   ート入力が前記シーケンス中の次の命令を補捉する前に
   待機命令の受信に応答してレベルを変化するまで待ち、 （ｃ）前記第２のレベルゲート入力が検出された場合に
   は待たずに前記次の命令を補捉するステップを含む方
   法。
3. 【請求項３】（Ａ）命令を蓄積するように構成された制
   御蓄積装置と、（Ｂ）外部ゲート入力に動作的に結合さ
   れ、前記命令シーケンスを受信および補捉するように接
   続された制御論理回路手段とを含むタイプの核磁気共鳴
   画像システム用マイクロコードシーケンサの動作方法に
   おいて、 （ａ）待機命令を含み、前記シーケンスの遂行時の状態
   に応じて外部ゲートモードまたは非ゲートモードで実行
   する命令シーケンスを前記制御蓄積装置に負荷し、 （ｂ）前記待機命令が受取られたとき、前記外部ゲート
   入力が第１のレベルまたは前記第１のレベルと異なる第
   ２のレベルであるかを決定するように前記外部ゲート入
   力上に存在するレベルを検出し、 （ｃ）前記第１のレベルが検出された場合、前記外部ゲ
   ート入力が状態を変化する前に前記外部ゲート入力がレ
   ベルを変化するまで待ち、 （ｄ）前記第２のレベルが検出された場合には待たずに
   状態を変化するステップを含む方法。
4. 【請求項４】待機命令をエンコードするマイクロコード
   命令を含むマイクロコード命令シーケンスを提供するタ
   イプのシーケンサであって、核磁気共鳴画像システムを
   制御するタイプのマイクロコード化された制御シーケン
   サの動作方法において、 （ａ）マイクロコード命令が前記待機命令をエンコード
   するかを決定し、 （ｂ）前記決定ステップは、前記マイクロコード命令が
   前記待機命令をエンコードすることを決定した場合、外
   部ゲート入力のレベルを試験し、 （ｃ）前記試験ステップは前記外部ゲート入力レベルが
   第１の予め定められたレベルにあることを示した場合、
   前記マイクロコード命令によってエンコードされた待機
   命令を無視するステップを含む方法。
5. 【請求項５】前記外部ゲート入力が前記第１の予め定め
   られたレベルでないことを前記試験ステップが示した場
   合、別のマイクロコード命令を遂行する前に前記外部ゲ
   ート入力レベルが変化するまで待つステップを含む請求
   項４記載の方法。
6. 【請求項６】前記無視するステップは別のマイクロコー
   ド命令に対して前記ステップ（ａ）乃至（ｃ）を反復す
   るステップを含む請求項４記載の方法。
7. 【請求項７】待機命令をエンコードするマイクロコード
   命令を含むマイクロコード命令シーケンスを提供するタ
   イプのシーケンサであって、核磁気共鳴画像システムを
   制御するタイプのマイクロコード化された制御シーケン
   サの動作方法において、 （ａ）マイクロコード命令が前記待機命令をエンコード
   するかを決定し、 （ｂ）前記決定ステップは、前記マイクロコード命令が
   前記待機命令をエンコードすることを決定した場合、外
   部ゲート入力のレベルを試験し、 （ｃ）前記外部ゲート入力レベルが第１の予め定められ
   たレベルと異なっていることを前記試験ステップが示し
   た場合、前記マイクロコード命令によってエンコードさ
   れた待機命令を無視するステップを含む方法。
8. 【請求項８】前記外部ゲート入力が前記第１の予め定め
   られたレベルであることを前記試験ステップが示した場
   合、別のマイクロコード命令を続いて遂行する前に前記
   外部ゲート入力レベルが変化するまで待つステップをさ
   らに含んでいる請求項７記載の方法。
9. 【請求項９】前記無視するステップは別のマイクロコー
   ド命令に対して前記ステップ（ａ）乃至（ｃ）を反復す
   るステップを含む請求項７記載の方法。
10. 【請求項１０】待機命令およびその他の命令を含む命令
    シーケンスを蓄積するように構成された制御蓄積装置
    と、 外部ゲート入力に動作的に結合され、 （ａ）待機命令を受信してデコードし、 （ｂ）前記待機命令をデコードして、前記外部ゲート入
    力が第１のレベルまたは前記第１のレベルと異なる第２
    のレベルであるかを決定するために前記外部ゲート入力
    上に存在するレベルを検出し、 （ｃ）前記第１のレベルが検出された場合、前記外部ゲ
    ート入力が前記シーケンス中の次の命令を補捉する前に
    レベルを変化するまで待ち、 （ｄ）前記第２のレベルが検出された場合には待たずに
    前記次の命令を補捉する機能を実行するために前記命令
    シーケンスを受信および補捉するように接続された制御
    論理回路手段とを具備している核磁気共鳴画像システム
    用マイクロコードシーケンサ。
11. 【請求項１１】前記制御論理回路手段は、 前記待機命令から受信された待機ビットを同期し、前記
    待機ビットの値に応答して第１の出力上で排他的な第１
    または第２の出力信号レベルを相互に発生することがで
    きる待機ビットラッチと、 前記外部ゲート入力レベルを同期し、前記待機ビットラ
    ッチの第１の出力に動作的に接続され、前記待機ビット
    ラッチによって出力された第１の出力信号に応答して予
    め定められた状態で非同期的に保持される外部ゲートラ
    ッチとを含む請求項10記載の装置。
12. 【請求項１２】前記制御論理回路手段は少なくとも１つ
    のプログラム可能な論理回路アレイを含む請求項10記載
    の装置。
13. 【請求項１３】補捉された現在のマイクロ命令をラッチ
    するために前記制御蓄積装置と前記制御論理回路手段と
    の間に動作的に結合されたパイプラインレジスタを含む
    請求項10記載の装置。