JPH068841B2 - Receiver for accident point exploration - Google Patents
Receiver for accident point explorationInfo
- Publication number
- JPH068841B2 JPH068841B2 JP7797287A JP7797287A JPH068841B2 JP H068841 B2 JPH068841 B2 JP H068841B2 JP 7797287 A JP7797287 A JP 7797287A JP 7797287 A JP7797287 A JP 7797287A JP H068841 B2 JPH068841 B2 JP H068841B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- pair
- accident point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Locating Faults (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高電圧パルスを印加して架空配電線の放電性
地絡事故点を探査する事故点探査用受信装置に関するも
のである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver for accident point search for applying a high voltage pulse to search for a discharge ground fault point on an overhead distribution line.
従来の架空配電線の事故点探査用受信装置として,例え
ば特開昭59−68678号公報に示された「信号到来
方向探知装置」を利用したものがあつた。この従来のも
のについて,図により説明する。As a conventional receiving device for detecting an accident point of an overhead distribution line, there is one using a "signal arrival direction detecting device" disclosed in, for example, JP-A-59-68678. This conventional device will be described with reference to the drawings.
第4図はこの事故点探査用受信装置のブロツク図であ
り,(1)は放電性地絡事故があると見られる架空配電線
で,(4A)および(4B)はこの配電線(1)上を事故点
から伝播して来る電流進行波が発する電磁波を検知する
電磁波検知アンテナ,(5)は受信装置であり,上記アン
テナ(4A),(4B)とそれぞれ接続されている。なお
図中波形(I)は配電線(1)を流れる事故電流の第1波を示
す。Figure 4 is a block diagram of the receiver for this accident point exploration. (1) is an overhead distribution line that seems to have a discharge-induced ground fault, and (4A) and (4B) are this distribution line (1). An electromagnetic wave detection antenna for detecting an electromagnetic wave generated by a current traveling wave propagating from the accident point above, (5) is a receiving device, and is connected to the antennas (4A) and (4B), respectively. The waveform (I) in the figure shows the first wave of the fault current flowing through the distribution line (1).
(9A),(9B)はアンテナ(4A),(4B)からの信
号入力により正極性の電圧信号を出力する絶対値回路,
(10A),(10B)はこの絶対値回路(9A),(9B)
からの信号入力により所要のパルス巾Tdの単発パルスを
出力する単安定マルチバイブレータ,(11A),(11
B)はお互いの入出力端子を接続してフリツプフロツプ
回路を構成したNAND回路素子である。(12A),
(12B)は入力信号の信号レベルを反転して出力するイ
ンバータ,(13A),(13B)は信号表示器である。(9A) and (9B) are absolute value circuits that output a positive voltage signal by inputting signals from the antennas (4A) and (4B),
(10A), (10B) are the absolute value circuits (9A), (9B)
A monostable multivibrator that outputs a single pulse with a required pulse width Td by inputting a signal from (11A), (11
B) is a NAND circuit element in which the input and output terminals are connected to each other to form a flip-flop circuit. (12A),
(12B) is an inverter that inverts the signal level of the input signal and outputs it, and (13A) and (13B) are signal indicators.
次にこの動作について説明する。Next, this operation will be described.
いま,アンテナ(4A)がアンテナ(4B)より時間差td
だけ先に上記電磁波を受信したものと仮定すると,まず
アンテナ(4A)より出力された電圧信号が絶対値回路
(9A)に入力され,この絶対値回路(9A)から出力さ
れた信号により単安定マルチバイブレータ(10A)は所
要の時間巾Tdの単発パルスを出力する。この単発パルス
の入力により,NAND回路素子(11B)をインターロ
ツクすると共にこのNAND回路素子(11A)の出力信
号を上記入力パルスの時間巾Tdだけ出力し,インバータ
(12A)により信号反転されて信号表示器(13A)を点
灯し,事故点方向を表示する。続いて,アンテナ(4
B)が上記電磁波を受信して電圧信号を出力した場合も
同様に作動するが,上記のごとく,NAND回路素子
(11B)はNAND回路素子(11A)により,インター
ロツクされているため,時間Tdの間は駆動されない。す
なわち二つのアンテナ(4A),(4B)間の微小な受信
時間差tdは,二つのNAND回路の出力段階にて任意の
時間差Tdに拡大され,後着信号が入力されるNAND回
路(11B)の出力時間は通常微小(td)であり,信号表
示器(13B)は点灯表示しない。Now, the antenna (4A) has a time difference td from the antenna (4B).
Assuming that the electromagnetic wave is received first, the voltage signal output from the antenna (4A) is first input to the absolute value circuit (9A), and monostable by the signal output from this absolute value circuit (9A). The multivibrator (10A) outputs a single pulse having a required time width Td. By the input of this one-shot pulse, the NAND circuit element (11B) is interlocked, and the output signal of this NAND circuit element (11A) is output for the time width Td of the input pulse, and the signal is inverted by the inverter (12A) Turn on the indicator (13A) and display the direction of the accident point. Then, the antenna (4
Similarly, when B) receives the electromagnetic wave and outputs a voltage signal, as described above, the NAND circuit element (11B) is interlocked by the NAND circuit element (11A). It is not driven during. That is, the minute reception time difference td between the two antennas (4A) and (4B) is expanded to an arbitrary time difference Td at the output stage of the two NAND circuits, and the late arrival signal is input to the NAND circuit (11B). The output time is usually very small (td) and the signal indicator (13B) does not light up.
しかしながら,上記のごとく構成された従来の事故点探
査用受信装置においては,事故点での地絡放電に基づき
架空配電線を伝播して来る電流進行波が発する電磁波の
ほかに,周辺の建造物による反射波や近傍でのスイツチ
開閉時に発生する外来ノイズ等を受信して誤表示するな
どの問題点があつた。However, in the conventional receiver for detecting an accident point configured as described above, in addition to the electromagnetic wave generated by the traveling current wave propagating through the overhead distribution line due to the ground fault discharge at the accident point, the surrounding building However, there was a problem in that the reflected wave caused by the noise and the external noise generated when the switch was opened and closed in the vicinity were received and displayed incorrectly.
この発明は上記のような問題点を解消するためになされ
たもので,間欠的に受信する複数回の受信信号で事故点
方向を判別して表示することにより,架空配電線の事故
点を確実に探査できる事故点探査用受信装置を得ること
を目的とする。The present invention has been made to solve the above-mentioned problems, and by identifying and displaying the fault point direction by a plurality of intermittently received signals, the fault point of an overhead distribution line can be reliably identified. The purpose of the present invention is to obtain a receiver for accident point exploration that can be searched for.
この発明に係る事故点探査用受信装置は,事故点方向を
示す入力パルス信号を架空配電線の方向別にカウント
し,所定のカウント数以上にて信号を出力する一対のカ
ウンターと,この一対のカウンターのうち一方のカウン
ト開始により他方をリセツトする一対のカウンターリセ
ツト手段と,上記一対のカウンターの出力信号をそれぞ
れ入力し,自己保持して信号を出力する一対の信号保持
手段と,この一対の信号保持手段のうち一方が自己保持
開始時に他方をリセツトする一対の自己保持リセツト手
段と,上記信号保持手段の出力信号が示す事故点方向の
正否を確認する信号を出力する信号処理手段とを備えて
構成したものである。The receiver for detecting an accident point according to the present invention counts an input pulse signal indicating the direction of the accident point for each direction of the overhead distribution line, and a pair of counters for outputting the signal at a predetermined count or more, and this pair of counters. A pair of counter resetting means for resetting the other by starting the counting of one of them, a pair of signal holding means for inputting the output signals of the pair of counters respectively and outputting the signals by self-holding, and this pair of signal holding One of the means comprises a pair of self-holding reset means for resetting the other when starting self-holding, and a signal processing means for outputting a signal for confirming the correctness in the direction of the accident point indicated by the output signal of the signal holding means. It was done.
この発明に係る自己点探査用受信装置においては,カウ
ンターに所定の回数以上連続して同一方向を示す信号が
入力されると,事故点方向を示す信号が信号保持手段に
より出力され,これと反対方向を示す信号が入力されて
も所定の回数未満であれば事故点方向を示す信号出力は
以前の状態を保持し,代りに上記事故点方向の正否を確
認する信号が信号処理手段によつて出力される。In the receiver for self-point searching according to the present invention, when the signal indicating the same direction is continuously input to the counter a predetermined number of times or more, the signal holding means outputs the signal indicating the accident point direction, which is the opposite of this. Even if the signal indicating the direction is input, if it is less than the predetermined number of times, the signal output indicating the direction of the accident point retains the previous state, and instead, the signal processing means outputs a signal for confirming the correctness of the direction of the accident point. Is output.
以下,この発明の一実施例を第1図〜第3図により説明
する。なお,従来例と同一の符号は同一又は相当部分を
示す。An embodiment of the present invention will be described below with reference to FIGS. The same reference numerals as in the conventional example indicate the same or corresponding parts.
第1図において,(14)は前段の一対のNAND回路素子
(11A),(11B)が出力する時間差信号を入力して先
着信号のみを自己保持して出力すると共に,後着信号の
出力を阻止する先着信号保持手段であり,これは一対の
リセツト端子付Dタイプネガテイブエツジトリガー方式
フリツプフロツプ回路素子(以下D−フリツプフロツプ
回路素子と記す)(14A),(14B)を用いて,それぞ
れの出力端子を他方の入力端子Dに接続すると共に,
クロツク端子を入力端子とすることで構成されてい
る。(15)はこの一対のD−フリツプフロツプ回路素子の
出力を受けるOR回路素子,(16)は上記先着信号保持手
段(14)の作動に同期してトリガーされ所定の時間Te後
に,この先着信号保持手段(14)をリセツトするための信
号を出力する自動リセツト信号発生手段で,上記OR回
路素子(15)の出力信号を入力とする直列に接続された2
個の単安定マルチバイブレータ(16A),(17)にて構成
されており,上記先着信号保持手段(14)との関係は入力
信号のうち先着信号に対応した単発パルスを出力するよ
うになつている。(18)は上記先着信号保持手段(14)の出
力信号を入力とし,同一信号が連続して所定回数以上入
力されたときに信号を出力する信号到来方向判別回路で
あり,第2図にその回路ブロツク図を示す。In FIG. 1, (14) inputs the time difference signal output from the pair of NAND circuit elements (11A) and (11B) in the preceding stage, outputs only the first-arrival signal by itself, and outputs the latter-arrival signal. This is a first-arrival signal holding means for blocking, which uses a pair of D-type negative edge trigger type flip-flop circuit elements with reset terminals (hereinafter referred to as D-flip-flop circuit elements) (14A) and (14B) respectively. Is connected to the other input terminal D, and
It is configured by using the clock terminal as an input terminal. (15) is an OR circuit element which receives the output of the pair of D-flip-flop circuit elements, and (16) is triggered in synchronization with the operation of the first-arrival signal holding means (14) and, after a predetermined time Te, holds this first-arrival signal. Automatic reset signal generating means for outputting a signal for resetting the means (14), connected in series with the output signal of the OR circuit element (15) as an input
It is composed of a single monostable multivibrator (16A), (17), and has a relationship with the first-arrival signal holding means (14) so that it outputs a single-shot pulse corresponding to the first-arrival signal among the input signals. There is. (18) is a signal arrival direction discriminating circuit which receives the output signal of the first-arrival signal holding means (14) and outputs a signal when the same signal is continuously input a predetermined number of times or more. A circuit block diagram is shown.
第2図において,(20A),(20B)は入力パルス信号
をカウントし,所定のカウント数以上にて信号を出力す
る一対のカウンターで,これは入力パルスを端子Tへ入
力することにより,この入力パルス信号の前縁の立上り
をカウントするものであつて,カウント開始時に,すな
わちカウント1回目の端子Q1をより信号を出力し,か
つ所定のカウント数(例えば2〜6)以上にて端子QN
から信号を出力する。(21A),(21B)はこの一対の
カウンター(20A),(20B)のうち一方のカウント開
始により,他方をリセツトするための一対のカウンター
リセツト手段で,上記カウンター(20A),(20B)の
それぞれの端子Q1からの出力信号を入力とし,単発パ
ルスを出力する単安定マルチバイブレータで構成され,
この低レベル電圧の出力信号がAND回路素子(30
B),(30A)を介してそれぞれ他方のカウンター(20
B),(20A)のリセツト端子へ入力される。(22
A),(22B)は上記カウンター(20A),(20B)の
端子QNからの出力信号をそれぞれ入力し自己保持して
出力する一対の信号保持手段であり,これはこの入力信
号の前縁の立上りによりトリガーされ単発パルスを出力
する一対の単安定マルチバイブレータ(23A),(23
B)と,この一対の単安定マルチバイブレート(23
A),(23B)の端子からの低レベル電圧の出力信号
にてそれぞれセツトされ,自己保持して出力する一対の
R−Sフリツプフロツプ回路素子(24A),(24B)と
で構成されている。そして上記一対の単安定マルチバイ
ブレータ(23A),(23B)の上記低レベル電圧の出力
信号はそれぞれ他方のR−Sフリツプフロツプ回路素子
(23B),(23A)のリセツト端子にAND回路素子
(31B),(31A)を介して入力されており,これによ
つて上記一対の信号保持手段(22A),(22B)のうち
一方の自己保持開始時に他方の自己保持をリセツトする
一対の自己保持リセツト手段を構成している。(25)は上
記カウンター(20A),(20B)の端子QNから信号が
出力されていない状態で,上記信号保持手段(22A),
(22B)のいずれから信号が出力されているときに信号
を出力する信号処理手段で,これは上記カウンター(20
A),(20B)の出力信号をそれぞれ反転して出力する
インバータ(26A),(26B)と,このインバータ(26
A),(26B)の出力信号および上記R−Sフリツプフ
ロツプ回路素子(24A),(24B)の出力信号をそれぞ
れ入力とするAND回路素子(27A),(27B)と,こ
のAND回路素子(27A),(27B)の出力信号を入力
とするOR回路素子(28)とで構成されている。(29
A),(29B),(29C)はこの信号処理手段(25)およ
び上記一対の信号保持手段(22A),(22B)の出力信
号がいずれも連続信号であるため,これ等の出力信号を
上記カウンター(20A),(20B)の入力信号と同じパ
ルス信号に変換する目的で設けられたもので,これ等の
出力信号のそれぞれと上記OR回路素子(15)の出力信号
を入力とするAND回路素子である。(13A),(13
B),(13C)は信号表示手段で,(13A),(13B)
は事故点方向を示す信号表示器であり,(13C)はその
正否を表示する信号表示器である。(19)は上記カウンタ
ー(20A),(20B)とR−Sフリツプフロツプ回路素
子(24A),(24B)を同時にリセツトする手動リセツ
トスイツチであり,この手動リセツトスイツチ(19)から
の低レベルリセツト信号はAND回路素子(30A),
(30B)を介してカウンター(20A),(20B)に,A
ND回路素子(31A),(31B)を介してR−Sフリツ
プフロツプ回路素子のリセツト端子にそれぞれ入力さ
れている。In FIG. 2, (20A) and (20B) are a pair of counters that count the input pulse signal and output the signal at a predetermined count or more. In order to count the rising edge of the leading edge of the input pulse signal, the signal is output from the terminal Q 1 at the start of counting, that is, at the first counting, and the terminal is at a predetermined count number (for example, 2 to 6) or more. Q N
To output the signal from. (21A) and (21B) are a pair of counter reset means for resetting the other by starting the counting of one of the pair of counters (20A) and (20B). It is composed of a monostable multivibrator that receives the output signal from each terminal Q 1 and outputs a single pulse.
The output signal of this low level voltage is the AND circuit element (30
B), (30A) through the other counter (20
Input to the reset terminal of B) and (20A). (twenty two
A) and (22B) are a pair of signal holding means for inputting the output signals from the terminals Q N of the counters (20A) and (20B), and holding and outputting them, respectively. A pair of monostable multivibrator (23A), which outputs a single pulse triggered by the rising edge of
B) and this pair of monostable multivibrates (23
A) and (23B), which are set by low-level voltage output signals from the terminals (A) and (23B), respectively, and are composed of a pair of RS flip-flop circuit elements (24A) and (24B) which self-hold and output. The low-level voltage output signals of the pair of monostable multivibrators (23A) and (23B) are respectively connected to the reset terminals of the other RS flip-flop circuit elements (23B) and (23A) at the AND circuit element (31B). , (31A), whereby a pair of self-holding reset means for resetting the self-holding of one of the pair of signal holding means (22A), (22B) when the self-holding of the other is started. Are configured. (25) is a state in which no signal is output from the terminals Q N of the counters (20A) and (20B), the signal holding means (22A),
(22B) is a signal processing means for outputting a signal when the signal is being output from any one of (22B).
Inverters (26A) and (26B) for inverting and outputting the output signals of (A) and (20B), respectively, and this inverter (26
AND circuit elements (27A) and (27B) that receive the output signals of A) and (26B) and the output signals of the RS flip-flop circuit elements (24A) and (24B), respectively, and the AND circuit element (27A). ), (27B) and the OR circuit element (28) which receives the output signal. (29
In A), (29B), and (29C), since the output signals of the signal processing means (25) and the pair of signal holding means (22A) and (22B) are continuous signals, these output signals are output. An AND which is provided for the purpose of converting the input signals of the counters (20A) and (20B) into the same pulse signal, and which receives the output signals of these output signals and the OR circuit element (15) as inputs. It is a circuit element. (13A), (13
B) and (13C) are signal display means, (13A) and (13B).
Is a signal indicator indicating the direction of the accident point, and (13C) is a signal indicator indicating the correctness. (19) is a manual reset switch for simultaneously resetting the counters (20A), (20B) and the RS flip-flop circuit elements (24A), (24B). A low level reset signal from the manual reset switch (19). Is an AND circuit element (30A),
Counter (20A), (20B) through (30B), A
It is inputted to the reset terminals of the RS flip-flop circuit element through the ND circuit elements (31A) and (31B), respectively.
次にこの動作について説明する。第3図に信号到来方向
判別回路(18)の入出力端におけるタイムチャートを示
し,以下この図とともに説明するが,地絡事故点より架
空配電線を伝播して来た電流進行波が発する電磁波をル
ープアンテナ(4A),(4B)にて受信し,NAND回
路素子(11A),(11B)の出力端子A3,B3より拡
大された時間差信号として出力されるまでの各ブロツク
の動作は従来例と同一である。いま事故点がアンテナ
(4A)側にあり,アンテナ(4A)が(4B)より微小
時間差td(例えば10ns)で受信したものとする
と,NAND回路素子(11A)より,時間差Td(例え
ば10ms)に拡大されて先に信号が出力される。この
NAND回路素子(11A)の出力信号によりD−フリツ
プフロツプ回路素子(14A)がセツトされ,自己保持し
て端子Qから高レベル信号を出力すると共に,端子か
らの低レベル出力信号により他方のD−フリツプフロツ
プ回路素子(14B)をインターロツクするので,Tdの
時間差で後着信号がこのD−フリツプフロツプ回路素子
(14B)の端子に入力されても端子Qからは出力され
ない。上記D−フリツプフロツプ回路素子(14A)の出
力信号はOR回路素子(15)を介して単安定マルチバイブ
レータ(16A)に入力され,この単安定マルチバイブレ
ータ(16A)は入力信号の前縁の立上りによりトリガー
されて時間長Teの単発パルスを出力し,単安定マルチ
バイブレータ(17)へ入力する。この単安定マルチバイブ
レータ(17)は入力信号の後縁の立下りによりトリガーさ
れて低レベル電圧の単発パルス信号を出力し,この出力
信号を上記D−フリツプフロツプ回路素子(14A),
(14B)の端子へ入力して,これ等の回路素子(14
A),(14B)をリセツトする。この結果,上記先差信
号保持手段(14)は先着入力信号に対応した時間長Te
(例えば1sec)の単発パルス信号を出力し,後着信号
の出力を阻止することとなる。この出力信号が信号到来
方向判別回路(18)に入力されるが,この信号到来方向判
別回路(18)の動作については第2図により説明する。第
2図において,カウンター(20A)の入力端子Tへ上記
D−フリツプフロツプ回路素子(14A)の出力パルス信
号が,第3図A4に示すごとく,周期Tp(例えば2se
c)にて連続して入力されるものとすると,このカウン
タ(20A)の出力端子Q1より,最初の入力パルス信号
の前縁の立会借りに同期して,第3図D1に示すごとき
信号が出力され,この信号の前縁の立上りによりトリガ
ーされた単安定マルチバイブレータ(21A)は第3図D
2に示すごとく低レベルの単発パルス信号を出力し,こ
の信号がAND回路素子(30B)を介してカウンター
(20B)の端子に入力されてこれをリセツトする。上
記カウンター(20A)は端子Tへ入力されるパルス信号
の立上り毎に,その回数をカウントし,所定の回数に達
すると出力端子QNより信号を出力する。この所定の回
数は任意に設定可能であるが,ここでは2回に設定する
と,上記カウンター(20A)の出力端子QNからの出力
信号は第3図A5に示すごとく,カウンター(20A)へ
の2発目の入力信号の立上りに同期して出力される。信
号保持手段(22A)の単安定マルチバイブレータ(23
A)は,このカウンター(20A)の出力信号の前縁の立
上りによりトリガーされ,第3図A6に示すごとく低レ
ベル電圧の単発パルス信号を出力し,この出力信号によ
りR−Sフリツプフロツプ回路素子(24A)はセットさ
れ,自己保持して第3図A7に示すごとき連続信号を出
力し,この信号がAND回路素子(29A)に入力され
る。このAND回路素子(29A)のもう一方の入力端子
にはOR回路素子(15)より,端子A4の信号すなわちカ
ウンター(20A)の入力信号と同一信号が入力されてい
るので,このAND回路素子(29A)の出力信号は第3
図A8に示すごとく,第3図A4に示したカウンター
(20A)の入力信号の2発目に相当する信号から出力さ
れ,この信号が信号表示器(13A)に入力され事故点方
向を表示する。なお,上記単安定マルチバイブレータ
(23A)の出力信号はAND回路素子(31B)を介して,
もう一方のR−SSフリツプフロツプ回路素子(24B)
の端子に入力され,この回路素子(24B)をリセツト
するが,この時点ではカウンター(20B)は第3図B4
に示すごとく信号入力がなく,したがつて第3図B5,
B6,B7に示すごとくカウンター(20B),単安定マル
チバイブレータ(23B),R−Sフリツプフロツプ回路
素子(24B)はいずれも信号を出力せず,信号表示器
(13B)は第3図B8に示すごとく入力されてないので
信号表示は行なわない。また,この時点ではカウンター
(20A)が信号出力しているので,この出力信号を入力
とするインバータ(26A)からは信号反転され低レベル
信号として出力され,この信号を入力とするAND回路
素子(27A)からは第3図D6に示すごとく出力されな
い。同様に,上記R−Sフリツプフロツプ回路素子(24
B)からは信号出力されないので,この回路素子(24
B)の出力信号を入力とするAND回路素子(27B)か
らも第3図E6に示すごとく出力されていない。それゆ
え,これ等のAND回路素子(27A),(27B)の出力
信号を入力とするOR回路素子(28)つまり信号処理手段
(25)は第3図C7に示すごとく信号を出力せず,従つて
信号表示器(13C)は第3図C8に示すごとく入力され
ないので表示しない。Next, this operation will be described. Fig. 3 shows a time chart at the input and output ends of the signal arrival direction discrimination circuit (18), which will be described below together with this figure. Electromagnetic waves emitted by the current traveling wave propagating through the overhead distribution line from the ground fault point. Is received by the loop antennas (4A) and (4B) and is output as expanded time difference signals from the output terminals A 3 and B 3 of the NAND circuit elements (11A) and (11B). It is the same as the conventional example. Now, assuming that the accident point is on the side of the antenna (4A), and the antenna (4A) receives from (4B) with a minute time difference td (eg, 10ns), the NAND circuit element (11A) causes a time difference Td (eg, 10ms). It is enlarged and the signal is output first. The output signal of the NAND circuit element (11A) sets the D-flip-flop circuit element (14A) to self-hold and output a high level signal from the terminal Q, and a low level output signal from the terminal to the other D- Since the flip-flop circuit element (14B) is interlocked, even if a late arrival signal is input to the terminal of the D-flip-flop circuit element (14B) with a time difference of Td, it is not output from the terminal Q. The output signal of the D-flip-flop circuit element (14A) is input to the monostable multivibrator (16A) via the OR circuit element (15), and the monostable multivibrator (16A) is driven by the leading edge of the input signal. It is triggered to output a single pulse with a time length Te and input to the monostable multivibrator (17). This monostable multivibrator (17) is triggered by the trailing edge of the trailing edge of the input signal to output a low-level voltage single-shot pulse signal, which is output to the D-flip-flop circuit element (14A).
Input to the terminal of (14B) and
Reset A) and (14B). As a result, the preceding difference signal holding means (14) has a time length Te corresponding to the first arrival input signal.
A single pulse signal (for example, 1 sec) is output, and the output of the late arrival signal is blocked. This output signal is input to the signal arrival direction discrimination circuit (18), and the operation of the signal arrival direction discrimination circuit (18) will be described with reference to FIG. In Figure 2, the output pulse signal of counter above to the input terminal T of the (20A) D-flip-flop circuit elements (14A) is, as shown in FIG. 3 A 4, the period Tp (e.g. 2se
Assuming continuous input at c), from the output terminal Q 1 of this counter (20A), as shown in Fig. 3 D 1 in synchronism with the leading edge of the first input pulse signal. The signal is output and the monostable multivibrator (21A) triggered by the rising edge of the leading edge of this signal is shown in Fig. 3D.
As shown in 2 , a low level single pulse signal is output, and this signal is input to the terminal of the counter (20B) through the AND circuit element (30B) and reset. The counter (20A) counts the number of times of rising of the pulse signal input to the terminal T, and outputs a signal from the output terminal Q N when the number of times reaches a predetermined number. This predetermined number can be set arbitrarily, the here is set to twice, the output signal from the output terminal Q N of the counter (20A) is as shown in FIG. 3 A 5, to the counter (20A) Is output in synchronization with the rising edge of the second input signal. Monostable multivibrator (23) of the signal holding means (22A)
A) is triggered by the rise of the leading edge of the output signal of this counter (20A), as shown in FIG. 3 A 6 outputs a single pulse signal of the low level voltage, R-S flip-flop circuit element by the output signal (24A) is set, and outputs a continuous signal such shown in FIG. 3 a 7 to self-holding, the signal is inputted to the aND circuit element (29A). From OR circuit element (15) to the other input terminal of the AND circuit element (29A), since the input signal and the same signal of the signal i.e. counter terminal A 4 (20A) is input, the AND circuit element The output signal of (29A) is the third
As shown in FIG. A 8, output from the signal corresponding to 2 shots th input signal of the counter (20A) shown in FIG. 3 A 4, the fault point direction is input the signal annunciator in (13A) indicate. The output signal of the monostable multivibrator (23A) passes through an AND circuit element (31B),
The other R-SS flip-flop circuit element (24B)
Is input to the terminal, although reset the circuit element (24B), the counter (20B) at this time is Fig. 3 B 4
No signal input as shown in, the although connexion Figure 3 B 5,
B 6, as shown in B 7 counter (20B), a monostable multivibrator (23B), R-S flip-flop circuit elements (24B) does not output any signal, the signal indicator (13B) the third Fig B No signal is displayed as it is not input as shown in 8 . Further, since the counter (20A) outputs a signal at this point, the inverter (26A) which receives this output signal inverts and outputs as a low level signal, and the AND circuit element (which receives this signal as an input ( 27A) does not output as shown in D 6 of FIG. Similarly, the RS flip-flop circuit element (24
No signal is output from B), so this circuit element (24
No output is made from the AND circuit element (27B) which receives the output signal of B) as shown in FIG. 3E 6 . Therefore, an OR circuit element (28) which receives the output signals of these AND circuit elements (27A) and (27B), that is, signal processing means
(25) does not output a signal as shown in FIG. 3 C 7, slave connexion annunciator (@ 13 C) is not displayed because it is not entered as shown in Figure 3 C 8.
次に第3図A4,B4に示すごとく,第4発目の入力信号
がカウンター(20B)(端子B4)に入力され,その後
再びカウンター(20A)(端子A4)に入力されたもの
と仮定すると,上述の場合と同様に,このカウンター
(20B)の端子Q1からの第3図E1に示すごとくの出
力信号により,単安定マルチバイブレータ(21B)が第
3図E2に示すごとき低レベルの単発パルスを出力し,
この信号がAND回路素子(30A)を介してカウンター
(20A)の端子へ入力され,このカウンター(20A)
をリセツトする。しかし,上記カウンター(20B)への
入力信号は1発だけであるから,このカウンター(20
B)の端子QNからの信号出力はなく,信号表示器(13
B)が表示することはない。一方,上記カウンター(20
A)がリセツトされ,端子QNからの信号出力を停止す
るが,R−Sフリツプフロツプ回路素子(24A)は第3
図A7に示すごとく自己保持信号の出力を継続し,信号
表示器(13A)は第3図A8に示すごとく表示を継続す
る。なお,上記カウンター(20A)の信号出力の停止に
より,AND回路素子(27A)から第3図D6に示すご
とく信号が出力され,OR回路素子(28),AND回路素
子(29C)を介して第3図C8のごとき信号が信号表示
器(13C)に入力されて信号表示器(13C)を表示し,
上記信号表示器(13A)の表示が「正確」でないことを
表示する。Next, as shown in A 4 and B 4 in FIG. 3, the fourth input signal was input to the counter (20B) (terminal B 4 ) and then to the counter (20A) (terminal A 4 ) again. Assuming that, as in the case described above, the output signal from the terminal Q 1 of this counter (20B) as shown in FIG. 3 E 1 causes the monostable multivibrator (21B) to move to FIG. 3 E 2 . Output a low level single pulse as shown,
This signal is input to the terminal of the counter (20A) through the AND circuit element (30A), and this counter (20A)
Reset. However, since the input signal to the counter (20B) is only one shot, this counter (20B)
There is no signal output from the terminal Q N of B), and the signal indicator (13
B) does not display. On the other hand, the above counter (20
A) is reset and the signal output from the terminal Q N is stopped, but the RS flip-flop circuit element (24A) is the third
Continuing the output of self-hold signal as shown in FIG. A 7, annunciator (13A) continues the display as shown in Figure 3 A 8. Incidentally, the stop signal output of the counter (20A), the signal as the AND circuit element (27A) shown in FIG. 3 D 6 is output, OR circuit element (28), via the AND circuit element (29C) is input by displaying annunciator a (@ 13 C) such signals Figure 3 C 8 is annunciator in (@ 13 C),
It is displayed that the signal display (13A) is not "accurate".
次に第3図A4,B4に示すごとく,カウンター(20
A)に第5,第6発目の信号が連続して入力されると,
この第5発目の入力信号はリセツト後の初めての入力信
号であるから,上記カウンター(20A)の端子Q1より
カウンター(20B)をリセツトする。そして第6発目の
入力信号がリセツト後の2発目の信号であるから,カン
ウンター(20A)の端子QNより信号が出力され,この
出力信号により単安定マルチバイブレータ(23A)より
単発パルスが出力されるが,R−Sフリツプフロツプ回
路素子(24A)は既にセツトされた状態にあり,信号表
示器(13A)は表示を継続する。しかし,上記カウンタ
ー(20A)の端子QNからの出力により,上記AND回
路素子(27A)は第3図D6に示すごとく信号出力を停
止し,したがつて信号表示器(13C)は第3図C8に示
すごとく表示を止める。Next, as shown in Fig. 3 A 4 and B 4 , the counter (20
When the 5th and 6th signals are continuously input to A),
Since the fifth shot th input signal is the first input signal after reset, which resets the counter (20B) from the terminal to Q 1 the counter (20A). Since the sixth input signal is the second signal after reset, a signal is output from the terminal Q N of the counter (20A), and this output signal causes a single pulse from the monostable multivibrator (23A). Although it is output, the RS flip-flop circuit element (24A) is already in the set state, and the signal indicator (13A) continues to display. However, due to the output from the terminal Q N of the counter (20A), the AND circuit element (27A) stops the signal output as shown in D 6 of FIG. 3, and accordingly, the signal indicator (13C) displays the third signal. The display is stopped as shown in FIG. C 8 .
次に第7発目からは第3図A4,B4に示すごとく,カ
ウンター(20B)にパルス信号が入力されたものと仮定
すると,第7発目の入力信号すなわちカンウンター(20
B)のリセツト後最初の入力信号により,カウンター
(20A)がリセツトされる。この時点ではまた信号表示
器(13A)が表示を継続しているが,同時に信号表示器
(13C)を表示して,上記信号表示器(13A)の表示が
「正確」でないことを示す。次に8発目の信号入力すな
わちカウンター(20B)へのリセツト後2発目の入力に
より,カウンター(20B)の端子QNより信号が出力さ
れ,単安定マルチバイブレータ(23B)が単発パルス信
号を出力し,R−Sフリツプフロツプ回路素子(24B)
がセツトされて自己保持信号を出力すると共に,R−S
フリツプフロツプ回路素子(24A)がリセツトされる結
果,第3図A8〜C8に示すごとく信号表示器(13
A),(13C)は消灯し,代りに信号表示器(13B)が
点灯して,事故点方向を正しく表示する。Next, assuming that a pulse signal is input to the counter (20B) as shown in A 4 and B 4 in FIG. 3 from the 7th input, the 7th input signal, that is, the counter (20B)
The counter (20A) is reset by the first input signal after the reset of B). At this point, the signal indicator (13A) continues to display, but at the same time, the signal indicator (13C) is displayed, indicating that the indication on the signal indicator (13A) is not "accurate". Next, the signal is output from the terminal Q N of the counter (20B) by the signal input of the 8th, that is, the second input after resetting to the counter (20B), and the monostable multivibrator (23B) outputs a single-shot pulse signal. Output, RS flip-flop circuit element (24B)
Is set to output a self-holding signal and RS
Results flip-flop circuit elements (24A) is reset, the signal indicator as shown in FIG. 3 A 8 ~C 8 (13
A) and (13C) are turned off, and the signal indicator (13B) is turned on instead, and the direction of the accident point is correctly displayed.
すなわち,信号表示器(13A),(13B)は,同一方向
を示すパルス信号が所定回数(この例では2回)以上連
続して入力された場合のみ正しい方向として信号表示
し,所定回数以下(この例では1回)の反対方向を示す
信号入力では信号表示の方向は変化しない。しかし第3
の信号表示器(13C)で上記信号表示が「正確」でない
ことを表示する。That is, the signal indicators (13A) and (13B) display the signal as the correct direction only when the pulse signals indicating the same direction are continuously input a predetermined number of times (two times in this example) or more, and the predetermined number of times or less ( The direction of signal display does not change with the signal input indicating the opposite direction (once in this example). But the third
The signal display (13C) indicates that the signal display is not "accurate".
上記実施例では,一対のカウンター(20A),(20B)
が信号を出力していない状態で,一対の信号保持手段
(22A),(22B)のいずれかが信号を出力していると
きに,信号処理手段(25)が信号を出力し,この信号を信
号表示器(13C)に入力して,信号表示器(13A),
(13B)のいずれかによる事故点方向表示が「正確」で
ないこを表示する場合について説明したが,一対のカウ
ンター(20A),(20B)のいずれかが信号出力時に信
号を出力する信号処理手段を設ければ,信号表示器(13
C)がこの出力信号の入力により信号表示して,信号表
示器(13A),(13B)のいずれかによる事故点方向表
示が「正確」であることを表示するようにもできる。な
お,この場合の信号処理手段は,上記実施例の信号処理
手段(25)においてインバータ(26A),(26B)とAN
D回路素子(27A),(27B)を省き,カウンター(20
A),(20B)の出力端子をOR回路素子(28)の入力端
子にそれぞれ直接接続することで構成することができ
る。In the above embodiment, a pair of counters (20A), (20B)
When one of the pair of signal holding means (22A) and (22B) is outputting a signal in the state where the signal is not output by the signal processing means (25), the signal processing means (25) outputs the signal and outputs the signal. Input to the signal indicator (13C), and the signal indicator (13A),
The case of displaying that the accident point direction display by any of (13B) is not "accurate" has been described, but the signal processing means for outputting a signal when any of the pair of counters (20A), (20B) outputs a signal. If a signal indicator (13
C) can display a signal in response to the input of this output signal to indicate that the accident point direction display by any of the signal indicators (13A) and (13B) is "accurate". The signal processing means in this case is the same as the signal processing means (25) of the above-described embodiment except the inverters (26A), (26B) and the AN.
D circuit elements (27A) and (27B) are omitted and the counter (20
It can be constructed by directly connecting the output terminals of A) and (20B) to the input terminals of the OR circuit element (28).
以上のように,この発明によれば,所定の回数以上連続
して同一方向を示す信号が入力された場合に,事故点方
向を示す信号が出力され,これと反対方向を示す信号が
入力されても所定の回数未満であれば,事故点方向を示
す信号出力は以前の状態を保持し,代りに上記事故点方
向の正否を確認する信号が出力されるように構成したの
で,周辺の建造物による反射波や,その他の外来ノイズ
の受信による誤表示を防止でき,架空配電線の事故点探
査を容易に行えるという効果がある。As described above, according to the present invention, when the signal indicating the same direction is continuously input a predetermined number of times or more, the signal indicating the fault point direction is output and the signal indicating the opposite direction is input. However, if the number of times is less than the predetermined number of times, the signal output indicating the direction of the accident point retains the previous state, and instead, a signal for confirming the correctness of the direction of the accident point is output, so that the surrounding construction There is an effect that it is possible to prevent erroneous display due to reception of reflected waves from objects and other external noises, and to easily search for fault points on overhead distribution lines.
第1図はこの発明の事故点探査用受信装置の一実施例を
示すブロツク図,第2図は第1図における信号到来方向
判別回路の一例を示すブロツク図,第3図は第2図に示
した信号到来方向判別回路の入出力端の動作を示すタイ
ムチャート,第4図は従来の事故点探査用受信装置を示
すブロツク図である。 図において(1)は架空配電線,(4A),(4B)はルー
プアンテナ,(8)は受信装置,(18)は信号到来方向判別
回路,(20A),(20B)はカウンター,(21A),
(21B)はカウンターリセツト手段,(22A),(22
B)は信号保持手段,(25)は信号処理手段を示す。 なお,図中,同一符号は同一,又は相当部分を示す。FIG. 1 is a block diagram showing an embodiment of the receiver for detecting accident points according to the present invention, FIG. 2 is a block diagram showing an example of the signal arrival direction discriminating circuit in FIG. 1, and FIG. 3 is shown in FIG. FIG. 4 is a block diagram showing a conventional receiver for detecting an accident point, which is a time chart showing the operation at the input / output end of the signal arrival direction discrimination circuit shown in FIG. In the figure, (1) is an overhead distribution line, (4A) and (4B) are loop antennas, (8) is a receiver, (18) is a signal arrival direction discrimination circuit, (20A) and (20B) are counters, (21A ),
(21B) is a counter reset means, (22A), (22
B) shows a signal holding means, and (25) shows a signal processing means. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
ルスを印加して事故点に地絡放電させることにより,上
記配電線が発する電磁波を受信して事故点方向を表示す
る架空配電線の事故点探査用受信装置において,事故点
方向を示す信号を上記配電線の方向別にカウントし,所
定のカウント数以上にて信号を出力する一対のカウンタ
ー,この一対のカウンターのうち片方のカウント開始時
に他方をリセットする一対のカウンターリセット手段,
上記一対のカウンターの出力信号をそれぞれ入力し,自
己保持して上記配電線の事故点方向を示す信号を出力す
る一対の信号保持手段,この一対の信号保持手段のうち
片方の自己保持開始時に他方をリセットする一対の自己
保持リセット手段,および上記信号保持手段の出力信号
が示す事故点方向の正否を確認する信号を出力する信号
処理手段を備えたことを特徴とする事故点探査用受信装
置。1. An aerial distribution system that receives electromagnetic waves emitted from the distribution line and displays the direction of the accident point by intermittently applying a high voltage pulse to the aerial distribution line in the power failure state to cause a ground fault discharge at the accident point. In a receiving device for detecting an accident point of an electric wire, a signal indicating the direction of the accident point is counted for each direction of the distribution line, and a pair of counters that outputs the signal at a predetermined count or more, one of the pair of counters is counted. A pair of counter reset means for resetting the other at the start,
A pair of signal holding means for inputting the output signals of the pair of counters respectively and self-holding and outputting a signal indicating the fault point direction of the distribution line, and the other of the pair of signal holding means at the start of self-holding And a signal processing means for outputting a signal for confirming the correctness of the accident point direction indicated by the output signal of the signal holding means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7797287A JPH068841B2 (en) | 1987-03-31 | 1987-03-31 | Receiver for accident point exploration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7797287A JPH068841B2 (en) | 1987-03-31 | 1987-03-31 | Receiver for accident point exploration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63243772A JPS63243772A (en) | 1988-10-11 |
| JPH068841B2 true JPH068841B2 (en) | 1994-02-02 |
Family
ID=13648820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7797287A Expired - Lifetime JPH068841B2 (en) | 1987-03-31 | 1987-03-31 | Receiver for accident point exploration |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH068841B2 (en) |
-
1987
- 1987-03-31 JP JP7797287A patent/JPH068841B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63243772A (en) | 1988-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0280254A2 (en) | Digital timing using a state machine | |
| US3761809A (en) | Noise modulated analogue signal presence detector | |
| JPH068841B2 (en) | Receiver for accident point exploration | |
| US4369408A (en) | Method and apparatus for digital frequency selection | |
| JPH01205237A (en) | Synchronous function failure detection | |
| JPH068840B2 (en) | Receiver for accident point exploration | |
| US3213428A (en) | Sequential testing system | |
| JPH0573184B2 (en) | ||
| SU855521A1 (en) | Device for tolerance frequency control | |
| US3623100A (en) | Lane counter for digital navigational computer system | |
| SU628599A2 (en) | Synchronism indicating arrangement | |
| SU1190502A1 (en) | Device for generating pulses with difference frequency | |
| JPS62112418A (en) | Photoelectric switch | |
| SU1363100A1 (en) | Device for checking polarity of electrodynamic geophone | |
| SU1026283A1 (en) | Phase discriminator | |
| SU1008674A1 (en) | Device for checking three-phase voltage phases presence and alternation | |
| SU1465976A1 (en) | Device for shaping pulses of differential frequency | |
| SU1553968A1 (en) | Information input device | |
| SU1182668A1 (en) | Pulse repetition frequency divider | |
| JPS63243770A (en) | Apparatus for searching accident point of overhead distribution line | |
| RU2658564C1 (en) | Ac voltage control device | |
| SU864538A1 (en) | Device for tolerance checking | |
| JPH0416945Y2 (en) | ||
| SU1725074A1 (en) | Device for localizing short circuit in electrical transmission line | |
| SU1298750A1 (en) | Device for detecting contention in synchronized digital blocks |