JPH0690243B2

JPH0690243B2 - テストピースの抵抗を測定する回路

Info

Publication number: JPH0690243B2
Application number: JP2027020A
Authority: JP
Inventors: パウル・マンク; フーベルト・ドリラー
Original assignee: マニア・ゲーエムベーハー・ウント・コンパニー
Priority date: 1989-02-16
Filing date: 1990-02-06
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: ATE85133T1; JPH0394177A; EP0382868B1; US5006809A; CA2010240C; DE58903408D1; EP0382868A1; CA2010240A1

Description

【発明の詳細な説明】［産業上の利用分野］本発明は第１の電子半導体スイッチ、テストピースおよ
びテストピースを流れるテスト電流を測定する電流測定
装置を含むテスト回路と、第１の電子半導体スイッチに
並列に接続され、テスト回路中の電圧降下を測定する装
置を含む第２の電子半導体スイッチを含む測定装置とを
含むテストピースの抵抗を測定する回路に関する。

［従来技術］印刷された導体をトリガーする半導体スイッチは理想的
なスイッチではないため、例えば、印刷回路上の印刷さ
れた導体またはその一部分の抵抗を測定する際に問題が
生じる。さらに厳密には、残留電流は半導体スイッチが
開いている場合には並列抵抗を介して流れ、一方スイッ
チが閉じている場合には直列抵抗で電圧降下が発生す
る。これは半導体スイッチが閉じている場合、すなわち
テストピースに電気接続されている場合、直列抵抗にお
ける電圧降下により測定にエラーが生じることを意味す
る。

［発明の解決すべき課題］このために第１図のようにテストピースに対する接続
は、並列に接続され第１図においてコンタクトで表され
ている２つの半導体スイッチ１および２を介して行われ
る“ケルビン（Kelvin）法”によって抵抗を測定するこ
とが知られている。テスト電流は１つのスイッチ１およ
びその直列抵抗３を介してテストピース７に供給され
る。スイッチ１の直列抵抗３で発生した電圧降下は他方
のスイッチ２の前に接続された電圧測定装置12によって
測定され、スイッチ２はスイッチ１と同時に閉じられ
る。これは直列抵抗３の電圧降下を測定して補償する方
法であり、接続点５に対する整列を含む。示されている
例において、テストピース７は印刷回路板８上の印刷さ
れた導体の一部であり、その一部は概略的に示されたテ
ストピン９および10によって接触される。テスト回路中
の電流I_Pを測定する装置は11で示されている。

本発明の目的は、構成に必要なチップ面およびテスト回
路において生じる電力損失に関して改善された上述のよ
うな回路を提供することである。

［課題解決のための手段］この問題は、第１の半導体スイッチはIGBTタイプのトラ
ンジスタであり、第２の半導体スイッチは電界効果トラ
ンジスタである回路を特徴とする初めに述べられた種類
のテストピースの抵抗を測定する回路によって解決され
る。

本発明の本質的な特徴は、テスト回路用のスイッチとし
てIGBTタイプのトランジスタ（絶縁ゲート双極トランジ
スタ）を、また測定回路用のスイッチとしてMOSタイプ
のトランジスタを特別に選択することであり、以下の特
性を得ることができる。

（１）テスト回路の電力消費は非常に低い。その結果、
半導体材料の結晶温度はIGBTトランジスタのスイッチン
グ処理期間中目立って上昇されないため、残留電流はIG
BTトランジスタが遮断されたとき加熱により増大されな
い。

（２）測定回路中を流れる測定電流は非常に小さく（μ
Ａ範囲で）、比較的高い直列抵抗４における電圧損失は
僅かなので測定は正確である。

（３）IGBTトランジスタおよびMOSトランジスタは同一
マスクで形成されることができるため、技術的な製造処
理は比較的簡単である。

（４）kHz範囲で測定およびテストを行うために回路を
使用しても問題は生じないため、IGBTトランジスタの比
較的長いスイッチング時間が許容される。

本発明のその他の有効な特徴は特許請求の範囲２乃至10
から明らかになるであろう。

本発明およびその特徴は以降図面を参照して詳細に説明
される。

［実施例］第２図において、第１図により既に説明された素子は同
じ符号で示されている。示されているように、第１図の
テスト回路中の半導体スイッチ１は制御接続17を介して
トリガーされることができるIGBTタイプのトランジスタ
（絶縁ゲート双極トランジスタ）15と置換されている。
対応的に、第１図の測定回路中の半導体スイッチ２は制
御接続18によってトリガーされるMOSトランジスタと置
換される。制御接続17および18はIGBTトランジスタ15お
よびMOSトランジスタ16が一緒にトリガーまたはクロッ
クされることができるように接合点19で結合されること
が好ましい。

テスト電極９と10との間の印刷導体７の抵抗は以下のよ
うにテストされる。

スイッチングオン電位はトランジスタ15および16が同時
に切替えられるように接合点19に供給される。IGBTトラ
ンジスタ15およびテスト電極９と10との間の印刷導体の
部分を流れる電流I_Pは電流測定装置11によって測定され
る。同時にIGBTトランジスタ15およびそれと接続点５と
の間の導体の部分における電圧降下は、測定回路中の電
圧測定装置12によって測定される。装置11によって行わ
れる測定は電圧降下に応じて訂正され、訂正された測定
値はテスト電極９と10との間の抵抗に関する正確な情報
を提供する。１つの重要な特徴は、テスト電流I_Pを伝送
し電力調節器として機能するIGBTトランジスタ15の電力
損失が比較的低いことである。したがって、IGBTトラン
ジスタ15はスイッチング通電期間中少し加熱されるだけ
であり、これはスイッチング通電期間後およびトランジ
スタ15が遮断された場合に温度依存性の残留電流をなく
すのに重要である。IGBTトランジスタ15における実際の
電圧降下はいずれの場合でも良好な直線性を有するMOS
トランジスタ16を含む測定回路によって後続的に測定さ
れるため、IGBTトランジスタが比較的直線性を欠くこと
は問題ではない。いずれにせよ測定回路中を流れる測定
電流I_Mは大きくないので、MOSタイプのトランジスタが
比較的大きい電流用に構成されていないことも問題では
ない。MOSトランジスタ16がトランジスタ15における電
圧降下を非常に正確に測定できることだけが重要であ
る。

第２図の回路は、接続点５だけに関する限りテスト回路
における電圧降下を測定することができ、一方第３図は
テスト回路における電圧降下が非常に正確に補償され得
るように電圧降下がテスト電極９に関しても測定される
回路を示す。第１図および第２図に関連して既に示され
た第３図の素子は対応した符号で表される。第３図に示
されているように、MOSトランジスタ16からは接続点５
への接続の代わりに付加的なテスト電極20に接続され、
テスト電極20はテスト電極のすぐ近くで印刷導体７と接
触する。これにより測定回路はIGBTトランジスタ15およ
びこれからテスト電極９までの接続全体における電圧降
下を検出する。したがって、第３図の回路においてテス
ト回路中の電圧降下はさらに正確に補償されることがで
きる。

第４図によりテストピースの抵抗を測定する好ましい回
路を以下に説明する。こりの回路はテスト回路全体にお
ける、すなわちテストピース７の両側の全電圧降下を補
償する。第４図の他の図と共に説明された素子は対応し
た参照符号により示される。

第３図により既に説明されたように、テストピース７の
一側（すなわち第４図では左側）はテスト電極９および
20によって接触されている。電流源21によって印加され
るテスト電流I_Pは接続点６と22との間を流れる。接続点
６はIGBTトランジスタ15によってテスト電極９に接続さ
れ、一方MOSトランジスタ16によってテスト電極20に接
続されている。トランジスタ15および16は、接合点19に
制御電圧を与えることによって同時にオンおよびオフに
切替えられることができる。電圧測定装置12は、テスト
電極９および20が互いに近接しているため非常に正確に
接続点６とテスト電極９との間の電圧降下を示す。

付加的なテスト回路および付加的な測定回路はテストピ
ース７の右側に設けられる。付加的なテスト回路はIGBT
トランジスタ23を備え、それによってテストピース７上
のテスト電極24が接続点22に接続される。第２の測定回
路はMOSトランジスタ25を備え、それによってテスト電
極24の付近でテストピース７に接触するテスト電極26が
電圧測定装置27を介して接続点22に電気接続される。ト
ランジスタ23および25の制御接続31および32は接続点30
で結合され、制御電圧を供給することによって一緒にオ
ンおよびオフに切替えられることができる。

IGBTトランジスタ15に至る電流測定装置11の出力28は電
流源21に至る電圧測定装置27の出力22に第２の電圧測定
装置29を介して接続されている。上記の回路においてト
ランジスタ15,16,23および25が接続点19および30に制御
電圧を同時に供給することによって同時にオンに切替え
られた場合、電流測定装置11によって測定されたテスト
電流I_PはIGBTトランジスタ15、テスト電極９、テストピ
ース７、テスト電極24、およびIGBTトランジスタ23を介
して接続点６と22との間を流れる。最終的に、電圧測定
装置12は接続点６とテスト電極９との間の電圧降下を示
す。電圧測定装置27はテスト電極24と接続22との間の電
圧降下を示す。電圧測定装置29は２つの上記の電圧降下
の和と接続点22および28で電流源21により生成された電
圧との間の差電圧を決定する。したがって、差電圧はテ
ストピース７の電圧降下に対応する。これはこの電圧降
下だけがテスト期間中に評価として考慮されなければな
らないことを意味する。特に、テストピース７の抵抗は
電流測定装置11によって示されたテスト電流I_Pと電圧測
定装置29によって示された電圧との積に対応する。

第５図は、テストピース７が各側上でただ１つのテスト
電極により接触されていることを除き第４図の回路に類
似している別の実施例を示す。テストピース７の左側に
おいて、テスト電極35はテストピース７、IGBTトランジ
スタ15およびMOSトランジスタ16との間に電気接続を形
成する。テストピース７の右側では、テスト電極36がテ
ストピース７とIGBTトランジスタ25との間に電気接続を
形成する。測定は第４図で示された方法で行われ、テス
ト電極35および36における電圧降下が検出または計算で
きないことだけが異なる。しかしながら、この回路は２
つのテスト電極35および36だけが４つのテスト電極の代
りに設けられればよいので構造的にかなり簡単である。
これは大幅に費用および寸法を減少し、それは多少低下
する測定の正確性を補うものである。

第４図および第５図は、説明された測定動作期間中オフ
に切替えられる付加的な対のトランジスタをトランジス
タ15,16および23,25の対と共に示す。付加的なトランジ
スタの対は、例えば印刷導体の隣接する部分等のテスト
ピースの隣接した部分の抵抗をテストする際、およびト
ランジスタ15,16および23,25が対がオフされる際に任意
にオンに切替えられる。例えば、左下に示されたトラン
ジスタの対（詳細に示されていない）はテスト電極9,20
またはテスト電極35と反対側の付加的な印刷回路部分に
隣接したテスト電極と関連した一対のトランジスタ（示
されていない）と共にテスト電極9,20またはテスト電極
35の左に隣接した付加的な印刷導体部分をテストするた
めに使用される。実際の測定は、テスト電極9,20と24,2
6との間またはテスト電極35と36との間の印刷回路板の
部分の抵抗の上記の測定と同じ方法で行われる。

既知の接触用テストピンは、上記のテスト電極の代りに
使用されることができる。第３図および第４図の実施例
において、テスト回路のテストピンはテストピンユニッ
トを形成するために測定回路の各テストピンと結合され
ることができる。例えば、テストピン9,20およびテスト
ピン24,26は上記のテストピンユニット中に結合される
ことができる。このことによりテストピンを含み、印刷
回路板と基準グリッド接触バンク装置との間に接続を形
成するために使用されるアダプター装置は構造的に簡単
に構成され、さらに容易におよび急速に組立てられるこ
とができる。例えば、第６図に対応したテストピンユニ
ット40は２つのテストピン部品41および42を互いに絶縁
し結合することによって構成されることができる。第６
図には対応した絶縁負荷が43で示されている。

非対称的なトリガー動作を行うために、使用されるトラ
ンジスタのタイプは第４図および第５図の回路の上部分
岐点および下部分岐点において相補型であることが好ま
しい。それに対応して上部分岐点におけるｐ型のチャン
ネルトランジスタは負電圧によりオンに切替えられ、ま
た下部分岐点におけるｎ型チャンネルトランジスタは正
電圧によりオンに切替えられる。

【図面の簡単な説明】

第１図は、テストピースの抵抗を測定するための既知の
回路の概略図である。第２図は、テストピースの抵抗を測定する本発明による
回路の概略図である。第３図乃至第６図は本発明による回路の別の態様を示
す。７……印刷導体、9,10,20,24,26,35,36……テスト電
極、11,21……電流測定装置、12,27,29……電圧測定装
置、15,23……IGBTトランジスタ、16,25……MOSトラン
ジスタ、17,18……制御接続、40……テストピンユニッ
ト。

Claims

【特許請求の範囲】

【請求項１】第１の電子半導体スイッチ、テストピース
およびテストピースを流れるテスト電流を測定する電流
測定装置を含むテスト回路と、第１の電子半導体スイッ
チに並列に接続され、テスト回路中の電圧降下を測定す
る装置を含む第２の電子半導体スイッチを含む測定装置
とを含むテストピースの抵抗を測定する回路において、第１の半導体スイッチはIGBTタイプのトランジスタであ
り、第２の半導体スイッチは電界効果トランジスタであ
ることを特徴とする回路。
【請求項２】第１および第２の半導体スイッチはオンお
よびオフに切替えるために同時にトリガーされることが
できることを特徴とする請求項１記載の回路。
【請求項３】電界効果トランジスタはMOSタイプのトラ
ンジスタであることを特徴とする請求項１または２記載
の回路。
【請求項４】測定回路はIGBTタイプのトランジスタに並
列に接続され、実質的にIGBTタイプのトランジスタとテ
ストピースとの間のテスト回路全体に並列であることを
特徴とする請求項１乃至３のいずれか１項記載の回路。
【請求項５】テストピースはテスト回路のテスト電極に
よって接触され、テスト回路の一部分は接触されるべき
テストピースから離れたテスト電極の末端まで延在する
ことを特徴とする請求項４記載の回路。
【請求項６】テストピースはテスト回路のテスト電極に
よって接触され、測定回路はテスト回路のテスト電極の
１つの付近に設けられた別のテスト電極を含んでおり、
測定回路はIGBTタイプのトランジスタおよびこのトラン
ジスタとテストピースに接触しているテスト電極の接点
との間のテスト回路全体に並列接続されていることを特
徴とする請求項１乃至３のいずれか１項記載の回路。
【請求項７】テスト回路のテスト電極はテストピンであ
ることを特徴とする請求項５または６記載の回路。
【請求項８】テストピンは測定回路の付加的なテスト電
極として設けられていることを特徴とする請求項５乃至
７のいずれか１項記載の回路。
【請求項９】テスト回路の１つのテストピンおよび測定
回路の別のテストピンは各々からのテストピンの２つの
導電部分を絶縁してテストピンユニットにそれらを結合
することによって形成されることを特徴とする請求項８
記載の回路。
【請求項１０】第１のテスト回路に対応した第２のテス
ト回路が設けられ、第１のテスト回路からのテストピン
の別の側に配置され、テスト電流は第１および第２のテ
スト回路を通って流れ、電流測定装置は第１および第２
のテスト回路に共通であり、第２のテスト回路は第１の
測定回路に対応し第２の電圧測定装置を有する第２の測
定回路に割当てられることを特徴とする請求項１乃至９
のいずれか１項記載の回路。