JPH0690658B2

JPH0690658B2 - マイクロプロセッサの動作クロック発生装置

Info

Publication number: JPH0690658B2
Application number: JP62212855A
Authority: JP
Inventors: 保明高原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-08-28
Filing date: 1987-08-28
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPS6457324A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は複数のマイクロプロセツサを使用したシステム
において、該マイクロプロセツサの動作基準となる動作
クロツクを発生する動作クロツク発生装置に関するもの
である。

〔従来の技術〕

近年、ICの大規模化，高性能化等により電子機器の小型
化が進んでいる。特に、マイクロプロセツサを内蔵した
ワードプロセツサ，パーソナルコンピユータ，自動車電
話等でも可搬型装置が開発されている。可搬型装置は主
にバツテリーを電源とするため、装置全体の低消費電力
化が重要となる。

さて、これらの装置の構成部品の内、マイクロプロセツ
サは、回路規模が大きいこと，常に動作している必要が
あること等から、装置全体の消費電力に対し占める割り
合いが高くなつている。また、装置の高機能化に伴い、
複数のマイクロプロセツサを使用する場合にはさらにそ
の消費電力が問題となる。

そこで、上記した可搬型装置には、その消費電力を抑え
るためにCMOS（complementary metal oxide semiconduc
tor）プロセスのマイクロプロセツサが多くの場合使用
されている。このCMOSマイクロプロセツサの消費電力
は、その動作クロツクの周波数に比例する性質を有して
いる。そこで、この性質に着目して、マイクロプロセツ
サの動作クロツクの周波数を可変して消費電力を抑える
技術が、特開昭61−136115号公報，特開昭61−136116号
公報，特開昭また、複数のマイクロプロセッサで構成さ
れるマルチプロセッサ構成の場合における動作周波数の
制御方法については特開昭61−122733号公報に示されて
いる。

〔発明が解決しようとする問題点〕

上記従来技術として挙げたもののうち、特開昭61−1361
15号公報、特開昭61−136116号公報、特開昭60−23522
号公報に記載されている技術は、何れも、単一のマイク
ロプロセツサに関する技術であり、複数のマイクロプロ
セツサを使用したシステムにおいて、それらマイクロプ
ロセツサの動作クロツクの周波数を可変するという点に
ついては配慮されていなかつた。

また特開昭60−122733号公報に開示されている技術は、
複数マイクロプロセッサで構成されたマルチプロセッサ
の場合の技術であり、それもマスタプロセッサとスレー
ブプロセッサから成る構成で、スレーブプロセッサがメ
インプロセッサの動作周波数を制御する装置において、
メインプロセッサからもスレーブプロセッサの動作周波
数を制御できるように構成したものである。

この技術によれば、従来一定であったスレーブプロセッ
サの動作周波数をメインプロセッサから低下させること
ができるので、全体の消費電力を低減することができ
る。しかし、お互いに相手の処理の量を検知しそれに応
じて相手のプロセッサ動作周波数を制御する必要があ
り、制御動作が複雑化する場合があった。またデータを
受けてから、そのデータの処理が終了するまでの期間の
み周波数を上げる、というようなきめ細かい制御をする
場合は、互いの処理内容をいつも把握する必要があるこ
とから、そのような動作プログラムの作成が非常に難し
いといえる。

即ち、複数のマイクロプロセツサを使用するシステムで
は、或るマイクロプロセツサに対し、それとは異なる他
のマイクロプロセツサからの処理要求が発生する。この
場合、要求を受ける方のマイクロプロセツサの動作クロ
ツクの周波数が低いと、その要求に対する処理が間に合
わない場合がある。そこで、そのマイクロプロセツサに
対し、他のマイクロプロセツサからの処理要求が来る可
能性がある期間全てに渡り、動作クロツクの周波数を高
く設定するようにする。しかし、そのようにすると、今
度は消費電力が増加してしまい問題がある。

本発明の目的は、上記した従来技術の問題点を解決し、
少なくとも或るマイクロプロセツサに対し、該マイクロ
プロセツサにおける消費電力を増加させること無く、該
マイクロプロセツサが他のマイクロプロセツサ等からの
処理要求の発生に対して高速に処理できるように、その
動作クロツクを発生することが可能な動作クロツク発生
装置を提供することにある。

〔問題点を解決するための手段〕

上記した目的を達成するため、本発明では、相互にデー
タをやりとりする、互いに対等な複数のマイクロプロセ
ッサから構成されるシステムにおいて、基準クロックを発生するクロック発生手段と、該基準ク
ロックを分周して、前記複数のマイクロプロセッサのう
ち少なくとも第１のマイクロプロセッサの動作基準とな
る動作クロックを出力し、その分周比が可変である可変
分周手段と、前記第１のマイクロプロセッサから自プロ
セッサの処理状態に応じて出力される第１の分周比設定
信号と、該第１のマイクロプロセッサ以外から、前記複
数のマイクロプロセッサ間のデータのやりとりに関連し
て出力される第２の分周比設定信号と、を入力し、両者
のうち一方を選択して、その分周比設定信号により前記
可変分周手段の分周比を設定する分周比設定手段と、を
具備し、かつ該分周比設定手段は、前記第１及び第２の分周比設
定信号のうち、前記可変分周手段から出力される前記動
作クロックの周波数がより高くなる方の分周比設定信号
を選択して分周比設定を行う手段から成るものとした。

〔作用〕

本発明では、前記可変分周手段は、入力される分周比設
定信号によつてその分周比が設定され、その結果、出力
される前記動作クロツクの周波数が設定される。前記分
周比設定手段は、前記第１及び第２の分周比設定信号の
うち、前記動作クロツクの周波数がより高くなる方を選
択して前記可変分周手段に入力する。従つて、少なくと
も前記第１のマイクロプロセツサの動作クロツクの周波
数は、前記第１及び第２の分周比設定信号により設定さ
れる周波数のうち、より高い方に常に設定される。

従つて、例えば、前記第１のマイクロプロセツサに対し
他のマイクロプロセツサ等から処理要求が発生する場
合、前記第２の分周比設定信号を、その処理要求を発生
するマイクロプロセツサ等から出力させ、該第２の分周
比設定信号によつて設定される分周比を前記動作クロツ
クの周波数がより高くなるよう設定することにより、該
第１のマイクロプロセツサはその処理を高速に実行する
ことができる。

また、前記第１のマイクロプロセツサに対し他のマイク
ロプロセツサ等からデータ信号を送出するなどの処理要
求が発生する場合は、その処理要求を発生するマイクロ
プロセツサ等から第１のマイクロプロセツサへ送出され
るデータ信号を検出する検出手段を予め設けておき、該
検出手段からの検出信号を前記第２の分周比設定信号と
して用い、そして、該第２の分周比設定信号によつて設
定される分周比を前記動作クロツクが最高周波数となる
ように設定することにより、該第１のマイクロプロセツ
サは送られて来るデータ信号を高速に処理することがで
きる。

〔実施例〕

以下、本発明の第１の実施例を図面を用いて説明する。

第１図は本発明の第１実施例を示すブロツク図である。

第１図において、１および２はマイクロプロセツサ（以
下、CPUと略す。）であり、信号g1,g2を使用して両者の
間で非同期通信を行なつている。また、３及び８は各々
のCPU1,2の動作クロツクの基準クロツクを発生する発振
回路、４及び９は発振器3,8からの基準クロツクを可変
分周してCPU1,2の動作クロツクを出力する可変分周回路
であり、その分周比は各々、信号g4,g5及び信号g12,g13
で決定される。また、７及び12は信号g1,g2をモニタ
し、CPU1,2間で通信が行なわれているか否かを検出し、
検出信号g8,g9を出力するデータ検出回路である。その
他、5,6,10,11はORゲートである。

尚、本実施例では、発振回路３及び８の出力周波数は16
MHzとし、可変分周回路４及び９の出力周波数は、下記
の第１表に示す設定としている。

また、データ検出回路７及び12は共に、単安定マルチバ
イブレータで構成されており、信号g1,g2として出力さ
れた非同期シリアルデータの先頭に付加されているスタ
ートビツトを検出し、データ１語より長い一定期間、検
出信号g8,g9をHighレベルとするものである。

以下、本実施例の動作を第１図〜第３図を用いて説明す
る。

第２図は第１図における要部信号の動作タイミングを示
すタイミングチヤートである。

先ず、CPU1に関する動作について説明する。

第２図において、当初CPU1はほぼ休止中であり、信号g
4,g5共にLowレベルとし、動作クロツクg3を最低の500kH
zに設定している。Ａ点の時点で、CPU2からデータが信
号g2として出力されると、データ検出回路７がそのデー
タのスタートビツトを検出して、検出信号g8をHighレベ
ルとする。これにより、ORゲート6,5の出力信号g4,g5は
共にHighレベルとなる。

この結果、可変分周回路４の分周比の設定値が変化し、
Ａ′点の時点からCPU1の動作クロツクg3は最高周波数の
4MHzとなり、CPU1はCPU2から送られて来たデータに対し
高速に応答することができる。ここで、信号g4,g5の変
化に対し、動作クロツクg3の周波数の変化が遅れている
のは、CPUの動作クロツクに誤動作の原因となるパルス
を出力しないためであり、これについては後述する。

次に、第３図は、第１図における要部信号の動作タイミ
ングを示すタイミングチヤートであり、第２図より長い
期間に渡り示してある。第３図において、Ａ点は第２図
のＡ点と同一である。

前述したように、Ａ点の時点で、データ検出回路７が信
号g2として出力されたデータを検出し、その検出信号g8
がHighレベルとなる。これにより信号g4,g5がHighとな
り、CPU1の動作クロツクは4MHzとなる。

続いて、Ｂ点の時点でデータが終了すると、CPU1はデー
タを解析する処理に移行し、まず、CPU1の動作クロツク
を4MHzとするために、Ｃ点の時点で信号g6,g7をHighレ
ベルとする。データ検出回路７は前述の如く単安定マル
チバイブレータであることから、検出信号g8は一定期間
Highとなつた後、Ｄ点の時点にてLowレベルとなる。

しかし、この時点では既に信号g6,g7はHighレベルであ
ることから、信号g4,g5は変化せず、動作クロツクは4MH
zのままであり、CPU1は最高速度で解析処理を実行する
ことができる。

そして、Ｅ点の時点で、CPU1はデータ解析処理を終了
し、受信したデータによつて指示された処理を動作クロ
ツクを2MHzに落として開始する。

この様に第３図に示した動作例ではＥ点の時点でCPU1の
動作クロツクを2MHzに落としたが、この周波数は指示さ
れた処理の程度に応じて他の周波数に設定するようにし
ても良い。

次に、第１図における可変分周回路４の一具体例を第４
図に示す。

第４図において、21は分周回路であり、入力クロツク信
号g20を1/2,1/4,1/8,1/16分周し出力する。22は選択回
路であり、入力された４種類のクロツク信号から、SELE
CT信号で指定された信号を選択し出力する。23,24はク
ラツチ回路であり、信号g4,g5を保持し、前述のSELECT
信号として選択回路22に出力する。25はANDゲートであ
り、ラツチ回路23,24がデータを固定するタイミングを
与える。

以下、第４図に示した可変分周回路の動作を説明する。

ANDゲート25によりラツチ回路23,24は、分周回路21の出
力が全てHighレベルとなつた時点の信号g4,g5を保持す
る。このため、選択回路22において、SELECT信号が変化
する時点では入力される全てのクロツク信号は常にHigh
レベルとなる。

従つて、動作クロツクg3としては、CPUの誤動作の原因
となる幅の短かいパルスは出力されない。また、信号g
4,g5は前記したタイミング以外ではラツチ回路23,24に
保持されないため、第２図の説明で述べた様に信号g4,g
5の変化に対し、動作クロツクg3の周波数の変化が遅れ
ることになる。

さて次に、CPU2に関する動作であるが、この動作は前述
のCPU1に関する動作と同一であり、CPU1がデータを信号
g1として出力すると、データ検出回路12、ORゲート10,1
1の働きにより可変分周回路９から出力されるCPU2の動
作クロツクg14は最高周波数に設定される。

以上述べた様に、本実施例では、一方のCPUがデータを
出力すると、それを検出してデータを受信する側のCPU
の動作クロツクが最高周波数に設定されるので、そのCP
Uが例え低速動作中であつたとしても、送られて来たデ
ータに対する応答処理を高速に処理できるという効果が
ある。さらに、本実施例では各々のCPUに対し可変分周
回路を備えていることから、各々のCPU独立で最適動作
周波数を設定できるという効果がある。

尚、本実施例では、前述した様に、データ検出回路７及
び12として、単安定マルチバイブレータを用い、非同期
データに付加されたスタートビツトを検出するようにし
ているが、他の方法として、非同期データが１語送られ
て来たことを検出するようにしても良い。例えば、デー
タ検出回路７及び12として、非同期データを１語受信す
る外部端子にデータレデイー信号が出力される様な周辺
LSI（Intel 8251等）を用い、このデータレデイー信号
を前述の検出信号g8とすることにより実現できる。

この様にした場合には、データの受信中はCPUの動作ク
ロツクの周波数は変化せず、データの受信終了直後、つ
まり受信データを解析する直前から、動作クロツクの周
波数が高くなるため、動作クロツクの周波数の高い期間
が短かくなり、消費電力をより低減できるという効果が
ある。

さらにまた、データ検出回路７及び12に、受信データが
特定コード（例えば、bit7がHigh）であるか否かを判定
する判定回路を付加するようにしても良い。

この様にした場合には、高速応答が必要なデータを受信
した時のみ、動作クロツクの周波数が高くなることか
ら、さらに消費電力を低減することができる。

さて、以上述べた第１の実施例では各CPUそれぞれに可
変分周回路を備えていたが、以下に述べる第２の実施例
の如く、複数のCPUに対し単一の可変分周回路を備える
構成としても良い。

以下、本発明の第２の実施例について第５図，第６図を
用いて説明する。

第５図は本発明の第２の実施例を示すブロツク図、第６
図は第５図における要部信号の動作タイミングを示すタ
イミングチヤート、である。

第５図において、第１図に示した第１の実施例と同一構
成部品には同一番号を付している。その他、30はANDゲ
ートである。

本実施例では、CPU1,CPU2の動作クロツクが、信号g3と
して共に可変分周回路４から供給されている。さらに可
変分周回路４の分周比はCPU1のポート出力信号g6,g7に
より、ORゲート5,6を通して制御できる様に構成してい
る。また、データ検出回路７には、ANDゲート30を通し
て、リセツト信号g22と、CPU2からCUP1への通信データ
としての通信g2と、を入力している。

以下、本実施例の動作を第６図のタイミングチヤートを
併用して説明する。

本実施例では、CPU1,CPU2共に同一の動作クロツクg3を
入力しているので、CPU1から、CPU2の動作クロツクの周
波数を自由に設定できる。従つて、CPU1からCPU2にデー
タを送る場合、動作クロツクを適切な周波数に設定すれ
ばCPU2の応答が遅くなるということは無い。

次に、CPU2からCPU1への処理要求が生じた場合を考え
る。

第６図において、CPU2からの処理要求が生じる以前（Ａ
点以前）は、動作クロツクg3は最低の500kHzに設定され
ていたとする。そこで、CPU2からデータが信号g2として
CPU1に送られると、このデータの発生をデータ検出回路
７が検出し、検出信号g8を出力する。この結果、信号g
4,g5共にHighとなり、CPU1,2の動作クロツクg3はＡ点の
時点において、最高の4MHzとなる。

続いて、Ｂ点の時点でデータが終了すると、CPU1は受信
データを解析するために、Ｃ点の時点で信号g6,g7をHig
hとして、動作クロツクを4MHzに設定する。そこで、Ｄ
点の時点で検出信号g8がLowとなるが、既に信号g6,g7が
Highのため、動作クロツクg3の周波数は変化せず、CPU1
は最高速度でデータの解析処理を実行することができ
る。

続いて、Ｅ点の時点で、CPU1はデータ解析処理を処理
し、受信したデータによつて指示された処理を、動作ク
ロツクg3を2MHzに設定して実行する。

以上、説明した動作例ではCPU2からのデータに応じてCP
U1が処理を実行する場合について述べたが、上記データ
は、CPU2が動作クロツクの周波数を指定する内容であつ
ても良い。例えば、外部からの信号等に応じCPU2が処理
を行う時に、CPU2からCPU1へ動作クロツクの変更要求を
送出することが考えられる。

この場合、本実施例ではCPU2からCPU1へ送出したクロツ
ク変更要求データをデータ検出回路７が検出し、一旦動
作クロツクを最高周波数に設定するため、CPU2は処理を
最高速度で実行することができるという効果がある。

ところで本実施例では、第５図に示す様に、リセツト信
号g22をANDゲート30を通じてデータ検出回路７に入力し
ている。これは、リセツト信号g22が入力された時にCPU
の動作クロツクg3の周波数を固定するための付加回路で
ある。

第６図において、Ｆ点の時点でリセツト信号g22がLowに
なると、CPU1,CPU2はリセツトされて、CPU1のポートが
入力状態あるいは高インピーダンス状態となる。このた
め、信号g6,g7は不確定状態となる。

一方、リセツト信号g22はANDゲート30を通じてデータ検
出回路７に入力されているので、データ検出回路７がこ
れを検出して検出信号g8を出力し、信号g4,g5をHighに
固定する。この結果、リセツト中でも動作クロツクg3は
不安定とならず最高周波数に固定される。

以上、述べた様に、本実施例特有の効果として、リセツ
ト信号g22が入力された場合、動作クロツクg3の周波数
が4MHzに固定されたことから、CPUのポート出力が高イ
ンピーダンス状態となつても、安定した動作クロツクが
得られるという効果がある。

もちろん、本実施例においても、第１の実施例同様、一
方のCPUからの要求に即応して動作クロツクを最高周波
数に設定することができるので、例え、CPUが低速動作
中であつても、送られて来たデータに対し高速応答がで
きるという効果がある。

さらにまた、本実施例では２個のCPUに対し１個の可変
分周回路で構成できるのでハードウエアの規模を小さく
できるという効果がある。

さて、以上述べた実施例ではCPU間の通信デタを検出し
て動作クロツクを変更するようにしていたが、以下に述
べる第３の実施例の如く、複数のCPUからの要求により
動作クロツクを設定するようにしても良い。

第７図は本発明の第３の実施例を示すブロツク図であ
る。

第７図において、第５図に示した第２の実施例と同一回
路には同一符号を付している。その他、13はCPU1からの
信号g6,g7とCPU2からの信号g10,g11とを比較して、動作
クロツクの周波数をより高く設定する方の信号を出力す
る比較回路である。14はリセツト信号g22を検出して検
出信号g8を出力する単安定マルチバイブレータである。
尚、本実施例においても可変分周回路４の出力g3はCPU1
およびCPU2の両方に動作クロツクとして供給している。

以下、本実施例の動作を説明する。

CPU1およびCPU2は、動作クロツクg3を設定する信号g6,g
7および信号g10,g11を出力する。比較回路13は信号g6,g
7と信号g10,g11を比較し、高い動作クロツク周波数を要
求している方の信号を出力する。この出力を基に可変分
周回路４は分周比を設定してCPUの動作クロツクg3を出
力する。このため、動作クロツクg3はCPU1,2が要求する
周波数の内、常に高い方の周波数に設定されることにな
る。

例えば、CPU1,2共に休止中で、共に動作クロツクを最低
周波数に設定している状態では、動作クロツクg3は最低
周波数になる。この状態でCPU1からの信号g7がHighレベ
ルとなると比較回路13の出力g23もHighレベルとなる。
この結果、動作クロツクg3の周波数は1MHzに設定され
る。この後、CPU2から動作クロツクg3を2MHzとする要求
が出力され、信号g10がHigh,信号g11がLowレベルとなる
と、比較回路13は信号g6,g7と信号g10,g11とを比較し、
2MHzを要求している信号g10,g11を出力する。この結
果、CPUの動作クロツクg3は2MHzとなる。

さらに、リセツト信号g22が入力されると単安定マルチ
バイブレータ14がこれを検出し、信号g8をHighレベルと
するので、リセツト中はCPUの動作クロツクg3は4MHzに
固定される。この動作は第２の実施例と同様である。

以上述べた様に、本実施例では、CPU1,CPU2から出力さ
れる動作クロツク周波数の設定要求を比較回路13によつ
て比較して、常に高い方の周波数に設定されるため、処
理に必要な動作速度を常に確保できるという効果があ
る。さらに、一方のCPUからのデータを送出する場合に
おいても、動作クロツクg3の周波数の設定を最高周波数
にしてからデータを送出することにより、データを受信
するCPUは受信したデータに対し最高速度で処理できる
という効果がある。

〔発明の効果〕

以上述べたように、本発明によれば、複数のマイクロプ
ロセツサを使用したシステムにおいて、或るマイクロプ
ロセツサに対し他のマイクロプロセツサ等から処理要求
が発生した場合、前記第２の分周比設定信号によつて、
該マイクロプロセツサの動作クロツクの周波数を例えば
最高周波数に設定するようにすれば、該マイクロプロセ
ツサはその要求に応じた処理を高速に実行することがで
きる。また、それ以外の場合には、前記第１または第２
の分周比設定信号によつて、該マイクロプロセツサの動
作クロツクの周波数を必要な限り低く設定しておけば、
該マイクロプロセツサにおける消費電力は少なくて済
む。

しかも、複数のマイクロプロセッサの各々は対等であ
り、マスタとスレーブの関係にはないので、お互いに相
手の処理量を把握する必要がないから、その動作プログ
ラムも複雑にならずに済むという利点もある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロツク図、第２
図及び第３図はそれぞれ第１図における要部信号の動作
タイミングを示すタイミングチヤート、第４図は第１図
における可変分周回路の一具体例を示す回路図、第５図
は本発明の第２の実施例を示すブロツク図、第６図は第
５図における要部信号の動作タイミングを示すタイミン
グチヤート、第７図は本発明の第３の実施例を示すブロ
ツク図、である。符号の説明 1,2……CPU、3,8……発振回路、4,9……可変分周回路、
5,6,10,11……ORゲート、7,12……データ検出回路、13
……比較回路、14……単安定マルチバイブレータ、30…
…ANDゲート。

Claims

【特許請求の範囲】

【請求項１】相互にデータをやりとりする、互いに対等
な複数のマイクロプロセッサから構成されるシステムに
おいて、基準クロックを発生するクロック発生手段と、該基準ク
ロックを分周して、前記複数のマイクロプロセッサのう
ち少なくとも第１のマイクロプロセッサの動作基準とな
る動作クロックを出力し、その分周比が可変である可変
分周手段と、前記第１のマイクロプロセッサから自プロ
セッサの処理状態に応じて出力される第１の分周比設定
信号と、該第１のマイクロプロセッサ以外から、前記複
数のマイクロプロセッサ間のデータのやりとりに関連し
て出力される第２の分周比設定信号と、を入力し、両者
のうち一方を選択して、その分周比設定信号により前記
可変分周手段の分周比を設定する分周比設定手段と、を
具備し、かつ該分周比設定手段は、前記第１及び第２の分周比設
定信号のうち、前記可変分周手段から出力される前記動
作クロックの周波数がより高くなる方の分周比設定信号
を選択して分周比設定を行う手段から成ることを特徴と
するマイクロプロセッサの動作クロック発生装置。
【請求項２】特許請求の範囲第１項に記載の動作クロッ
ク発生装置において、前記第２の分周比設定信号は、前
記第１のマイクロプロセッサとは異なる第２のマイクロ
プロセッサから該第１のマイクロプロセッサへ送出され
るデータ信号を検出する検出手段が該データ信号を検出
した際に出力する検出信号から成り、且つ、該第２の分
周比設定信号によって設定される分周比は、前記動作ク
ロックの周波数が設定可能な最高周波数となるような分
周比であることを特徴とするマイクロプロセッサの動作
クロック発生装置。
【請求項３】特許請求の範囲第１項に記載の動作クロッ
ク発生装置において、前記第２の分周比設定信号は、前
記第１のマイクロプロセッサとは異なる第２のマイクロ
プロセッサから出力されることを特徴とするマイクロプ
ロセッサの動作クロック発生装置。