JPH0691086B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691086B2 JPH0691086B2 JP59124941A JP12494184A JPH0691086B2 JP H0691086 B2 JPH0691086 B2 JP H0691086B2 JP 59124941 A JP59124941 A JP 59124941A JP 12494184 A JP12494184 A JP 12494184A JP H0691086 B2 JPH0691086 B2 JP H0691086B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- opening
- openings
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものであって、
高密度LSIにおける多層配線を形成するのに用いて最適
なものである。
高密度LSIにおける多層配線を形成するのに用いて最適
なものである。
背景技術とその問題点 LSIにおける多層配線は、従来例えば次のような方法に
より形成されていた。即ち、第１図に示すように、シリ
コン基板１の表面に形成されているSiO2膜２上に第１層
のAl配線３を形成し、次いでこの第１層のAl配線３を被
覆するように、層間絶縁膜としてのPSG膜４を形成した
後、このPSG膜４の所定部分をエッチング除去して開口4
a（コンタクト・ホール）を形成する。なお開口4aの上
端にはテーパ4bを形成しておく。次に全面にAl膜を被着
形成し、次いでこのAl膜をパターンニングすることによ
り、上記開口4aを通じて第１層のAl配線３と接続されて
いる第２層のAl配線５を形成する。このようにして、Al
配線３とAl配線５とから成る２層配線が形成される。
より形成されていた。即ち、第１図に示すように、シリ
コン基板１の表面に形成されているSiO2膜２上に第１層
のAl配線３を形成し、次いでこの第１層のAl配線３を被
覆するように、層間絶縁膜としてのPSG膜４を形成した
後、このPSG膜４の所定部分をエッチング除去して開口4
a（コンタクト・ホール）を形成する。なお開口4aの上
端にはテーパ4bを形成しておく。次に全面にAl膜を被着
形成し、次いでこのAl膜をパターンニングすることによ
り、上記開口4aを通じて第１層のAl配線３と接続されて
いる第２層のAl配線５を形成する。このようにして、Al
配線３とAl配線５とから成る２層配線が形成される。
ところが、LSIの高密度化に伴って素子が微細化された
結果、次のような問題が生じている。即ち、素子の微細
化は、LSIの動作速度の低下防止、１個のトランジスタ
の取扱い電荷量の減少防止、駆動電圧を5Vに固定するこ
と等の理由により縦方向（厚さまたは深さ方向）のスケ
ーリングには限界があるため、主に横方向（平面上）の
スケーリングによって行われている。しかしながら、こ
のように横方向のスケーリングが行われると、上述の第
１図に示す開口4aの径ｄに対するその深さｈの比h/d、
即ちいわゆるアスペクト比（aspect ratio）が大きくな
り、この結果、開口4aの近傍において第２層のAl配線５
のステップ・カバレッジ（atep coverage）が悪化してA
l配線５の断線等が生じやすい。これを防止するため
に、従来は開口4aの上端に第１図に示すようにテーパ4b
を形成することにより、開口4aの近傍でのAl配線５のス
テップ・カバレッジを改善させていた。しかし、このよ
うな方法では、第１に、アスペクト比が大きくなった場
合（特に0.5以上の場合）、Al配線５のステップ・カバ
レッジが第２図に示すように悪くなるので、Al配線５の
断線を避けるのが難しい。また第２に、開口4aにテーパ
4bを形成することによって良好なステップ・カバレッジ
を得ようとする場合には、第３図に示すように、テーパ
4bの横方向及び縦方向の寸法ｔ、ｔ′を開口4aの径ｄ及
び深さｈに対して大きくしなければならないので、LSI
の高密度化に適さない。第３に、第４図に示すようにPS
G膜４の厚さが互いに異なる領域にそれぞれAl配線3a,3b
に達する開口4c,4dをエッチングにより同時に形成する
場合、深さが小さい方の開口4dの径がテーパ4bを形成し
ない場合に比べてかなり大きくなってしまう。
結果、次のような問題が生じている。即ち、素子の微細
化は、LSIの動作速度の低下防止、１個のトランジスタ
の取扱い電荷量の減少防止、駆動電圧を5Vに固定するこ
と等の理由により縦方向（厚さまたは深さ方向）のスケ
ーリングには限界があるため、主に横方向（平面上）の
スケーリングによって行われている。しかしながら、こ
のように横方向のスケーリングが行われると、上述の第
１図に示す開口4aの径ｄに対するその深さｈの比h/d、
即ちいわゆるアスペクト比（aspect ratio）が大きくな
り、この結果、開口4aの近傍において第２層のAl配線５
のステップ・カバレッジ（atep coverage）が悪化してA
l配線５の断線等が生じやすい。これを防止するため
に、従来は開口4aの上端に第１図に示すようにテーパ4b
を形成することにより、開口4aの近傍でのAl配線５のス
テップ・カバレッジを改善させていた。しかし、このよ
うな方法では、第１に、アスペクト比が大きくなった場
合（特に0.5以上の場合）、Al配線５のステップ・カバ
レッジが第２図に示すように悪くなるので、Al配線５の
断線を避けるのが難しい。また第２に、開口4aにテーパ
4bを形成することによって良好なステップ・カバレッジ
を得ようとする場合には、第３図に示すように、テーパ
4bの横方向及び縦方向の寸法ｔ、ｔ′を開口4aの径ｄ及
び深さｈに対して大きくしなければならないので、LSI
の高密度化に適さない。第３に、第４図に示すようにPS
G膜４の厚さが互いに異なる領域にそれぞれAl配線3a,3b
に達する開口4c,4dをエッチングにより同時に形成する
場合、深さが小さい方の開口4dの径がテーパ4bを形成し
ない場合に比べてかなり大きくなってしまう。
なお例えば回路基板等の分野において上述と同様な問題
を解決するための技術として、特開昭55-86198号公報に
は液状導電材を用いたコンタクト・ホールの接続方法
が、また特開昭55-108103号公報及び特開昭56-134404号
公報にはガリウムを主体とした液状導電材がそれぞれ開
示されている。
を解決するための技術として、特開昭55-86198号公報に
は液状導電材を用いたコンタクト・ホールの接続方法
が、また特開昭55-108103号公報及び特開昭56-134404号
公報にはガリウムを主体とした液状導電材がそれぞれ開
示されている。
発明の目的 本発明は、上述の問題にかんがみ、多層配線を形成する
ための従来の半導体装置の製造方法が有する上述のよう
な欠点を是正した半導体装置の製造方法を提供すること
を目的とする。
ための従来の半導体装置の製造方法が有する上述のよう
な欠点を是正した半導体装置の製造方法を提供すること
を目的とする。
発明の概要 本発明に係る半導体装置の製造方法は、第１の絶縁膜上
に第１の配線を形成する工程と、上記第１の配線及び上
記第１の絶縁膜を被覆する第２の絶縁膜を形成する工程
と、上記第１の配線に達する開口を上記第２の絶縁膜に
形成する工程と、少なくとも上記開口を埋めるように、
流動性を有する導電性物質を形成する工程と、流動性を
有する上記導電性物質を固化させる工程と、固化された
上記導電性物質と接続されている第２の配線を、上記固
化の後に上記第２の絶縁膜上に形成する工程とをそれぞ
れ具備している。このようにすることによって、第２の
絶縁膜の開口のアスペクト比が大きい場合においても、
開口の近傍において配線の断線を生ずることなく第２の
配線を形成することができる。
に第１の配線を形成する工程と、上記第１の配線及び上
記第１の絶縁膜を被覆する第２の絶縁膜を形成する工程
と、上記第１の配線に達する開口を上記第２の絶縁膜に
形成する工程と、少なくとも上記開口を埋めるように、
流動性を有する導電性物質を形成する工程と、流動性を
有する上記導電性物質を固化させる工程と、固化された
上記導電性物質と接続されている第２の配線を、上記固
化の後に上記第２の絶縁膜上に形成する工程とをそれぞ
れ具備している。このようにすることによって、第２の
絶縁膜の開口のアスペクト比が大きい場合においても、
開口の近傍において配線の断線を生ずることなく第２の
配線を形成することができる。
実施例 以下本発明に係る半導体装置の製造方法の一実施例につ
き図面を参照しながら説明する。
き図面を参照しながら説明する。
第5A図に示すように、第４図と同様にシリコン基板１の
表面にSiO2膜２（第１層の絶縁膜）を形成する。なおこ
のSiO2膜２のうちの膜厚の大きい部分及び膜厚の小さい
部分がそれぞれフィールド酸化膜2a及び例えばゲート酸
化膜2bを構成し、これらのフィールド酸化膜2aとゲート
酸化膜2bとの間に段差2cが形成されている。次にSiO2膜
２上に例えばスパッタ法によりAl膜を被着形成し、次い
でこのAl膜の所定部分をエッチング除去して第１層のAl
配線3a,3bを形成する。次に例えばCVD法により全面にPS
G膜４を被着形成し、次いで公知の平坦化プロセスによ
りPSG膜４の表面を第5A図に示すように平坦化する。こ
の後、反応性イオンエッチング（RIE）によりPSG膜４の
所定部分をエッチング除去して、Al配線3a,3bに達する
開口4c,4dを形成する。なおPSG膜４の表面が上述のよう
に平坦化された結果、開口4c,4dの深さは互いに異な
り、開口4cの方が開口4dよりも深くなっている。またシ
リコン基板１内には所定の拡散層（例えばMOS LSIにお
いてはソース領域及びドレイン領域等）が形成されてい
るが、第5A図においてはそれらの図示を省略した（以下
同様）。
表面にSiO2膜２（第１層の絶縁膜）を形成する。なおこ
のSiO2膜２のうちの膜厚の大きい部分及び膜厚の小さい
部分がそれぞれフィールド酸化膜2a及び例えばゲート酸
化膜2bを構成し、これらのフィールド酸化膜2aとゲート
酸化膜2bとの間に段差2cが形成されている。次にSiO2膜
２上に例えばスパッタ法によりAl膜を被着形成し、次い
でこのAl膜の所定部分をエッチング除去して第１層のAl
配線3a,3bを形成する。次に例えばCVD法により全面にPS
G膜４を被着形成し、次いで公知の平坦化プロセスによ
りPSG膜４の表面を第5A図に示すように平坦化する。こ
の後、反応性イオンエッチング（RIE）によりPSG膜４の
所定部分をエッチング除去して、Al配線3a,3bに達する
開口4c,4dを形成する。なおPSG膜４の表面が上述のよう
に平坦化された結果、開口4c,4dの深さは互いに異な
り、開口4cの方が開口4dよりも深くなっている。またシ
リコン基板１内には所定の拡散層（例えばMOS LSIにお
いてはソース領域及びドレイン領域等）が形成されてい
るが、第5A図においてはそれらの図示を省略した（以下
同様）。
次に第5B図に示すように、例えば粒径が約300ÅのAg粉
末が混合されているアルコール等の有機溶剤（導電性物
質）をスプレー（霧状またはシャワー状）法等により全
面に塗布し、次いでベーキング等の熱処理を行って上記
有機溶剤を蒸発させる。この結果、第5C図に示すよう
に、上記開口4c,4dの内部及び上記PSG膜４上に上記Ag粉
末が堆積する。このようにして、PSG膜４の開口4c,4dが
Ag粉末によって埋められる。なお上記Ag粉末から成る膜
を以下においては導電膜10と称する。
末が混合されているアルコール等の有機溶剤（導電性物
質）をスプレー（霧状またはシャワー状）法等により全
面に塗布し、次いでベーキング等の熱処理を行って上記
有機溶剤を蒸発させる。この結果、第5C図に示すよう
に、上記開口4c,4dの内部及び上記PSG膜４上に上記Ag粉
末が堆積する。このようにして、PSG膜４の開口4c,4dが
Ag粉末によって埋められる。なお上記Ag粉末から成る膜
を以下においては導電膜10と称する。
次に第5D図に示すように、スパッタ法（または真空蒸着
法）によりAl膜11（またはAl-Si合金膜等）を全面に被
着形成し、次いでこのAl膜11上にフォトレジスト12を塗
布した後、このフォトレジスト12をパターンニングして
所定形状のフォトレジスト12a,12bを形成する。次にこ
れらのフォトレジスト12a,12bをマスクとして例えば既
述と同様なRIEにより上記Al膜11及び導電膜10を順次エ
ッチングすることにより、Al膜11a,11bと、Ag粉末から
成る導電膜10a,10bとから成る２層構造の配線14a,14bを
形成する。この後、フォトレジスト12a,12bを除去し
て、Al配線3a,3bと配線14a,14bとの２層配線構造の半導
体装置を完成させる。
法）によりAl膜11（またはAl-Si合金膜等）を全面に被
着形成し、次いでこのAl膜11上にフォトレジスト12を塗
布した後、このフォトレジスト12をパターンニングして
所定形状のフォトレジスト12a,12bを形成する。次にこ
れらのフォトレジスト12a,12bをマスクとして例えば既
述と同様なRIEにより上記Al膜11及び導電膜10を順次エ
ッチングすることにより、Al膜11a,11bと、Ag粉末から
成る導電膜10a,10bとから成る２層構造の配線14a,14bを
形成する。この後、フォトレジスト12a,12bを除去し
て、Al配線3a,3bと配線14a,14bとの２層配線構造の半導
体装置を完成させる。
上述の実施例によれば、第5B図に示す工程において、Ag
粉末が混合されている有機溶剤を全面に塗布し、次いで
熱処理を行って有機溶剤を蒸発させることによりAg粉末
から成る導電膜10を形成しているので、次のような利点
がある。即ち、PSG膜４の開口4c,4dは共に導電膜10で完
全に埋められているため、これらの開口4c,4dのアスペ
クト比が例えば0.5以上であっても、これらの開口4c,4d
の近傍においてAl膜11a,11bのステップ・カバレッジが
悪くなってAl膜11a,11b、従って配線14a,14bが断線を生
じることがない。またAl膜11a,11bのうちの開口4c,4dに
対応する部分に凹部が生じないため、多層配線を形成す
る上で有利である。同様に、配線の断線を防止するため
に、従来のように開口4c,4dの上端にテーパを設ける必
要がないので、製造工程が比較的簡単であるという利点
もある。
粉末が混合されている有機溶剤を全面に塗布し、次いで
熱処理を行って有機溶剤を蒸発させることによりAg粉末
から成る導電膜10を形成しているので、次のような利点
がある。即ち、PSG膜４の開口4c,4dは共に導電膜10で完
全に埋められているため、これらの開口4c,4dのアスペ
クト比が例えば0.5以上であっても、これらの開口4c,4d
の近傍においてAl膜11a,11bのステップ・カバレッジが
悪くなってAl膜11a,11b、従って配線14a,14bが断線を生
じることがない。またAl膜11a,11bのうちの開口4c,4dに
対応する部分に凹部が生じないため、多層配線を形成す
る上で有利である。同様に、配線の断線を防止するため
に、従来のように開口4c,4dの上端にテーパを設ける必
要がないので、製造工程が比較的簡単であるという利点
もある。
さらに、上述のように開口4c,4dにテーパを設ける必要
がないので、これらの開口4c,4dの深さが互いに異なる
にもかかわらず、第４図に関連して述べたように深さの
小さい方の開口4dの径がテーパを形成するためのエッチ
ングにより、開口4cの径に比べて大きくなるという問題
を解決することができる。従って、上述の実施例と同様
な工程を繰り返すことにより、２層以上の多層配線を形
成することが可能である。
がないので、これらの開口4c,4dの深さが互いに異なる
にもかかわらず、第４図に関連して述べたように深さの
小さい方の開口4dの径がテーパを形成するためのエッチ
ングにより、開口4cの径に比べて大きくなるという問題
を解決することができる。従って、上述の実施例と同様
な工程を繰り返すことにより、２層以上の多層配線を形
成することが可能である。
また上述の実施例によれば、開口4c,4dにテーパを形成
しないでも開口4c,4dの近傍においてAl膜11a,11bの断線
を生ずることがないので、これらの開口4c,4dの間隔を
小さくすることができ、このためLSIを高密度化する上
で極めて有利である。
しないでも開口4c,4dの近傍においてAl膜11a,11bの断線
を生ずることがないので、これらの開口4c,4dの間隔を
小さくすることができ、このためLSIを高密度化する上
で極めて有利である。
本発明は上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においては、流動性を有する導電性物
質として、Ag粉末が混合された有機溶剤を用いたが、有
機溶剤の代わりにエポキシ樹脂等の流動性を有する有機
接着剤等を用いてもよく、またAg粉末の代わりに、Al、
Ｃ、Cu等の金属の粉末を１種または複数種同時に混合さ
せた有機溶剤または有機接着剤等を用いてもよい。なお
例えば金属粉末が混合された有機接着剤を用いた場合、
塗布時においては絶縁物であったとしても、その後に熱
処理を行ったりレーザビーム等により塗布膜に局所的に
エネルギーを与えたりすることによって導電性を付与す
ることができる。さらに、流動性を有する導電性物質と
しては、加熱等の処理を行って軟化させた金属等を用い
ることも可能である。
明の技術的思想に基づく種々の変形が可能である。例え
ば、上述の実施例においては、流動性を有する導電性物
質として、Ag粉末が混合された有機溶剤を用いたが、有
機溶剤の代わりにエポキシ樹脂等の流動性を有する有機
接着剤等を用いてもよく、またAg粉末の代わりに、Al、
Ｃ、Cu等の金属の粉末を１種または複数種同時に混合さ
せた有機溶剤または有機接着剤等を用いてもよい。なお
例えば金属粉末が混合された有機接着剤を用いた場合、
塗布時においては絶縁物であったとしても、その後に熱
処理を行ったりレーザビーム等により塗布膜に局所的に
エネルギーを与えたりすることによって導電性を付与す
ることができる。さらに、流動性を有する導電性物質と
しては、加熱等の処理を行って軟化させた金属等を用い
ることも可能である。
なお上述の実施例において用いる導電性物質は、LSIの
配線材料として用いられるAl、Mo、Ti、Ｗ、Pt、Au等の
金属、これらの金属の合金、これらの金属とシリコンと
の化合物（金属ケイ化物）及びシリコン等との接触抵抗
が数百Ω〜数ＫΩ（面積抵抗率で表して10-4〜10-5Ωcm
2）以下であると共に、下地材料に対してオーミック接
触となるのが好ましい。なお接触抵抗を減少させたりオ
ーミック接触させたりするために必要に応じて加熱処理
を行ってもよい。また上記導電性物質は上述のような種
々の配線材料や、LSIにおいて用いられるSiO2、Si3N4、
有機絶縁物等の絶縁物との密着性が高いことが好まし
い。なお密着性の向上のために必要に応じて加熱処理を
してもよい。さらに上記導電性物質は、常温または上記
加熱処理に用いる程度の温度で配線材料、半導体及び絶
縁膜等と著しい化学反応を起こしたり、配線の断線及び
絶縁破壊等を生じないのが好ましい。
配線材料として用いられるAl、Mo、Ti、Ｗ、Pt、Au等の
金属、これらの金属の合金、これらの金属とシリコンと
の化合物（金属ケイ化物）及びシリコン等との接触抵抗
が数百Ω〜数ＫΩ（面積抵抗率で表して10-4〜10-5Ωcm
2）以下であると共に、下地材料に対してオーミック接
触となるのが好ましい。なお接触抵抗を減少させたりオ
ーミック接触させたりするために必要に応じて加熱処理
を行ってもよい。また上記導電性物質は上述のような種
々の配線材料や、LSIにおいて用いられるSiO2、Si3N4、
有機絶縁物等の絶縁物との密着性が高いことが好まし
い。なお密着性の向上のために必要に応じて加熱処理を
してもよい。さらに上記導電性物質は、常温または上記
加熱処理に用いる程度の温度で配線材料、半導体及び絶
縁膜等と著しい化学反応を起こしたり、配線の断線及び
絶縁破壊等を生じないのが好ましい。
また上述の実施例においては、Ag粉末が混合された有機
溶剤をスプレー法により塗布したが、必要に応じてスピ
ン・コート法等の他の方法を用いることも可能である。
溶剤をスプレー法により塗布したが、必要に応じてスピ
ン・コート法等の他の方法を用いることも可能である。
さらに上述の実施例においては、第5C図に示すように導
電膜10を全面に形成し、次いでAl膜11を形成したが、次
のようにしてもよい。即ち、導電膜10を形成後、RIEに
よりこの導電膜10をエッチングして第6A図に示す状態と
した後、第6B図に示すように、第5D図と同様にAl膜11及
びフォトレジスト12a,12bを形成し、次いで第6C図に示
すようにフォトレジスト12a,12bをマスクとしてAl膜11
をRIEによりエッチングして第２層のAl配線5a,5bを形成
してもよい。
電膜10を全面に形成し、次いでAl膜11を形成したが、次
のようにしてもよい。即ち、導電膜10を形成後、RIEに
よりこの導電膜10をエッチングして第6A図に示す状態と
した後、第6B図に示すように、第5D図と同様にAl膜11及
びフォトレジスト12a,12bを形成し、次いで第6C図に示
すようにフォトレジスト12a,12bをマスクとしてAl膜11
をRIEによりエッチングして第２層のAl配線5a,5bを形成
してもよい。
また上述の実施例においては、PSG膜４の開口4c,4dの内
部全体に亘って導電性物質を形成したが、例えば第７図
に示すように、開口4c,4dの底部にのみ導電性物質を形
成しても、これらの開口4c,4bの深さが実効的に減少す
る結果アスペクト比が小さくなるので、上述の実施例と
同様に開口4c,4dの近傍における配線14a,14b（図示せ
ず）の断線を防止することができる。
部全体に亘って導電性物質を形成したが、例えば第７図
に示すように、開口4c,4dの底部にのみ導電性物質を形
成しても、これらの開口4c,4bの深さが実効的に減少す
る結果アスペクト比が小さくなるので、上述の実施例と
同様に開口4c,4dの近傍における配線14a,14b（図示せ
ず）の断線を防止することができる。
なお上述の実施例においては、第5A図に示す工程におい
てPSG膜４の表面を平坦化したが、この平坦化は必ずし
も必要ではなく、必要に応じて省略可能である。
てPSG膜４の表面を平坦化したが、この平坦化は必ずし
も必要ではなく、必要に応じて省略可能である。
ところで、以上の実施例及び変形例の何れにおいても、
導電膜10を形成した後にAl膜11を形成しているが、これ
らの順序を逆にして、Al膜11を形成した後に導電膜10を
形成しようとすると、第２図に示した様に、開口4aのア
スペクト比が高くてAl配線５に庇状の部分が形成された
状態で有機溶剤等を塗布することになる場合があり、有
機溶剤等であっても開口4aを完全には埋めることができ
ないおそれがある。従って、Al膜11を形成した後に導電
膜10を形成するという方法を採用することはできない。
導電膜10を形成した後にAl膜11を形成しているが、これ
らの順序を逆にして、Al膜11を形成した後に導電膜10を
形成しようとすると、第２図に示した様に、開口4aのア
スペクト比が高くてAl配線５に庇状の部分が形成された
状態で有機溶剤等を塗布することになる場合があり、有
機溶剤等であっても開口4aを完全には埋めることができ
ないおそれがある。従って、Al膜11を形成した後に導電
膜10を形成するという方法を採用することはできない。
発明の効果 本発明に係る半導体装置の製造方法によれば、特に、少
なくとも第２の絶縁膜の開口を埋めるように、流動性を
有する導電性物質を形成し且つ固化した後に、第２の配
線を形成しているので、開口のアスペクト比が高い場合
においても、上記開口の近傍において配線の断線を生ず
ることなく第２の配線を形成することができる。
なくとも第２の絶縁膜の開口を埋めるように、流動性を
有する導電性物質を形成し且つ固化した後に、第２の配
線を形成しているので、開口のアスペクト比が高い場合
においても、上記開口の近傍において配線の断線を生ず
ることなく第２の配線を形成することができる。
第１図及び第２図は従来の半導体装置における層間絶縁
膜の開口近傍の配線の形状を示す断面図、第３図は従来
の半導体装置における層間絶縁膜の開口の上端に大きな
テーパが形成されている状態を示す断面図、第４図は従
来の半導体装置における層間絶縁膜に互いに深さが異な
る開口が形成されている状態を示す断面図、第5A図〜第
5E図は本発明に係る半導体装置の製造方法の一実施例を
工程順に示す断面図、第6A図〜第6C図は本発明の変形例
を説明するための第5C図〜第5E図と同様な断面図、第７
図は第6A図〜第6C図に示す変形例とは異なる変形例を示
す第5C図と同様な断面図である。 なお図面に用いた符号において、 ２……SiO2膜（第１の絶縁膜） 2c……段差 3,3a,3b……Al配線（第１の配線） ４……PSG膜（第２の絶縁膜） 4a,4c,4d……開口 ５……Al配線 5a,5b……Al配線（第２の配線） 10……導電膜（固化された導電性物質） 11a,11b……Al膜 14a,14b……配線（第２の配線） である。
膜の開口近傍の配線の形状を示す断面図、第３図は従来
の半導体装置における層間絶縁膜の開口の上端に大きな
テーパが形成されている状態を示す断面図、第４図は従
来の半導体装置における層間絶縁膜に互いに深さが異な
る開口が形成されている状態を示す断面図、第5A図〜第
5E図は本発明に係る半導体装置の製造方法の一実施例を
工程順に示す断面図、第6A図〜第6C図は本発明の変形例
を説明するための第5C図〜第5E図と同様な断面図、第７
図は第6A図〜第6C図に示す変形例とは異なる変形例を示
す第5C図と同様な断面図である。 なお図面に用いた符号において、 ２……SiO2膜（第１の絶縁膜） 2c……段差 3,3a,3b……Al配線（第１の配線） ４……PSG膜（第２の絶縁膜） 4a,4c,4d……開口 ５……Al配線 5a,5b……Al配線（第２の配線） 10……導電膜（固化された導電性物質） 11a,11b……Al膜 14a,14b……配線（第２の配線） である。
Claims (1)
- 【請求項１】第１の絶縁膜上に第１の配線を形成する工
程と、 上記第１の配線及び上記第１の絶縁膜を被覆する第２の
絶縁膜を形成する工程と、 上記第１の配線に達する開口を上記第２の絶縁膜に形成
する工程と、 少なくとも上記開口を埋めるように、流動性を有する導
電性物質を形成する工程と、 流動性を有する上記導電性物質を固化させる工程と、 固化された上記導電性物質と接続されている第２の配線
を、上記固化の後に上記第２の絶縁膜上に形成する工程
とをそれぞれ具備することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124941A JPH0691086B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124941A JPH0691086B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS614244A JPS614244A (ja) | 1986-01-10 |
| JPH0691086B2 true JPH0691086B2 (ja) | 1994-11-14 |
Family
ID=14897976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124941A Expired - Lifetime JPH0691086B2 (ja) | 1984-06-18 | 1984-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691086B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6215834A (ja) * | 1985-07-15 | 1987-01-24 | Nec Corp | 多層配線 |
| JPS63146539U (ja) * | 1987-03-17 | 1988-09-27 | ||
| US11370579B2 (en) | 2017-02-07 | 2022-06-28 | Ball Corporation | Tapered metal cup and method of forming the same |
| US10875076B2 (en) | 2017-02-07 | 2020-12-29 | Ball Corporation | Tapered metal cup and method of forming the same |
| USD950318S1 (en) | 2018-05-24 | 2022-05-03 | Ball Corporation | Tapered cup |
| USD906056S1 (en) | 2018-12-05 | 2020-12-29 | Ball Corporation | Tapered cup |
| USD953811S1 (en) | 2020-02-14 | 2022-06-07 | Ball Corporation | Tapered cup |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085514A (ja) * | 1983-10-17 | 1985-05-15 | Toshiba Corp | 半導体装置の製造方法 |
-
1984
- 1984-06-18 JP JP59124941A patent/JPH0691086B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS614244A (ja) | 1986-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324100B2 (en) | Methods of forming conductive vias | |
| EP0312154B1 (en) | A method of forming an interconnection between conductive levels | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JPH09306988A (ja) | 多層配線の形成方法 | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| JP2964230B2 (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| US5693564A (en) | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication | |
| JP3061823B2 (ja) | 集積回路の配線面の間の接触形成方 | |
| US6828680B2 (en) | Integrated circuit configuration using spacers as a diffusion barrier and method of producing such an integrated circuit configuration | |
| JPH0691086B2 (ja) | 半導体装置の製造方法 | |
| EP0564136B1 (en) | Method for planarization of an integrated circuit | |
| JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| US6214742B1 (en) | Post-via tin removal for via resistance improvement | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| KR100252533B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR20030038521A (ko) | 반도체 장치의 제조 방법 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPH077765B2 (ja) | 半導体装置の製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH0461360A (ja) | 半導体装置の多層配線形成方法 | |
| JPS5913345A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |