Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0691107B2 - 自己整合薄膜トランジスタの製造方法 - Google Patents
[go: Go Back, main page]

JPH0691107B2 - 自己整合薄膜トランジスタの製造方法 - Google Patents

自己整合薄膜トランジスタの製造方法

Info

Publication number
JPH0691107B2
JPH0691107B2 JP63203978A JP20397888A JPH0691107B2 JP H0691107 B2 JPH0691107 B2 JP H0691107B2 JP 63203978 A JP63203978 A JP 63203978A JP 20397888 A JP20397888 A JP 20397888A JP H0691107 B2 JPH0691107 B2 JP H0691107B2
Authority
JP
Japan
Prior art keywords
photoresist
stack
glass substrate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63203978A
Other languages
English (en)
Other versions
JPH0290629A (ja
Inventor
ウイリアム・ダイナーン・ヒンスバーグ、サード
ウエブスター・ユージン・ハワード
カールトン・グラント・ウイリソン
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH0290629A publication Critical patent/JPH0290629A/ja
Publication of JPH0691107B2 publication Critical patent/JPH0691107B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は、自己整合型薄膜トランジスタの製法に関す
るものである。この方法は３回のマスク露光しか必要と
せず、自己整合が行なえるという利点を有する。
B.従来技術 米国特許第4599246号明細書には、薄膜トランジスタ・
アレイの製法が開示されている。この方法は、マスキン
グ工程が従来の７回に比して、３回しか必要としない。
しかし、上記特許の方法は、自己整合型ではなく、デュ
アル・トーン・レジストの使用を伴わない点で、この発
明とは異なる。
IEEEエレクトロン・デバイス・レターズ（IEEE Electro
n Device Letters）、Vol.EDL-3、No.7、1982年７月、
p.187に掲載された児玉ら（Kodama et al）の論文に
は、薄膜トランジスタの自己整合法が示されている。こ
の論文の方法は、デュアル・トーン・レジストの使用を
伴わず、やはり明らかにこの発明の方法と異なってい
る。
西独特許出願DE3337315号Al明細書には、デュアル・ト
ーン・レジストの概念が開示されている。しかし、上記
出願では、薄膜トランジスタの製法には全く触れておら
ず、自己整合法についても述べていない。
C.発明が解決しようとする問題点 この発明の目的は、自己整合型薄膜トランジスタの製法
を提供することにある。
D.問題点を解決するための手段 この発明によれば、デュアル・トーン・レジストの使用
により、自己整合した薄膜トランジスタを製造すること
ができる。この発明の方法は、必要な工程を減らせると
いう利点を有する。さらに、最も重要な整合が、たとえ
ば工程ごとのガラスの大きさのわずかな変化等に関係な
く、自動的に行なわれる。この２つの利点は、収率を高
め、整合用ツールの数を減らすことにより、製造原価の
低減に役立つものである。
E.実施例 第１図は、この発明の出発材料、すなわちガラス基板
１、透明電極２、及び金属電極３からなるゲートを示
す。この発明の方法の第１工程で、ゲートを３重層でコ
ーティングすることによりスタックを形成させる。この
３重層は、第２図に示すように、ゲート絶縁体層４、半
導体層５、及び上部絶縁体層６からなる。次にこのスタ
ックを、第３図に７で示すデュアル・トーン・フォトレ
ジストでコーティングする。次の工程で、デュアル・ト
ーン・フォトレジスト７を、３種類の領域、すなわち
（ａ）不透明領域、（ｂ）選択した波長に対して透明な
領域、及び（ｃ）透明領域を有するマスクを介して上部
から露光させる。露光は広帯域紫外線を用いて上部から
行ない、露光に続いて溶剤を用いて現像を行なう。これ
により、第４図に示すような、元のデュアル・トーン・
フォトレジストの両側部分が完全に除去された構造が得
られる。他の部分は、露光された架橋レジスト８として
残り、さらに他の部分は未露光のレジスト９として残
る。次にスタックをガラス基板に達するまでエッチ液で
エッチングして、第５図に示す構造を得る。次に、第５
図の構造を、底面からガラス基板を介して近紫外線で露
光させ、溶剤で現像して第６図に示す構造を得る。第６
図は、未露光のレジスト９が、金属電極の上にある部分
を残して除去されている点が第５図と異なる。さらに、
スタックをエッチング工程にかけて上部の不動態化層を
除去し、（第７図）、最後に金属膜を付着した後、いわ
ゆるリフト・オフ法によってレジスト８、９上の金属を
レジストと共に除去してソース及びドレイン用の電極10
を形成し、第８図に示すような薄膜トランジスタ構造が
得られる。
要約すると、この発明の方法によれば、（１）ガラス基
板、ガラス基板上の透明電極、及び上記の透明電極上の
金属電極からなるゲートを作成し、（２）上記ゲート
に、ゲート絶縁体層、半導体層及び上部絶縁体層からな
る３層構造を付着させてスタックを形成し、（３）上記
の３層構造の上面をデュアル・トーン・フォトレジスト
でコーティングし、（４）上記のフォトレジストを、透
明領域、不透明領域及び選択した波長にのみ透明な領域
を有するマスクを介して、上部から広帯域紫外線で露光
し、（５）溶剤処理によりフォトレジストを現像し、
（６）スタックを、エッチ液を用いてガラス基板に達す
るまでエッチングし、（７）フォトレジストをガラス基
板を介して底部から近紫外線で露光し、（８）フォトレ
ジストを溶剤で現像し、（９）スタック上部の絶縁体層
をエッチングにより除去し、（10）金属膜を付着した後
にリフト・オフ法によってソース及びドレイン用の電極
10を形成することによって、自己整合型薄膜トランジス
タが得られる。
この方法により、下の金属とぴったり合った、または自
己整合された幾何形状の活性層を得ることが可能にな
り、この金属はゲートの透明部分の縁部と整合するの
で、接点がゲート電極に関して制御された重なり（たと
えば３μｍ）を有する。この発明に特有の利点は、この
ようにゲート電極の重なりが制御できることである。
デュアル・トーン・レジストの概念は当技術分野ですで
に報告されている。「デュアル・トーン・レジスト」と
いう表現は、この明細書では、マトリックス樹脂と、少
なくとも２種類の光活性のある添加剤（一種類は放射線
で溶解が促進され、一種類は放射線で溶解が減退する）
を有するレジスト組成物をいう一般的な意味で使用す
る。この発明では、好ましいデュアル・トーン・レジス
ト組成物の１つは、フェノール・ホルムアルデヒド樹脂
のマトリックス樹脂を主成分とするものである。他の適
当なマトリックス樹脂は、ポリ（ｐ−ヒドロキシスチレ
ン）である。有用な促進添加剤には、１−オキソ−２−
ジアゾナフトキノンスルホン酸の４−または５−スルホ
ン酸エステル等のジアゾキノン類がある。活性になると
レジストの溶解を減退させる光活性のある添加剤として
は、ジアジドジフェニルスルホン類、ビス−（アジドベ
ンジリデン）シクロヘキサノン類、アジドカルコン類等
のモノまたはビスアリールアジド類が好ましい。
この発明の好ましい変更態様では、使用する組成物に様
々な波長の紫外線に対して感光性をもたせる。たとえ
ば、活性になるとレジストの溶解を促進させる添加剤と
しては、400〜450nmまでの波長を吸収するジアゾナフト
キノンのスルホン酸エステルを使用することができる。
レジストの溶解を減退させる添加剤としては、320nmを
超える波長を吸収しないモノまたはビスアジド類を使用
することができる。200nmを超える波長をすべて透過さ
せるマスクを、石英基板上に形成することができる。不
透明なマスク・エレメントとしては、すべての活性化波
長に対して不透明なクロムを用いることができる。光学
フィルタ・エレメントとしては、超小型回路の製作に一
般に使用するような、ジアゾナフトキノン−ノボラック
のポジティブ・フォトレジストの皮膜を用いることがで
きるが、これは350nmを超える波長の放射線は透過さ
せ、350nm未満の波長に対しては厚みが３μｍを超える
場合は不透明となる。
この発明の方法に使用するのに好ましい他の材料の例に
ついて下記に説明する。現像用溶媒としては、水酸化ナ
トリウム等の水酸化アルカリのアルカリ性水溶液を用い
ることができる。透明電極は、酸化インジウムスズ製、
金属電極はモリブデン製とするのが好都合である。ゲー
ト絶縁体層としては窒化シリコン、半導体層としては非
晶質のシリコン、上部絶縁体層としては窒化シリコンが
良好な材料である。絶縁体層に有用なエッチ液はリン酸
である。酸化インジウムスズ及びモリブデンに対して有
用なエッチ液は硝酸と塩酸の混合物である。
F.発明の効果 以上述べたように、この発明によれば、デュアル・トー
ン・レジストの使用により、マスク使用回数を少なくで
きるので、マスク位置合わせにおける位置ずれによる寸
法精度の低下を抑えることができ、かつ製造工程の簡素
化が図られた、自己整合された薄膜トランジスタを製造
することができる。
【図面の簡単な説明】
第１図ないし第８図は、この発明の方法によるデバイス
の製造工程中のデバイスの断面図（原寸に比例していな
い）である。 １……ガラス基板、２……透明電極、３……金属電極、
４……ゲート絶縁体層、５……半導体層、６……上部絶
縁体層、７……デュアル・トーン・フォトレジスト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カールトン・グラント・ウイリソン アメリカ合衆国カリフオルニア州サン・ホ セ、ユニバーシテイ・アヴエニユ1982番地

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】（ａ）ガラス基板と、該ガラス基板上の透
    明電極と、該透明電極上の金属電極とを有するゲートを
    用意し、 （ｂ）上記ゲート上に、ゲート絶縁体層と、半導体層
    と、上部絶縁体層とからなる３層構造を付着することに
    よりスタックを形成し、 （ｃ）上記３層構造の上面をデユアル・トーン・フォト
    レジストで被覆し、 （ｄ）上記フォトレジストを、透明領域と、不透明領域
    と、選択された波長に対して透明である領域とを持つマ
    スクを介して、上方から広帯域紫外線光を用いて露光
    し、 （ｅ）上記フォトレジストを溶剤処理により現像し、 （ｆ）上記スタックを、液体エッチング剤で上記ガラス
    基板に達するまでエッチングし、 （ｇ）上記フォトレジストを上記ガラス基板の底面から
    近紫外線光を用いて露光し、 （ｈ）上記フォトレジストを溶剤で現像し、 （ｉ）上記スタックの上記上部絶縁体層をエッチングに
    より除去し、 （ｊ）上記スタック上部に金属を付着した後、リフト・
    オフ法によって上記フォトレジスト上の上記金属を上記
    フォトレジストと共に除去して、ソースおよびドレイン
    用の電極を形成する工程を有する、自己整合薄膜トラン
    ジスタの製造方法。
JP63203978A 1987-10-30 1988-08-18 自己整合薄膜トランジスタの製造方法 Expired - Lifetime JPH0691107B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US115470 1987-10-30
US07/115,470 US4767723A (en) 1987-10-30 1987-10-30 Process for making self-aligning thin film transistors

Publications (2)

Publication Number Publication Date
JPH0290629A JPH0290629A (ja) 1990-03-30
JPH0691107B2 true JPH0691107B2 (ja) 1994-11-14

Family

ID=22361617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63203978A Expired - Lifetime JPH0691107B2 (ja) 1987-10-30 1988-08-18 自己整合薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US4767723A (ja)
EP (1) EP0314344B1 (ja)
JP (1) JPH0691107B2 (ja)
CA (1) CA1278883C (ja)
DE (1) DE3886684T2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
GB8812235D0 (en) * 1988-05-24 1988-06-29 Jones B L Manufacturing electronic devices
US5001083A (en) * 1988-07-12 1991-03-19 Microwave Modules & Devices Inc. Method of priming semiconductor substrate for subsequent photoresist masking and etching
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
US5157470A (en) * 1989-02-27 1992-10-20 Hitachi, Ltd. Thin film transistor, manufacturing method thereof and matrix circuit board and image display device each using the same
JP2814155B2 (ja) * 1990-08-13 1998-10-22 キヤノン株式会社 Ｉｔｏ膜パターンの形成方法および液晶表示素子用基板の製造方法
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
JPH04505830A (ja) * 1990-10-05 1992-10-08 ゼネラル・エレクトリック・カンパニイ トップハット形ゲート電極形式によるセルフアラインｔｆｔにおけるソース／ドレイン―ゲートの重なりの確実な制御
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
JP2582996B2 (ja) * 1992-06-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション フォトマスクの製造方法
US5432047A (en) * 1992-06-12 1995-07-11 International Business Machines Corporation Patterning process for bipolar optical storage medium
US5578403A (en) * 1993-07-26 1996-11-26 Shinto Paint Co., Ltd. Method for manufacture of a substrate having window-shaped and frame-shaped coating films on the surface thereof
JPH0784119A (ja) * 1993-09-17 1995-03-31 Sumitomo Chem Co Ltd 機能性塗膜等の形成方法
US5494839A (en) * 1994-05-03 1996-02-27 United Microelectronics Corporation Dual photo-resist process for fabricating high density DRAM
JP3208268B2 (ja) * 1994-12-28 2001-09-10 シャープ株式会社 反射型液晶表示装置
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
US6038006A (en) * 1996-09-02 2000-03-14 Casio Computer Co., Ltd. Liquid crystal display device with light shield and color filter overlapping two edges of pixel electrode
US5882977A (en) * 1997-10-03 1999-03-16 International Business Machines Corporation Method of forming a self-aligned, sub-minimum isolation ring
DE19744098B4 (de) * 1997-10-06 2004-12-09 Robert Bosch Gmbh Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren für Flüssigkristallbildschirme
US6007968A (en) 1997-10-29 1999-12-28 International Business Machines Corporation Method for forming features using frequency doubling hybrid resist and device formed thereby
US6096618A (en) * 1998-01-20 2000-08-01 International Business Machines Corporation Method of making a Schottky diode with sub-minimum guard ring
US5994198A (en) * 1998-02-23 1999-11-30 International Business Machines Corporation Fabrication method for fully landing subminimum features on minimum width lines
GB9919913D0 (en) 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
KR20030002413A (ko) * 2001-06-29 2003-01-09 한민구 액정 디스플레이 패널을 형성하기 위한 다결정 박막트랜지스터 제조방법
KR100731750B1 (ko) 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
WO2011133680A2 (en) * 2010-04-22 2011-10-27 Board Of Regents The University Of Texas System Novel dual-tone resist formulations and methods
KR101769612B1 (ko) * 2010-12-10 2017-08-21 삼성디스플레이 주식회사 기판 평탄화 방법
WO2013049367A2 (en) * 2011-09-30 2013-04-04 Rolith, Inc. Plasmonic lithography using phase mask
KR20210018966A (ko) * 2018-07-09 2021-02-18 어플라이드 머티어리얼스, 인코포레이티드 라인 배가를 위한 포토레지스트 조성물

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071244B1 (en) * 1981-07-27 1988-11-23 Kabushiki Kaisha Toshiba Thin-film transistor and method of manufacture therefor
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
DE3337315A1 (de) * 1982-10-13 1984-04-19 Tokyo Ohka Kogyo Co., Ltd., Kawasaki, Kanagawa Zweifach-lichtempfindliche zusammensetzungen und verfahren zur erzeugung bildmustergemaesser photoresistschichten
JPS60100173A (ja) * 1983-11-07 1985-06-04 セイコーインスツルメンツ株式会社 液晶表示装置の製造方法

Also Published As

Publication number Publication date
US4767723A (en) 1988-08-30
CA1278883C (en) 1991-01-08
EP0314344B1 (en) 1993-12-29
DE3886684D1 (de) 1994-02-10
DE3886684T2 (de) 1994-06-23
JPH0290629A (ja) 1990-03-30
EP0314344A1 (en) 1989-05-03

Similar Documents

Publication Publication Date Title
JPH0691107B2 (ja) 自己整合薄膜トランジスタの製造方法
US6255035B1 (en) Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
US4778773A (en) Method of manufacturing a thin film transistor
JP3510681B2 (ja) 薄膜トランジスタ・アセンブリを製造する方法
JPS6323657B2 (ja)
JPH0659436A (ja) ３又はそれ以上の位相シフトを有する位相シフトリソグラフィマスクの自己整合作製法
JPH0521310A (ja) 微細パタン形成方法
US6150070A (en) Method of creating optimal profile in single layer photoresist
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
CN110047738B (zh) 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置
JP3337020B2 (ja) 半導体装置の製造方法
KR100526527B1 (ko) 포토마스크와 그를 이용한 마스크 패턴 형성 방법
JPH02251962A (ja) 微細パターン形成材料およびパターン形成方法
US6200886B1 (en) Fabricating process for polysilicon gate
US8026183B2 (en) Method of forming a resist pattern
US20110236825A1 (en) Photoresist composition and method of forming photoresist pattern using the same
KR100198556B1 (ko) 박막트랜지스터의 구조 및 제조방법
JP3540503B2 (ja) パターン形成方法
JPS6386550A (ja) 多層配線層の形成方法
JPH0954438A (ja) フォトレジストパターン及びその形成方法
GB2087650A (en) Thin film transistor
JPS5812329A (ja) 半導体装置の製造方法
JP2804253B2 (ja) 電子デバイス
JP2005148644A (ja) レジストパターン形成方法
JPH01307280A (ja) 薄膜素子の製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 14