Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0691134B2 - Semiconductor device testing equipment - Google Patents
[go: Go Back, main page]

JPH0691134B2 - Semiconductor device testing equipment - Google Patents

Semiconductor device testing equipment

Info

Publication number
JPH0691134B2
JPH0691134B2 JP21816586A JP21816586A JPH0691134B2 JP H0691134 B2 JPH0691134 B2 JP H0691134B2 JP 21816586 A JP21816586 A JP 21816586A JP 21816586 A JP21816586 A JP 21816586A JP H0691134 B2 JPH0691134 B2 JP H0691134B2
Authority
JP
Japan
Prior art keywords
semiconductor device
test
pins
short
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21816586A
Other languages
Japanese (ja)
Other versions
JPS6376341A (en
Inventor
浩 吉川
雅博 末田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21816586A priority Critical patent/JPH0691134B2/en
Publication of JPS6376341A publication Critical patent/JPS6376341A/en
Publication of JPH0691134B2 publication Critical patent/JPH0691134B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明はマトリックス状の突出した複数のピンを有する
半導体装置の試験装置であって、試験プレートに、上記
半導体装置の複数のピンに電気的に接触するショート部
材を取り付けることにより、マトリックス状の突出した
複数のピンを有する半導体装置の試験を簡単で確実に行
うことを可能とする。
DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention is a test device for a semiconductor device having a plurality of pins protruding in a matrix form, in which a test plate is electrically short-circuited with a plurality of pins of the semiconductor device. By attaching the member, it becomes possible to easily and surely test the semiconductor device having a plurality of pins protruding in a matrix.

〔産業上の利用分野〕 本発明は半導体装置の試験装置に関し、特に、マトリッ
クス状の突出した複数のピンを有する半導体装置の試験
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device testing apparatus, and more particularly to a semiconductor device testing apparatus having a matrix of a plurality of protruding pins.

〔従来の技術〕[Conventional technology]

近年、半導体装置は高集積度化が進み、それに伴って半
導体装置の端子数も増加している。
In recent years, the degree of integration of semiconductor devices has advanced, and along with this, the number of terminals of semiconductor devices has increased.

ところで、半導体装置の試験は、まず、ウエハ上に形成
された複数のチップに対してDC試験および機能試験が行
われる。DC試験は、半導体装置の複数のピンの間におい
て、設計以外の遮断個所や短絡個所が無いかどうかを試
験するものである。
By the way, in the test of a semiconductor device, first, a DC test and a functional test are performed on a plurality of chips formed on a wafer. The DC test is to test whether or not there is a cut-off point or a short-circuited point other than the design between a plurality of pins of the semiconductor device.

また、機能試験は、通常、上記DC試験を満足したチップ
だけに対して行われるもので、チップが設計通りの機能
を有するかどうかを試験するものである。
In addition, the functional test is usually performed only on a chip that satisfies the DC test, and tests whether the chip has a function as designed.

従来、上記したような半導体装置の高集積度化に対応し
て複数のピンが設けられた半導体装置の試験装置、特
に、マトリックス状の複数のピンを有する半導体装置
(チップ)を試験する装置は実用的なものが存在しなか
った。
2. Description of the Related Art Conventionally, a semiconductor device testing apparatus provided with a plurality of pins corresponding to the high integration of the semiconductor device as described above, particularly an apparatus for testing a semiconductor device (chip) having a plurality of matrix pins is There was nothing practical.

このような半導体装置の試験装置の一例としては、試験
プレートにプローブ針を半導体装置のマトリックス状の
ピンに対応するように、同様なマトリックス状に配設
し、それらのプローブ針を半導体装置の複数のピンにそ
れぞれ対応して接触させ、該半導体装置のDC試験および
機能試験を行う半導体装置の試験装置が提案されてい
る。
As an example of such a semiconductor device testing apparatus, probe needles are arranged on a test plate in a similar matrix so as to correspond to the matrix pins of the semiconductor device, and the probe needles are provided on a plurality of semiconductor devices. There has been proposed a semiconductor device testing apparatus for performing a DC test and a functional test of the semiconductor device by bringing the pins into contact with each other.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の半導体装置の試験装置、例えば、試験プ
レートにプローブ針をマトリックス状に配設した試験装
置は、それらのマトリックス状に配置されたプローブ針
を対応する半導体装置のピンに完全に接触させるための
位置決めが難しく、また、全てのプローブ針を完全に接
触させることができない欠点を有している。さらに、半
導体装置の複数のピンに対応するようにプローブ針をマ
トリックス状に配設すると、隣接するプローブ針間の間
隔は極めて狭くなるため、試験プレートに上記のような
マトリックス状のプローブ針を正確に配設することは困
難であり、そのような試験装置は実用化されていない。
The above-described conventional semiconductor device test apparatus, for example, a test apparatus in which probe needles are arranged in a matrix on a test plate, causes the probe needles arranged in the matrix to completely contact the pins of the corresponding semiconductor device. However, it has a drawback that it is difficult to completely contact all probe needles. Furthermore, if the probe needles are arranged in a matrix so as to correspond to the multiple pins of the semiconductor device, the spacing between adjacent probe needles will be extremely narrow, so the above-mentioned matrix probe needles can be accurately attached to the test plate. It is difficult to provide such a test device, and such a test device has not been put to practical use.

本発明は、上述した従来形の半導体装置の試験装置に鑑
み、試験プレートに、上記半導体装置の複数のピンに電
気的に接触するショート部材を取り付けることにより、
マトリックス状の突出した複数のピンを有する半導体装
置の試験を簡単で確実に行うことを目的とする。
In view of the above-described conventional semiconductor device test apparatus, the present invention attaches a short member electrically contacting a plurality of pins of the semiconductor device to a test plate,
An object of the present invention is to easily and surely test a semiconductor device having a matrix of a plurality of protruding pins.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明に係る半導体装置の試験装置の原理を説
明するための図である。
FIG. 1 is a diagram for explaining the principle of a semiconductor device testing apparatus according to the present invention.

本発明によれば、マトリックス状の突出した複数のピン
3を有する半導体装置4の試験装置であって、試験プレ
ート1と、該試験プレート1に取りつけられ、前記半導
体装置の複数のピン3に電気的に接触するショート部材
2と、を具備する半導体装置の試験装置が提供される。
According to the present invention, there is provided a test device for a semiconductor device 4 having a plurality of pins 3 protruding in a matrix, the test plate 1 being attached to the test plate 1, and being electrically connected to the plurality of pins 3 of the semiconductor device. There is provided a semiconductor device testing device including a short-circuit member 2 that is in contact with each other.

〔作用〕[Action]

上述した構成を有する本発明の半導体装置の試験装置に
よれば、半導体装置4のマトリックス状の突出した複数
のピン3は、試験プレート1に取りつけられたショート
部材2で電気的に接触され、このショート部材2を用い
て半導体装置4の試験を行うことになる。
According to the semiconductor device testing apparatus of the present invention having the above-described configuration, the matrix-shaped protruding pins 3 of the semiconductor device 4 are electrically contacted by the short-circuit member 2 attached to the test plate 1, The semiconductor device 4 is tested using the short-circuit member 2.

〔実施例〕〔Example〕

以下、図面を参照して本発明に係る半導体装置の試験装
置の一実施例を説明する。
An embodiment of a semiconductor device testing apparatus according to the present invention will be described below with reference to the drawings.

第2図は半導体装置に設けられた複数のピンの様子を示
す図であり、第3図は本発明の半導体装置の試験装置の
一実施例を示す概略図である。
FIG. 2 is a diagram showing a state of a plurality of pins provided in a semiconductor device, and FIG. 3 is a schematic diagram showing an embodiment of a semiconductor device testing apparatus of the present invention.

本発明の対象となる半導体装置は、第2図に示されるよ
うなマトリックス状の突出した複数のピン3を有する半
導体装置4であり、例えば、CCB方式によって実装され
るような半導体装置である。すなわち、チップ(半導体
装置)4の接続用個所(ピン)3がチップ4の外周だけ
でなく、チップの内周にもマトリックス状に設けられ、
そして、これらの接続用個所3がチップ4の表面から突
出している半導体装置である。上述したCCB方式は、チ
ップ4上に複数のはんだ等のバンプ・ボール(ピン)3
をマトリックス状に形成し、このマトリックス状の複数
のバンプ・ボール3の上に接続端子を有するパッケージ
(図示しない)を載置し、そして、加熱によりバンプ・
ボール3を溶融してチップをパッケージ内に実装する方
式である。このCCB方式は、高集積度化に伴って複数の
ピンが設けられた半導体装置をパッケージに実装する方
法として有効なものであるが、本発明の半導体装置の試
験装置は、特に、CCB方式で実装されるような半導体装
置の試験に適したものである。
A semiconductor device to which the present invention is applied is a semiconductor device 4 having a plurality of pins 3 protruding in a matrix as shown in FIG. 2, and is a semiconductor device mounted by the CCB method, for example. That is, the connection points (pins) 3 of the chip (semiconductor device) 4 are provided in a matrix not only on the outer periphery of the chip 4 but also on the inner periphery of the chip,
Then, in the semiconductor device, these connection points 3 project from the surface of the chip 4. The CCB method described above uses a plurality of bump balls (pins) 3 such as solder on the chip 4.
Are formed in a matrix shape, a package (not shown) having connection terminals is placed on the matrix-shaped plurality of bump balls 3, and the bump
This is a method of melting the ball 3 and mounting the chip in the package. This CCB method is effective as a method of mounting a semiconductor device provided with a plurality of pins in a package in accordance with higher integration, but the semiconductor device test apparatus of the present invention is particularly a CCB method. It is suitable for testing a semiconductor device to be mounted.

本発明の半導体装置の試験装置は、第3図に示されるよ
うに、概略、試験プレート1と、ショート部材2と、プ
ローブ針5と、を具備している。
As shown in FIG. 3, the semiconductor device testing apparatus of the present invention generally includes a test plate 1, a short-circuit member 2, and a probe needle 5.

第3図の実施例において、ショート部材2は、試験プレ
ート1に2つ取り付けられている。これら2つのショー
ト部材2aおよび2bは、それぞれ連結部材6aおよび6bによ
って試験プレート1に弾力的に取り付けられていて、チ
ップ4の複数のバンプ・ボール3に確実に接触するよう
になされている。これらのショート部材2aおよび2bは金
属等の電気的な良導体で形成され、また、各ショート部
材2aおよび2bにはプローブ針5と同様な配線が行われて
いて、例えば、DC試験の一方の電極として使用できるよ
うになされている。
In the embodiment shown in FIG. 3, two short-circuit members 2 are attached to the test plate 1. These two short members 2a and 2b are elastically attached to the test plate 1 by connecting members 6a and 6b, respectively, so as to surely contact the plurality of bump balls 3 of the chip 4. These short-circuit members 2a and 2b are formed of an electrically good conductor such as metal, and the short-circuit members 2a and 2b are provided with wiring similar to that of the probe needle 5, for example, one electrode of a DC test. It has been made available for use as.

連結部材6aおよび6bは、上下方向に移動可能とされてい
て、必要に応じてチップ4の複数のバンプ・ボール3に
接触または非接触を選択できるようになされている。こ
れにより、ショート部材2aと2bとの間の試験、ショート
部材2aまたは2bとプローブ針5との間の試験、および、
各々のプローブ針5による試験等を選択して行うことが
できるようになされている。
The connecting members 6a and 6b are movable in the vertical direction, and contact or non-contact with the bump balls 3 of the chip 4 can be selected as required. Thereby, the test between the short members 2a and 2b, the test between the short member 2a or 2b and the probe needle 5, and
A test or the like using each probe needle 5 can be selectively performed.

プローブ針5はチップ4におけるバンプ・ボール3の縦
または横の一列に対応するように並べられている。ここ
で、例えば、プローブ針5が縦のバンプ・ボール3に対
応する列に並べられているときには、試験プレート1が
上下方向に移動する間にチップ4(ウエハ)をバンプ・
ボール3の一列分だけ横方向に移動させ、縦一列のプロ
ーブ針5をバンプ・ボール3の隣接する縦の列に順次接
触させてチップ4の試験を行うものである。そして、例
えば、プローブ針5が接触しているバンプ・ボール3aと
ショート部材2aおよび2bが接触しているバンプ・ボール
3との間のDC試験を行うことになる。このように、プロ
ーブ針5をバンプ・ボール3の縦または横の一列に対応
するように並べて設け、チップ4を移動させてやれば、
全てのバンプ・ボール3に対してDC試験を始め各種の試
験を行うことができる。
The probe needles 5 are arranged so as to correspond to one vertical or horizontal row of the bump balls 3 on the chip 4. Here, for example, when the probe needles 5 are arranged in rows corresponding to the vertical bump balls 3, the chips 4 (wafer) are bumped while the test plate 1 moves in the vertical direction.
The chips 4 are tested by moving the balls 3 in the horizontal direction by one row and sequentially contacting the probe needles 5 in one vertical row with the adjacent vertical rows of the bump balls 3. Then, for example, a DC test is performed between the bump ball 3a in contact with the probe needle 5 and the bump ball 3 in contact with the short members 2a and 2b. In this way, if the probe needles 5 are provided side by side so as to correspond to one row of the bump balls 3 vertically or horizontally and the chip 4 is moved,
Various tests including DC test can be performed on all the bump balls 3.

ここで、一列に並べられたプローブ針5に対応するよう
に、チップ4に一列に機能試験専用のバンプ・ボール3a
を設けておけば、この一列に並べたバンプ・ボール3aだ
けにプローブ針5を接触させることによって、チップ4
の機能試験を行うことができる。
Here, in order to correspond to the probe needles 5 arranged in a line, the bump balls 3a dedicated to the function test are arranged in a line on the chip 4
If the probe needles 5 are brought into contact only with the bump balls 3a arranged in a line, the chip 4 is provided.
The functional test of can be performed.

上記実施例において、試験プレート1には、ショート部
材2aおよび2bの2つのショート部材が設けられ、また、
プローブ針5はバンプ・ボール3の縦または横の一列に
対応するように並べて設けられているが、本発明の試験
装置はこれに限定されるものではなく、例えば、ショー
ト部材2を1つだけ設け、また、プローブ針5を1本だ
け設けてもよい。さらに、試験プレート1に複数のショ
ート部材2を設け、これら複数のショート部材2の間に
おける試験を行うようにすることもできる。
In the above embodiment, the test plate 1 is provided with two short-circuit members 2a and 2b, and
The probe needles 5 are provided side by side so as to correspond to one row of the bump balls 3 vertically or horizontally, but the test apparatus of the present invention is not limited to this, and, for example, only one short member 2 is provided. Alternatively, only one probe needle 5 may be provided. Further, it is possible to provide a plurality of short-circuit members 2 on the test plate 1 and perform a test between the plurality of short-circuit members 2.

〔発明の効果〕〔The invention's effect〕

以上、詳述したように、本発明に係る半導体装置の試験
装置は、試験プレートに、上記半導体装置の複数のピン
に電気的に接触するショート部材を取り付けることによ
り、マトリックス状の突出した複数のピンを有する半導
体装置の試験を簡単で確実に行うことができる。
As described above in detail, in the semiconductor device testing apparatus according to the present invention, the test plate is provided with the short-circuit member electrically contacting the plurality of pins of the semiconductor device, whereby a plurality of matrix-shaped protruding portions are provided. A semiconductor device having a pin can be tested easily and surely.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係る半導体装置の試験装置の原理を説
明するための図、 第2図は半導体装置の複数のピンの様子を示す図、 第3図は本発明の半導体装置の試験装置の一実施例を示
す概略図である。 1……試験プレート、 2,2a,2b……ショート部材、 3,3a……ピン(バンプ・ボール)、 4……半導体装置(チップ)、 5……プローブ針、 6a,6b……連結部材。
FIG. 1 is a diagram for explaining the principle of a semiconductor device testing device according to the present invention, FIG. 2 is a diagram showing a plurality of pins of a semiconductor device, and FIG. 3 is a semiconductor device testing device of the present invention. It is the schematic which shows one Example. 1 ... Test plate, 2,2a, 2b ... Short member, 3,3a ... Pin (bump ball), 4 ... Semiconductor device (chip), 5 ... Probe needle, 6a, 6b ... Connecting member .

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】マトリックス状の突出した複数のピン
(3)を有する半導体装置(4)の試験装置であって、 試験プレート(1)と、 該試験プレート(1)に取りつけられ、前記半導体装置
の複数のピン(3)に電気的に接触するショート部材
(2)と、 を具備する半導体装置の試験装置。
1. A test device for a semiconductor device (4) having a plurality of protruding pins (3) arranged in a matrix, comprising: a test plate (1); and the semiconductor device mounted on the test plate (1). A short circuit member (2) electrically contacting a plurality of pins (3), and a semiconductor device testing device comprising:
【請求項2】前記試験プレート(1)に設けられた少な
くとも1本のプローブ針を前記半導体装置のピンに接触
させて試験を行うようになっている特許請求の範囲第1
項に記載の装置。
2. The test according to claim 1, wherein at least one probe needle provided on the test plate (1) is brought into contact with a pin of the semiconductor device to perform a test.
The device according to paragraph.
【請求項3】前記プローブ針は一列に並べて設けられ、
該一列に並べられたプローブ針が半導体装置のピンの一
列毎を順次移動して試験を行うようになっている特許請
求の範囲第2項に記載の装置。
3. The probe needles are arranged in a line,
The device according to claim 2, wherein the probe needles arranged in a line move sequentially in each line of the pins of the semiconductor device to perform a test.
【請求項4】前記ショート部材は、前記試験プレートに
弾持されている特許請求の範囲第1項に記載の装置。
4. The apparatus according to claim 1, wherein the short member is elastically held by the test plate.
【請求項5】前記ショート部材は、前記半導体装置の複
数のピンから遮断可能とされている特許請求の範囲第1
項に記載の装置。
5. The first short circuit member can be cut off from a plurality of pins of the semiconductor device.
The device according to paragraph.
JP21816586A 1986-09-18 1986-09-18 Semiconductor device testing equipment Expired - Lifetime JPH0691134B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21816586A JPH0691134B2 (en) 1986-09-18 1986-09-18 Semiconductor device testing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21816586A JPH0691134B2 (en) 1986-09-18 1986-09-18 Semiconductor device testing equipment

Publications (2)

Publication Number Publication Date
JPS6376341A JPS6376341A (en) 1988-04-06
JPH0691134B2 true JPH0691134B2 (en) 1994-11-14

Family

ID=16715646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21816586A Expired - Lifetime JPH0691134B2 (en) 1986-09-18 1986-09-18 Semiconductor device testing equipment

Country Status (1)

Country Link
JP (1) JPH0691134B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164425A (en) 1997-08-25 1999-03-05 Nec Corp Method and device for continuity inspection in electronic part
JP2026028449A (en) * 2024-08-07 2026-02-20 有限会社T.I.M Inspection Equipment

Also Published As

Publication number Publication date
JPS6376341A (en) 1988-04-06

Similar Documents

Publication Publication Date Title
JP3616236B2 (en) Probe card and wafer test method using the same
US11029331B2 (en) Universal test mechanism for semiconductor device
KR20010093661A (en) Electrical Contact Method And Apparatus In Semiconductor Device Inspection Equipment
JP3586106B2 (en) Probe card for IC test equipment
JPH0691134B2 (en) Semiconductor device testing equipment
JP4097003B2 (en) Semiconductor chip package quality inspection method and apparatus
JPH03231438A (en) Probe card and probe device using the same
JP2000097985A (en) Scanning tester for closely spaced test locations
JPS612338A (en) Inspection equipment
JP2576233Y2 (en) Connection mechanism between test head and sample of IC test equipment
JP3178424B2 (en) Integrated circuit test apparatus and integrated circuit test method
JP2772086B2 (en) Semiconductor test equipment
JP2996219B2 (en) Test method and test jig for semiconductor device
JPS63211642A (en) Apparatus for testing semiconductor
JPH0341464Y2 (en)
JPH09269351A (en) Circuit board continuity inspection device
JPS5918864B2 (en) Semiconductor wafer inspection equipment
JPS6235644A (en) Semiconductor device
JP3261723B2 (en) Semiconductor wafer pellet inspection method
JPH0992754A (en) Semiconductor package substrate, and detection method and device for it
JPH0980116A (en) Socket for semiconductor chip
JP2826400B2 (en) Inspection method for semiconductor device
JPH04216642A (en) Carrier for semicondutor package and method for measuring semiconductor package
JPH0754814B2 (en) IC chip test measurement method
JPH11326381A (en) Contactor