Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0691255B2 - Thin film transistor - Google Patents
[go: Go Back, main page]

JPH0691255B2 - Thin film transistor - Google Patents

Thin film transistor

Info

Publication number
JPH0691255B2
JPH0691255B2 JP34573391A JP34573391A JPH0691255B2 JP H0691255 B2 JPH0691255 B2 JP H0691255B2 JP 34573391 A JP34573391 A JP 34573391A JP 34573391 A JP34573391 A JP 34573391A JP H0691255 B2 JPH0691255 B2 JP H0691255B2
Authority
JP
Japan
Prior art keywords
film
tft
insulating film
semiconductor layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34573391A
Other languages
Japanese (ja)
Other versions
JPH0529626A (en
Inventor
信 竹田
忠則 菱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP34573391A priority Critical patent/JPH0691255B2/en
Publication of JPH0529626A publication Critical patent/JPH0529626A/en
Publication of JPH0691255B2 publication Critical patent/JPH0691255B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は絶縁ゲート型薄膜トラン
ジスタ(以下TFTと称す)に関するものであり、特に
半導体層にアモルファスシリコンを用いた構造の特性が
良好なTFTを提供するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an insulated gate thin film transistor (hereinafter referred to as "TFT"), and particularly to a TFT having a semiconductor layer of amorphous silicon having excellent characteristics.

【0002】[0002]

【従来の技術】従来の一般的なTFTの構造及びその形
成法について図2とともに説明する。絶縁基板1上にゲ
ート電極2、ゲート絶縁膜3、半導体層4を順次堆積
し、半導体層4にソース電極5及びドレイン電極6を形
成することによりTFTが作製される。絶縁基板1とし
ては一般的にガラス板、セラミック板、石英板等が用い
られる。また、ゲート電極2はCr,Al,Ni,Au
等の金属材料、ゲート絶縁膜3はSiO,SiO2,A
23,Ta25,Y23,Si34,M92等の酸化
物、窒化物又は弗化物、半導体層4はCdS,CdS
e,TePbS,アモルファスシリコン等で形成され
る。ソース電極5及びドレイン電極6としてはAl,A
u,Ni,Cr,In等の半導体層4とオーミックコン
タクトが可能な金属が用いられる。
2. Description of the Related Art The structure of a conventional general TFT and its forming method will be described with reference to FIG. A TFT is manufactured by sequentially depositing a gate electrode 2, a gate insulating film 3, and a semiconductor layer 4 on an insulating substrate 1 and forming a source electrode 5 and a drain electrode 6 on the semiconductor layer 4. A glass plate, a ceramic plate, a quartz plate or the like is generally used as the insulating substrate 1. The gate electrode 2 is made of Cr, Al, Ni, Au.
And the like, and the gate insulating film 3 is made of SiO, SiO 2 , A
l 2 O 3 , Ta 2 O 5 , Y 2 O 3 , Si 3 N 4 , M 9 F 2, etc. oxides, nitrides or fluorides, the semiconductor layer 4 is CdS, CdS
e, TePbS, amorphous silicon, or the like. As the source electrode 5 and the drain electrode 6, Al, A
A metal such as u, Ni, Cr, In or the like that can make ohmic contact with the semiconductor layer 4 is used.

【0003】上記構造を有するTFTをスイッチング素
子として例えば液晶表示装置のマルチプレックス駆動に
使用する場合、TFTのオフ抵抗(ROFF)が充分に高
く遮断性が良好であること、オン抵抗(RON)が充分に
低くオン/オフ比(ROFF/RON)が高いこと及びスイ
ッチング速度が大きいことを必要とし、更に長時間の動
作に対して安定であることが要求される。
When the TFT having the above structure is used as a switching element for, for example, a multiplex drive of a liquid crystal display device, the off resistance (R OFF ) of the TFT is sufficiently high and the blocking property is good, and the on resistance (R ON ) Is sufficiently low, the on / off ratio (R OFF / R ON ) is high, and the switching speed is high, and it is required to be stable for long-term operation.

【0004】このような特性を満足するTFTを実現す
るためにはTFTのゲート絶縁膜3が、(1)絶縁性が
良好(ピンホールが無い)でかつ信頼性及び耐圧が高い
こと、(2)可動イオン密度が低いこと、(3)半導体
との界面準位密度が小さいこと、(4)半導体に対する
電界効果が大きいこと、等の条件を満たしていることが
必要であるが、上記(1)と(4)は相反する要求であ
りこれを同時に満足させることは困難である。例えば、
スパッタリング法、CVD法等でSiO2,Si34
の薄膜を形成する場合、2000〜3000Å以下の厚
さではピンホールの無い薄膜を形成することは極めて困
難となる。しかしながら、適当な材料を用いた陽極酸化
法によれば、数百Åの厚さでピンホールの無い緻密な絶
縁膜を得ることができ、耐圧も高い。半導体表面に対す
る電界効果はゲートに印加する電圧を一定とすればゲー
ト絶縁膜の誘電率に比例し厚さに反比例するので誘電率
の高い陽極酸化膜を用いることにより絶縁性を良好に保
持しながらゲート絶縁膜の厚さを薄くすることができ、
極めて大きな電界効果が期待される。
In order to realize a TFT satisfying such characteristics, the gate insulating film 3 of the TFT has (1) good insulation (no pinhole), high reliability and high breakdown voltage. ) It is necessary that the mobile ion density is low, (3) the interface state density with the semiconductor is small, (4) the electric field effect on the semiconductor is large, and the like. ) And (4) are contradictory requirements, and it is difficult to satisfy these requirements at the same time. For example,
When forming a thin film of SiO 2 , Si 3 N 4 or the like by a sputtering method, a CVD method or the like, it is extremely difficult to form a pinhole-free thin film with a thickness of 2000 to 3000 Å or less. However, according to the anodic oxidation method using an appropriate material, it is possible to obtain a dense insulating film having a thickness of several hundred liters and no pinhole, and a high breakdown voltage. The electric field effect on the semiconductor surface is proportional to the dielectric constant of the gate insulating film and inversely proportional to the thickness if the voltage applied to the gate is constant, so using an anodized film with a high dielectric constant keeps good insulation. The thickness of the gate insulating film can be reduced,
An extremely large electric field effect is expected.

【0005】一方、半導体層4としては、アモルファス
シリコンを単体として使用すると、CdSe等の化合物
半導体において問題となる化学量論的組成からのずれに
起因する悪影響がなく、またエネルギーギャップも大き
く真性キャリアの数が少ないこと、等のTFT用半導体
層として優れた利点が得られる。従って、アモルファス
シリコンを半導体層4として使用し、陽極酸化膜をゲー
ト絶縁膜3として組合せることにより、極めて特性の良
いTFTが作製されると考えられる。
On the other hand, when amorphous silicon is used alone as the semiconductor layer 4, there is no adverse effect due to deviation from the stoichiometric composition, which is a problem in compound semiconductors such as CdSe, and the energy gap is large and the intrinsic carrier is large. It is possible to obtain excellent advantages as a semiconductor layer for a TFT, such as a small number of TFTs. Therefore, it is considered that by using amorphous silicon as the semiconductor layer 4 and combining the anodic oxide film as the gate insulating film 3, a TFT having excellent characteristics can be manufactured.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、アモル
ファスシリコン膜はグロー放電を用いて成膜されるのが
一般的であるが、陽極酸化膜から成るゲート絶縁膜上に
直接グロー放電のような薄膜に衝撃を与えるプロセスを
介してアモルファスシリコン層を堆積すると、陽極酸化
膜が損傷を受けて劣化し、絶縁性が著しく低下するとい
う問題が生じる。このためTFTのゲート絶縁膜3とし
ての機能を果すことができなくなる。
However, an amorphous silicon film is generally formed by using glow discharge. However, a thin film such as glow discharge is directly formed on a gate insulating film made of an anodic oxide film. When the amorphous silicon layer is deposited through a shocking process, the anodic oxide film is damaged and deteriorated, resulting in a problem that the insulating property is significantly deteriorated. Therefore, the function as the gate insulating film 3 of the TFT cannot be fulfilled.

【0007】陽極酸化膜をTFTのゲート絶縁膜3とし
て用いる場合には必然的に半導体層4の形成工程はゲー
ト絶縁膜3の形成工程の後でなければならず、またシリ
コンを良好なアモルファス状態で堆積させるためにはグ
ロー放電のような成膜技術が最も望ましいとされてい
る。このためゲート絶縁膜における上記絶縁性の低下を
回避することが良好なTFTを作製する上で非常に重要
な要件となる。
When the anodic oxide film is used as the gate insulating film 3 of the TFT, the step of forming the semiconductor layer 4 must be after the step of forming the gate insulating film 3, and the silicon is in a good amorphous state. It is said that a film forming technique such as glow discharge is most desirable for the deposition. Therefore, it is a very important requirement for manufacturing a good TFT to avoid the deterioration of the insulating property of the gate insulating film.

【0008】[0008]

【課題を解決するための手段】本発明は上記問題点に鑑
み、表面に陽極酸化膜が形成されたゲート電極と、該ゲ
ート電極上に積層されたアモルファスシリコン半導体層
とを具備して成る薄膜トランジスタにおいて、陽極酸化
膜をTa25で、ゲート電極をTaでそれぞれ作製する
とともにTa25陽極酸化膜とアモルファスシリコン半
導体層の間に絶縁層を挿入して2重ゲート絶縁膜を構成
したことを特徴としている。
In view of the above problems, the present invention is a thin film transistor including a gate electrode having an anodized film formed on the surface thereof, and an amorphous silicon semiconductor layer laminated on the gate electrode. In, the anodic oxide film was made of Ta 2 O 5 and the gate electrode was made of Ta, and an insulating layer was inserted between the Ta 2 O 5 anodic oxide film and the amorphous silicon semiconductor layer to form a double gate insulating film. It is characterized by that.

【0009】[0009]

【作用】上記構成とすることにより、グロー放電に際し
ても、陽極酸化膜の絶縁低下が挿入された絶縁膜で防止
され、絶縁低下を招くことなくアモルファスシリコン層
を半導体層として形成することが可能となり、従って得
られるTFTは電界効果特性の良好なゲート絶縁膜を有
しかつスイッチング特性に高信頼性が付加されたTFT
となる。
With the above structure, even during glow discharge, the insulation film of the anodic oxide film is prevented from being deteriorated by the inserted insulation film, and the amorphous silicon layer can be formed as a semiconductor layer without deterioration of insulation. Therefore, the obtained TFT has a gate insulating film having a good field effect characteristic and a switching characteristic with high reliability.
Becomes

【0010】[0010]

【実施例】図1は本発明の一実施例を示すTFTの構成
断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a sectional view of the structure of a TFT showing an embodiment of the present invention.

【0011】ガラス基板10上にTa膜を堆積した後、
これを酒石酸アンモニウム水溶液に浸漬し、化成処理す
る。65Vの定電圧化成で約1000ÅのTa25膜が
作製され、この結果Taから成るゲート電極20とTa
表面の薄い陽極酸化膜から成る第1の絶縁膜30が形成
される。
After depositing a Ta film on the glass substrate 10,
This is immersed in an ammonium tartrate aqueous solution and subjected to chemical conversion treatment. A Ta 2 O 5 film of about 1000 Å was formed by a constant voltage formation of 65 V, and as a result, the gate electrode 20 made of Ta and Ta were formed.
A first insulating film 30 made of a thin anodic oxide film on the surface is formed.

【0012】第1の絶縁膜30上にはCVD法又はスパ
ッタリング法等で厚さ1000ÅのSi34膜が第2の
絶縁膜31として積層される。CVD法やスパッタリン
グ法はグロー放電のように成膜時にプラズマ等が発生す
ることもなく、薄膜に衝撃性を与える製法ではないので
陽極酸化膜が損傷を受けることはない。第2の絶縁膜3
1はSi34以外にSiO,SiO2,Y23,Al2
3,MgF2等が実施に供され、陽極酸化されたTa25
膜即ち第1の絶縁膜の特性低下を防止する機能を有す
る。この第1の絶縁膜(Ta25)30と第2の絶縁膜
(Si34)31で二重ゲート絶縁膜が構成される。
On the first insulating film 30, a Si 3 N 4 film having a thickness of 1000 Å is laminated as a second insulating film 31 by the CVD method or the sputtering method. Unlike the glow discharge, the CVD method and the sputtering method do not generate plasma or the like at the time of film formation, and are not manufacturing methods that give impact to a thin film, so that the anodic oxide film is not damaged. Second insulating film 3
In addition to Si 3 N 4, 1 is SiO, SiO 2 , Y 2 O 3 , Al 2 O
3 , MgF 2 etc. were subjected to the operation and anodized Ta 2 O 5
It has a function of preventing deterioration of characteristics of the film, that is, the first insulating film. The first insulating film (Ta 2 O 5 ) 30 and the second insulating film (Si 3 N 4 ) 31 form a double gate insulating film.

【0013】この上に半導体層40としてグロー放電に
よりアモルファスシリコン層を3000Å積層し、次に
ソース電極50及びドレイン電極60として3000Å
のAlを蒸着すると本実施例のTFTが作製される。
An amorphous silicon layer as a semiconductor layer 40 is deposited thereon by 3000 Å by glow discharge, and then 3000 Å as a source electrode 50 and a drain electrode 60.
By vapor-depositing Al, the TFT of this embodiment is manufactured.

【0014】このTFTは表面保護膜70としてCVD
法によりSi34が3000Å積層され、半導体層40
の露出部がコートされる。この保護膜70はアモルファ
スシリコン層の保護のみならず裏の半導体層40表面を
空乏化し、オフ状態のリーク電流を減少させ、TFTの
特性を大きく向上させる。
This TFT has a surface protection film 70 formed by CVD.
3000 Å of Si 3 N 4 is laminated by the method
The exposed part of is coated. This protective film 70 not only protects the amorphous silicon layer, but also depletes the surface of the semiconductor layer 40 on the back side, reduces the leak current in the off state, and greatly improves the characteristics of the TFT.

【0015】上記実施例に於いて、Si34の比誘電率
を6.4,Ta25の比誘電率を26.0とすれば、ゲ
ート絶縁膜をSi34のみで形成して本実施例と同等の
電界効果を得るにはSi34を1250Å程度の厚さに
層設することが必要であるが、これではピンホール発生
のために充分な絶縁特性を得ることは不可能に近い。し
かるに上記実施例の如くゲート絶縁膜をTa25膜とS
34膜の二層複合膜で構成した場合、Ta25膜には
ピンホール等の発生がなく高い絶縁特性が得られる。陽
極酸化が可能な金属としては他にAl等があるが、ピン
ホールをなくす観点からはTaを利用することが格段に
優れている。またTa25膜上にSi3N4膜を堆積する
ことにより、アモルファスシリコン層をグロー放電する
際にSi34膜がTa25膜を保護することとなりTa
25膜を損傷することがなく、従って半導体層4形成後
も絶縁性の良好なTa25膜を維持することができる。
ゲート電極20は上記実施例ではTaで構成されている
が、nチャンネル動作のTFTにおいては、Al等の場
合と比較してTaの仕事関数が大きいのでピンチオフ電
圧が正となり、ノーマル・オフのTFTが得られ、ゲー
ト電圧が0Vでの抵抗(オフ抵抗)が高くなり、液晶マ
トリックス駆動用TFTとして適する特性が得られる。
また保護膜70は、TFTが直接大気と接触することを
防止し、アモルファスシリコン層のゲートと逆の面(裏
面)に於けるバンドの曲がりを少なくし、特性の安定化
を向上せしめると同時にオフ抵抗を高く保持する作用を
有する。更に液晶表示素子を駆動するための一方のセル
基板に適用した場合にも液晶層とTFTが直接接触する
のを防止し、TFTの寿命特性の向上に寄与する。その
他上記保護膜70は、光の遮蔽のため金属層をTFTの
活性領域上に形成する場合にも重要で、保護膜70上に
金属層を設け、TFTの活性領域を蔽った場合にもリー
クによりオフ抵抗が低下するといった問題がない。
In the above embodiment, if the relative permittivity of Si 3 N 4 is 6.4 and the relative permittivity of Ta 2 O 5 is 26.0, the gate insulating film is formed of only Si 3 N 4. In order to obtain the same electric field effect as this embodiment, it is necessary to layer Si 3 N 4 to a thickness of about 1250 Å, but this is necessary to obtain sufficient insulation characteristics for pinhole generation. Is almost impossible. However, as in the above embodiment, the gate insulating film is formed of Ta 2 O 5 film and S
When the double-layered composite film of i 3 N 4 film is used, the Ta 2 O 5 film does not generate pinholes or the like, and high insulation characteristics can be obtained. Other metals that can be anodized include Al and the like, but Ta is significantly superior from the viewpoint of eliminating pinholes. Also by depositing the Si 3 N 4 film on the Ta 2 O 5 film, will be the Si 3 N 4 film in glow discharge amorphous silicon layer protects the Ta 2 O 5 film Ta
The 2 O 5 film is not damaged, and therefore, the Ta 2 O 5 film having a good insulating property can be maintained even after the semiconductor layer 4 is formed.
Although the gate electrode 20 is made of Ta in the above embodiment, the work function of Ta is larger in the n-channel operation TFT than in the case of Al or the like, so that the pinch-off voltage becomes positive, and the normal-off TFT. Is obtained, the resistance (OFF resistance) at a gate voltage of 0 V is increased, and the characteristics suitable for a liquid crystal matrix driving TFT are obtained.
In addition, the protective film 70 prevents the TFT from directly contacting the atmosphere, reduces the bending of the band on the surface (rear surface) of the amorphous silicon layer opposite to the gate, improves the stabilization of the characteristics, and at the same time, turns off. It has the function of keeping the resistance high. Further, when it is applied to one cell substrate for driving a liquid crystal display element, it prevents direct contact between the liquid crystal layer and the TFT and contributes to improvement of life characteristics of the TFT. In addition, the protective film 70 is important also when a metal layer is formed on the active region of the TFT for shielding light, and when the metal layer is provided on the protective film 70 to cover the active region of the TFT. There is no problem that the off resistance decreases due to leakage.

【0016】図3は上述のTFTに於けるドレイン電流
−ゲート電圧特性(VSD=+10V)を示すものであ
る。測定したTFTはソース電極50とドレイン電極6
0間の間隔に対応するチャネル長Lが40μm、チャネ
ル幅Wが2000μmのものである。またソース−ドレ
イン間の電圧VSDは10Vである。ゲート電圧が0V〜
+5Vの範囲において4桁、0V〜+10Vの範囲にお
いて5桁以上のオン・オフ比(ドレイン電流比)が得ら
れていることがわかる。
FIG. 3 shows the drain current-gate voltage characteristic (V SD = + 10 V) in the above-mentioned TFT. The measured TFT has a source electrode 50 and a drain electrode 6
The channel length L corresponding to the interval between 0s is 40 μm, and the channel width W is 2000 μm. The source-drain voltage V SD is 10V. Gate voltage is 0V
It can be seen that an on / off ratio (drain current ratio) of four digits is obtained in the range of + 5V and five digits or more in the range of 0V to + 10V.

【0017】[0017]

【発明の効果】以上詳説した如く、本発明は電気抵抗の
小さいTaでゲート電極を、またエネルギーギャップの
大きいアモルファスシリコンで半導体層を構成し、かつ
ゲート電極と半導体層の間に位置するゲート絶縁膜を絶
縁特性の高いTa25から成る陽極酸化膜とこの陽極酸
化膜上に積層された絶縁膜の二重絶縁膜で形成すること
によりゲート絶縁膜の電界効果が高く動作特性が良好と
なるTFTを構成したものであり、その技術的意義は多
大である。
As described above in detail, according to the present invention, the gate electrode is made of Ta having a small electric resistance, and the semiconductor layer is made of amorphous silicon having a large energy gap, and the gate insulation is located between the gate electrode and the semiconductor layer. By forming the film with a double insulating film consisting of an anodic oxide film made of Ta 2 O 5 having high insulating properties and an insulating film laminated on this anodic oxide film, the electric field effect of the gate insulating film is high and the operating characteristics are good. The above TFT is configured, and its technical significance is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すTFTの基本的構成図
である。
FIG. 1 is a basic configuration diagram of a TFT showing an embodiment of the present invention.

【図2】従来のTFTの基本的構成を示す断面図であ
る。
FIG. 2 is a sectional view showing a basic structure of a conventional TFT.

【図3】図1に示すTFTのドレイン電流対ゲート電圧
特性を示す説明図である。
FIG. 3 is an explanatory diagram showing drain current-gate voltage characteristics of the TFT shown in FIG.

【符号の説明】[Explanation of symbols]

10 ガラス基板 20 ゲート電極 30 第1の絶縁膜 31 第2の絶縁膜 40 半導体層 50 ソース電極 60 ドレイン電極 70 保護膜 10 glass substrate 20 gate electrode 30 first insulating film 31 second insulating film 40 semiconductor layer 50 source electrode 60 drain electrode 70 protective film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 表面に陽極酸化膜が形成されたゲート電
極と、該ゲート電極上に積層されたアモルファスシリコ
ン半導体層とを具備して成る薄膜トランジスタにおい
て、前記陽極酸化膜はTa25,前記ゲート電極はTa
から成り、前記陽極酸化膜と前記アモルファスシリコン
半導体層の間には絶縁層が挿入されて該絶縁層と前記陽
極酸化膜で2重ゲート絶縁膜が構成されていることを特
徴とする薄膜トランジスタ。
1. A thin film transistor comprising a gate electrode having an anodized film formed on a surface thereof and an amorphous silicon semiconductor layer laminated on the gate electrode, wherein the anodized film is Ta 2 O 5 , The gate electrode is Ta
A thin film transistor, comprising an insulating layer inserted between the anodic oxide film and the amorphous silicon semiconductor layer to form a double gate insulating film with the insulating layer and the anodic oxide film.
JP34573391A 1991-12-27 1991-12-27 Thin film transistor Expired - Lifetime JPH0691255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34573391A JPH0691255B2 (en) 1991-12-27 1991-12-27 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34573391A JPH0691255B2 (en) 1991-12-27 1991-12-27 Thin film transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57030219A Division JPS58147069A (en) 1982-02-25 1982-02-25 Thin film transistor

Publications (2)

Publication Number Publication Date
JPH0529626A JPH0529626A (en) 1993-02-05
JPH0691255B2 true JPH0691255B2 (en) 1994-11-14

Family

ID=18378604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34573391A Expired - Lifetime JPH0691255B2 (en) 1991-12-27 1991-12-27 Thin film transistor

Country Status (1)

Country Link
JP (1) JPH0691255B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223591B1 (en) * 1996-11-20 1999-10-15 윤종용 Thin film transistors and the manufacturing method thereof

Also Published As

Publication number Publication date
JPH0529626A (en) 1993-02-05

Similar Documents

Publication Publication Date Title
JPS58147069A (en) Thin film transistor
US5340999A (en) Insulated gate thin film transistor with amorphous or microcrystalline semiconductor film
US8288766B2 (en) Thin film transistor array substrate and method of manufacturing the same
KR100338125B1 (en) Thin Film Transistor and method for fabricating the same
KR20120006218A (en) Double Gate Nonvolatile Memory Transistor
US6753550B2 (en) Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer
JPS59141271A (en) Thin-film transistor
JPH0348671B2 (en)
JPH03217059A (en) thin film transistor
JP3189310B2 (en) Liquid crystal device manufacturing method
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
JPH0691256B2 (en) Thin film transistor
JPS6146068B2 (en)
JPH0691255B2 (en) Thin film transistor
KR100575092B1 (en) Method of forming gate insulating film
JPH023308B2 (en)
JPH02201967A (en) Thin film semiconductor device
JPS59193062A (en) Polycrystalline silicon thin film transistor
JP2523536B2 (en) Method for manufacturing thin film transistor
JPS62122171A (en) thin film transistor
JPS63140580A (en) Thin film transistor
JP2505662B2 (en) Method for manufacturing thin film transistor
JPH02244676A (en) Thin film transistor
JPS5874079A (en) Thin film transistor
JPH09260675A (en) Thin film transistor and thin film transistor substrate